JP2600124B2 - データ伝送路の切断検出装置 - Google Patents
データ伝送路の切断検出装置Info
- Publication number
- JP2600124B2 JP2600124B2 JP17756591A JP17756591A JP2600124B2 JP 2600124 B2 JP2600124 B2 JP 2600124B2 JP 17756591 A JP17756591 A JP 17756591A JP 17756591 A JP17756591 A JP 17756591A JP 2600124 B2 JP2600124 B2 JP 2600124B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- phase
- phase difference
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データ伝送路におい
て、データ伝送が何らかの原因で切断した場合、それを
検出するデータ伝送路の切断検出装置に関する。
て、データ伝送が何らかの原因で切断した場合、それを
検出するデータ伝送路の切断検出装置に関する。
【０００２】
【従来の技術】従来、簡潔にデータ伝送路の切断を検出
する方法は実施されていなかった。
する方法は実施されていなかった。
【０００３】
【発明が解決しようとする課題】本発明は、データ伝送
路が何らかの原因で切断した場合、それを自動検出する
データ伝送路の切断検出装置を提供することを目的とす
る。
路が何らかの原因で切断した場合、それを自動検出する
データ伝送路の切断検出装置を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明は、データ伝送路
上のデータ信号からＰＬＬ回路よりの制御信号で切換回
路を切り換えることによるデータサンプリングと、該サ
ンプリングしたデータのホールドとを繰り返して受信デ
ータを抽出するとともに該データ信号から該ＰＬＬ回路
によりクロック信号を再生するようにしたデータ信号処
理回路において、該ＰＬＬ回路を完全積分ループフィル
タを設けたＰＬＬ回路とし、且つ該ＰＬＬ回路を構成す
る位相比較器の位相差対位相比較出力特性における位相
差のプラス方向と位相差のマイナス方向との対称性を、
所定の位相差を超える部分では該プラス方向または該マ
イナス方向のいづれか一方を飽和させ該対称性を非対称
としたことを特徴とするデータ伝送路の切断検出装置を
提供するものである。
上のデータ信号からＰＬＬ回路よりの制御信号で切換回
路を切り換えることによるデータサンプリングと、該サ
ンプリングしたデータのホールドとを繰り返して受信デ
ータを抽出するとともに該データ信号から該ＰＬＬ回路
によりクロック信号を再生するようにしたデータ信号処
理回路において、該ＰＬＬ回路を完全積分ループフィル
タを設けたＰＬＬ回路とし、且つ該ＰＬＬ回路を構成す
る位相比較器の位相差対位相比較出力特性における位相
差のプラス方向と位相差のマイナス方向との対称性を、
所定の位相差を超える部分では該プラス方向または該マ
イナス方向のいづれか一方を飽和させ該対称性を非対称
としたことを特徴とするデータ伝送路の切断検出装置を
提供するものである。
【０００５】
【作用】データ伝送が切断してランダム信号になると、
位相比較器の前記非対称性により完全積分ループフィル
タ内の遅延器の値が正または負のどちらか一方に変動し
ていく。この変動により該遅延器の値が所定値以上にな
った場合、データが切断したものと判定する。
位相比較器の前記非対称性により完全積分ループフィル
タ内の遅延器の値が正または負のどちらか一方に変動し
ていく。この変動により該遅延器の値が所定値以上にな
った場合、データが切断したものと判定する。
【０００６】
【実施例】以下、図面に基づいて本発明によるデータ伝
送路の切断検出装置につき説明する。図１は本発明によ
るデータ伝送路の切断検出装置の一実施例を示す要部ブ
ロック図である。図において、１は入力データ信号、２
は移相器16を介したＰＬＬ回路５よりの制御信号により
切り換わり、データ信号からデータをサンプリングする
切換回路、３は切換回路２でサンプリングしたデータを
次のサンプリングまでホールドするホールド回路、４は
受信データ出力信号、５はＰＬＬ回路、６は入力データ
信号と電圧制御発振器出力との位相を比較し、位相比較
出力をなす位相比較器、７は位相比較器６よりの位相差
信号に所定係数を乗算する第１の乗算器、８は第１の乗
算器７よりの信号と完全積分ループフィルタ９よりの信
号とを加算する第１の加算器、９は完全積分ループフィ
ルタ、10は位相比較器６よりの位相差信号に所定係数を
乗算する第２の乗算器、11は第２の乗算器よりの信号と
遅延器12の出力信号とを加算する第２の加算器、12は第
２の加算器11よりの信号を所定時間分遅延する遅延器、
13は第１の加算器８よりのディジタル信号をアナログ信
号に変換し、制御信号として出力するＤ／Ａ変換器、14
は該制御信号により制御され、入力データ信号と同期し
たクロック信号を再生する電圧制御発振器（ＶＣＯ）、
15は再生したクロック信号出力、16は再生クロック信号
の位相を所定分移相する移相器、17は切換回路２を切り
換える切換信号である。
送路の切断検出装置につき説明する。図１は本発明によ
るデータ伝送路の切断検出装置の一実施例を示す要部ブ
ロック図である。図において、１は入力データ信号、２
は移相器16を介したＰＬＬ回路５よりの制御信号により
切り換わり、データ信号からデータをサンプリングする
切換回路、３は切換回路２でサンプリングしたデータを
次のサンプリングまでホールドするホールド回路、４は
受信データ出力信号、５はＰＬＬ回路、６は入力データ
信号と電圧制御発振器出力との位相を比較し、位相比較
出力をなす位相比較器、７は位相比較器６よりの位相差
信号に所定係数を乗算する第１の乗算器、８は第１の乗
算器７よりの信号と完全積分ループフィルタ９よりの信
号とを加算する第１の加算器、９は完全積分ループフィ
ルタ、10は位相比較器６よりの位相差信号に所定係数を
乗算する第２の乗算器、11は第２の乗算器よりの信号と
遅延器12の出力信号とを加算する第２の加算器、12は第
２の加算器11よりの信号を所定時間分遅延する遅延器、
13は第１の加算器８よりのディジタル信号をアナログ信
号に変換し、制御信号として出力するＤ／Ａ変換器、14
は該制御信号により制御され、入力データ信号と同期し
たクロック信号を再生する電圧制御発振器（ＶＣＯ）、
15は再生したクロック信号出力、16は再生クロック信号
の位相を所定分移相する移相器、17は切換回路２を切り
換える切換信号である。
【０００７】次に、本発明の動作について図２および図
３も併用して説明する。本発明の核をなすのは位相比較
器６の位相差対位相比較出力特性の非対称性と完全積分
ループフィルタである。図３（Ａ）（Ｂ）は位相比較器
６の位相差対位相比較出力特性を示したものである。図
３（Ａ）は通常の位相比較器における特性図であり、原
点（同期点）に対してプラス方向とマイナス方向とは対
称な位相比較特性をもっている。ここで、同期点とは入
力データ信号と電圧制御発振器出力との位相が一致した
状態である。かかる特性を有した位相比較器にランダム
な信号が入力したときには、ＰＬＬとして完全積分ルー
プフィルタを具備した場合であっても、遅延器12に積算
されるデータの値は入力信号がランダムなため不定とな
る。ここで、位相比較器６の特性を図３（Ｂ）に示すよ
うに、同期点より所定位相差離れたところ（例えば、同
期点よりマイナス方向約170 度から180 度の範囲）で若
干非対称にする。つまり、その部分で位相比較出力を飽
和させる。プラス方向で飽和させ、非対称とする方法で
もよい。
３も併用して説明する。本発明の核をなすのは位相比較
器６の位相差対位相比較出力特性の非対称性と完全積分
ループフィルタである。図３（Ａ）（Ｂ）は位相比較器
６の位相差対位相比較出力特性を示したものである。図
３（Ａ）は通常の位相比較器における特性図であり、原
点（同期点）に対してプラス方向とマイナス方向とは対
称な位相比較特性をもっている。ここで、同期点とは入
力データ信号と電圧制御発振器出力との位相が一致した
状態である。かかる特性を有した位相比較器にランダム
な信号が入力したときには、ＰＬＬとして完全積分ルー
プフィルタを具備した場合であっても、遅延器12に積算
されるデータの値は入力信号がランダムなため不定とな
る。ここで、位相比較器６の特性を図３（Ｂ）に示すよ
うに、同期点より所定位相差離れたところ（例えば、同
期点よりマイナス方向約170 度から180 度の範囲）で若
干非対称にする。つまり、その部分で位相比較出力を飽
和させる。プラス方向で飽和させ、非対称とする方法で
もよい。
【０００８】位相比較器６における該「非対称」化の具
体的一実施例につき図２をもって説明する。図２（Ａ）
は図１における位相比較器６の内部詳細図、図２（Ｂ）
は位相差対位相比較出力特性の説明図、図２（Ｃ）はカ
ウンタ25による位相差カウント例を示す図である。図２
（Ａ）において、入力データ信号とＶＣＯ出力信号15と
はエッジ検出回路（21および22）によりそれぞれエッジ
検出され、入力データ信号のエッジ23でカウンタ25をリ
セットし、ＶＣＯ出力信号のエッジ24でカウンタ25のカ
ウントをストップする。図２（Ｃ）はこの様子を示す
が、カウンタ25は上記リセットからカウントストップす
る間の内部動作クロック信号31のパルス数をカウント
し、このパルス数が入力データ信号とＶＣＯ出力信号と
の位相差になる（同図（Ｃ）の場合、ＶＣＯ出力信号が
「２」遅れ）。そして、このパルス数１個に対する位相
角度が該クロック信号31の周波数等から定まり、本例の
場合は10度／１個である。カウンタ出力26はＤーＦＦ
（Ｄ型フリップフロップ）27により、位相の進み（＋）
または遅れ（−）を含めた位相差信号28に変換され、Ｒ
ＯＭ29に入力する。該ＲＯＭ29にはＤーＦＦ27よりの該
位相差信号28に対する出力信号を予め書き込んでおく。
本発明の重要な部分をなす位相比較器６における上記
「非対称」化は、該ＲＯＭ29の書き込みに工夫をしたも
のである。図２（Ｂ）において、カウンタ25によるカウ
ントは、前半（18まで）はＶＣＯ出力の遅れ分であり、
後半（19以降）は逆に位相進みとなる。ＤーＦＦ27はカ
ウンタ出力26から符号含めて図示のような位相差信号28
を出力する。該位相差信号28を角度で表したものが図の
中央欄である。該位相差に対する該ＲＯＭ29の書き込み
は、「位相比較出力30」欄に示すように、従来と本発明
とで異なる。従来〔図３（Ａ）〕の場合は位相差のプラ
ス方向、マイナス方向ともリニアであるが、本発明の場
合〔図３（Ｂ）〕はマイナス17以降は飽和させるように
書き込む。このようにして、位相比較器６における該
「非対称」化を実現できる。
体的一実施例につき図２をもって説明する。図２（Ａ）
は図１における位相比較器６の内部詳細図、図２（Ｂ）
は位相差対位相比較出力特性の説明図、図２（Ｃ）はカ
ウンタ25による位相差カウント例を示す図である。図２
（Ａ）において、入力データ信号とＶＣＯ出力信号15と
はエッジ検出回路（21および22）によりそれぞれエッジ
検出され、入力データ信号のエッジ23でカウンタ25をリ
セットし、ＶＣＯ出力信号のエッジ24でカウンタ25のカ
ウントをストップする。図２（Ｃ）はこの様子を示す
が、カウンタ25は上記リセットからカウントストップす
る間の内部動作クロック信号31のパルス数をカウント
し、このパルス数が入力データ信号とＶＣＯ出力信号と
の位相差になる（同図（Ｃ）の場合、ＶＣＯ出力信号が
「２」遅れ）。そして、このパルス数１個に対する位相
角度が該クロック信号31の周波数等から定まり、本例の
場合は10度／１個である。カウンタ出力26はＤーＦＦ
（Ｄ型フリップフロップ）27により、位相の進み（＋）
または遅れ（−）を含めた位相差信号28に変換され、Ｒ
ＯＭ29に入力する。該ＲＯＭ29にはＤーＦＦ27よりの該
位相差信号28に対する出力信号を予め書き込んでおく。
本発明の重要な部分をなす位相比較器６における上記
「非対称」化は、該ＲＯＭ29の書き込みに工夫をしたも
のである。図２（Ｂ）において、カウンタ25によるカウ
ントは、前半（18まで）はＶＣＯ出力の遅れ分であり、
後半（19以降）は逆に位相進みとなる。ＤーＦＦ27はカ
ウンタ出力26から符号含めて図示のような位相差信号28
を出力する。該位相差信号28を角度で表したものが図の
中央欄である。該位相差に対する該ＲＯＭ29の書き込み
は、「位相比較出力30」欄に示すように、従来と本発明
とで異なる。従来〔図３（Ａ）〕の場合は位相差のプラ
ス方向、マイナス方向ともリニアであるが、本発明の場
合〔図３（Ｂ）〕はマイナス17以降は飽和させるように
書き込む。このようにして、位相比較器６における該
「非対称」化を実現できる。
【０００９】図３（Ｂ）に示すような非対称特性を有し
た位相比較器６にランダムな信号を入力すると、完全積
分ループフィルタ９の遅延器12のもつデータの値は図３
（Ｃ）のように、位相比較出力が飽和していない側、つ
まりプラス方向へ変動していく。図３（Ｃ）は時間（横
軸）に対する遅延器12のもつデータの値（縦軸）を示し
たものである。同図縦線（Ｙ）の左側はデータ信号が正
常に伝送されている場合を、Ｙの右側はデータ信号が切
断された場合をそれぞれ示す。但し、縦線Ｙをデータ信
号が切断された時間ｔ＝０とする。同図に示すように、
時間とともに増加していき、ついにはオーバフロー点に
達する。従って、遅延器12のもつデータの値変動を監視
し、所定値以上になったならば、それはデータが送られ
ていないため（伝送路切断）と判定することができる。
図３（Ｂ）において、位相比較出力をプラス方向で飽和
させるようにした場合には、遅延器12のもつデータの値
は図３（Ｃ）とは逆に、マイナス方向へ変動していき、
アンダーフロー点に達する。従って、上記同様にして伝
送路切断と判定することができる。尚、データ伝送路が
切断したときの他の態様として無信号状態になるケース
があるが、本発明はかかるケースについては対象として
いない。
た位相比較器６にランダムな信号を入力すると、完全積
分ループフィルタ９の遅延器12のもつデータの値は図３
（Ｃ）のように、位相比較出力が飽和していない側、つ
まりプラス方向へ変動していく。図３（Ｃ）は時間（横
軸）に対する遅延器12のもつデータの値（縦軸）を示し
たものである。同図縦線（Ｙ）の左側はデータ信号が正
常に伝送されている場合を、Ｙの右側はデータ信号が切
断された場合をそれぞれ示す。但し、縦線Ｙをデータ信
号が切断された時間ｔ＝０とする。同図に示すように、
時間とともに増加していき、ついにはオーバフロー点に
達する。従って、遅延器12のもつデータの値変動を監視
し、所定値以上になったならば、それはデータが送られ
ていないため（伝送路切断）と判定することができる。
図３（Ｂ）において、位相比較出力をプラス方向で飽和
させるようにした場合には、遅延器12のもつデータの値
は図３（Ｃ）とは逆に、マイナス方向へ変動していき、
アンダーフロー点に達する。従って、上記同様にして伝
送路切断と判定することができる。尚、データ伝送路が
切断したときの他の態様として無信号状態になるケース
があるが、本発明はかかるケースについては対象として
いない。
【００１０】
【発明の効果】以上説明したように本発明によれば、デ
ータ伝送路おいて、データ伝送が何らかの原因で中断ま
たは切断した場合、位相比較器の非対称性と完全積分ル
ープフィルタとにより、正規データ信号ではなくランダ
ム信号であると自動判定するのでデータ伝送が切断され
たことを検出することができ、大なる利点を有するもの
である。
ータ伝送路おいて、データ伝送が何らかの原因で中断ま
たは切断した場合、位相比較器の非対称性と完全積分ル
ープフィルタとにより、正規データ信号ではなくランダ
ム信号であると自動判定するのでデータ伝送が切断され
たことを検出することができ、大なる利点を有するもの
である。
【図１】本発明によるデータ伝送路の切断検出装置の一
実施例を示す要部ブロック図である。
実施例を示す要部ブロック図である。
【図２】本発明に関する位相比較器６の説明図である。
【図３】本発明を説明するための位相比較器６および遅
延器12の特性図である。
延器12の特性図である。
１ 入力データ信号 ２ 切換回路 ３ ホールド回路 ４ 受信データ出力信号 ５ ＰＬＬ回路 ６ 位相比較器 ７ 第１の乗算器 ８ 第１の加算器 ９ 完全積分ループフィルタ 10 第２の乗算器 11 第２の加算器 12 遅延器 13 Ｄ／Ａ変換器 14 電圧制御発振器（ＶＣＯ） 15 再生したクロック信号出力（ＶＣＯ出力） 16 移相器 17 切換信号
Claims (2)
- 【請求項１】 データ伝送路上のデータ信号からＰＬＬ
回路よりの制御信号で切換回路を切り換えることによる
データサンプリングと、該サンプリングしたデータのホ
ールドとを繰り返して受信データを抽出するとともに該
データ信号から該ＰＬＬ回路によりクロック信号を再生
するようにしたデータ信号処理回路において、該ＰＬＬ
回路を完全積分ループフィルタを設けたＰＬＬ回路と
し、且つ該ＰＬＬ回路を構成する位相比較器の位相差対
位相比較出力特性における位相差のプラス方向と位相差
のマイナス方向との対称性を、所定の位相差を超える部
分では該プラス方向または該マイナス方向のいづれか一
方を飽和させ該対称性を非対称としたことを特徴とする
データ伝送路の切断検出装置。 - 【請求項２】 位相比較器における前記非対称とする手
段が、検出した位相差に対して所定の位相比較出力をな
すようにした位相比較出力部の特性を予めプラス方向ま
たはマイナス方向のいづれか一方の所定位相差を超える
部分で飽和するようにしたことによりなさしめるように
したことを特徴とする請求項１記載のデータ伝送路の切
断検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17756591A JP2600124B2 (ja) | 1991-06-21 | 1991-06-21 | データ伝送路の切断検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17756591A JP2600124B2 (ja) | 1991-06-21 | 1991-06-21 | データ伝送路の切断検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04373219A JPH04373219A (ja) | 1992-12-25 |
| JP2600124B2 true JP2600124B2 (ja) | 1997-04-16 |
Family
ID=16033191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17756591A Expired - Lifetime JP2600124B2 (ja) | 1991-06-21 | 1991-06-21 | データ伝送路の切断検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600124B2 (ja) |
-
1991
- 1991-06-21 JP JP17756591A patent/JP2600124B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04373219A (ja) | 1992-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| JPH0732389B2 (ja) | クロツクジツタ抑圧回路 | |
| KR920009012B1 (ko) | 자동주파수 제어회로 | |
| JP2600124B2 (ja) | データ伝送路の切断検出装置 | |
| KR100466553B1 (ko) | 지연 정정 회로 | |
| JPH0142537B2 (ja) | ||
| US5768322A (en) | Transferred data recovery apparatus | |
| KR100417549B1 (ko) | 클럭신호발생장치및클럭신호발생방법 | |
| KR910000624B1 (ko) | 비트 동기 회로 및 방법 | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| CA1296072C (en) | Method and arrangement for generating a correction signal for a digital timing recovery device | |
| JPS5895447A (ja) | クロツク再生回路 | |
| KR960009902B1 (ko) | 디지탈 오디오 적외선 수신기의 에러 처리 회로 | |
| EP0282242B1 (en) | A phase synchronizing circuit for a time axis shift correcting circuit | |
| JPS6143886A (ja) | デ−タ識別回路 | |
| JP3544596B2 (ja) | シンクロ／デジタル変換器におけるビット飛び検出方法 | |
| JPS61214868A (ja) | Ｐｌｌ回路 | |
| JP2581098Y2 (ja) | クロックパルス再生回路 | |
| JP2785946B2 (ja) | 衛星放送受信機 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JPH0715280A (ja) | 適応型デジタルフィルタ | |
| JPH07322091A (ja) | 水平同期信号発生装置 | |
| JPH0472824A (ja) | 雑音除去装置 | |
| JPH07321646A (ja) | 位相判定回路 |