JPH0472824A - 雑音除去装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は雑音除去装置に関し、特に音声信号等のあらか
じめ周波数帯域が明確な信号に重畳されたパルス性の雑
音を除去する雑音除去装置に関する。

〔従来の技術〕

従来、この種の雑音除去装置は、第５図に示すように、
パルス性の雑音が重畳された部分を含むアナログ型の入
力信号ＶＩＮに雑音が検出されると雑音の開始時点にト
リガパルスＴＰを出力する雑音検出器１１０と、トリガ
パルスＴＰにより所定のパルス幅のワンショットパルス
Ｏ８Ｐを出力するワンショット・マルチバイブレーク１
２０と、ワンショットパルス○ＳＰのパルス幅の期間（
以下ワンショット時定数期間という）中、入力信号ＶＩ
Ｎのワンショット時定数期間の開始時点の直前のレベル
を保持し、その他の期間は入力信号ＶＩＮをそのまま通
すサンプル・ホールド回路１．３０とを有する構成とな
っていた。

第６図はこの回路の動作説明するための入力信号Ｖ１Ｎ
及び出力信号Ｖ。ＩＪＴの波形図である。

入力信号■１Ｎに雑音ＶＮが検出されると、雑音検出器
１１０から雑音■Ｎの開始時点にトリガパルスＴＰが出
力され、このトリガパルスＴＰにより、ワンショット・
マルチバイブレータ２ｏがらワンショットパルスＯ８Ｐ
が出力される。

サンプル・ホールド回路１３０は、ワンショットパルス
Ｏ８Ｐの前縁でその時点の入力信号ＶＩＮの雑音ＶＮの
直前のレベルを保持し、ワンショット時定数期間Ｔ×だ
け保持し続ける。すなわち前値ホールド方式となってい
る。

〔発明が解決しようとする課題〕

上述した従来の雑音除去装置は、パルス性の雑音ＶＮの
開始点（パルスの前縁）を検出し、一定時間（ワンショ
ット時定数期間Ｔｘ）、入力信号■ＩＮの雑音ＶＮの直
前のレベルを保持する所謂前値ホールド方式を採用して
いるため、雑音ＶＮのパルス幅がワンショット時定数期
間ＴＸとほぼ同じでかつ、雑音■Ｎの周期が、ワンショ
ット時定数期間ＴＸより十分長い場合はある程度の効果
はあるが、第７図に示すように、雑音ＶＮのパルス幅が
ワンショット時定数期間Ｔｘより極端に狭いか、または
雑音ＶＮの発生周期が短い場合はかえって前置ホールド
により信号に歪をきなし、音声信号の場合などでは聞き
苦しくなるという欠点があった。

本発明の目的は、雑音のパルス幅が狭い場合や雑音の発
生周期が短かい場合でも、雑音を除去しかつ雑音が重畳
された部分の本来の信号に類似した信号を再生し、音声
信号の聞き苦しさ等を除去することができる雑音除去装
置を提供することにある。

〔課題を解決するための手段〕

本発明の雑音除去装置は、パルス性の雑音が重畳された
部分を含む入力信号を、前記雑音のパルス幅より短かい
第１の時間だけ遅延させる第１の遅延手段と、前記入力
信号を前記雑音のパルス幅より長い第２の時間だけ遅延
させる第２の遅延手段と、前記入力信号に重畳された雑
音を抽出する雑音抽出手段と、この雑音抽出手段により
抽出された雑音の開始点及び終了点を検出する雑音開始
点検出手段及び雑音終了点検出手段と、前記雑音開始点
検出手段の出力により前記第１の遅延手段の出力をラッ
チするラッチ手段と、前記雑音開始点検出手段及び雑音
終了点検出手段の出力を入力し前記雑音の開始点及び終
了点が前記第２の遅延手段の出力端に現われたか否かを
判定する計測手段と、この計測手段の出力と前記ラッチ
手段の出力と前記雑音の終了点の直後の入力信号と前記
雑音の開始点及び終了点間の時間とからこの雑音の開始
点から終了点までの間の信号の補間を行う補間手段と、
前記計測手段の判定結果により前記第２の遅延手段の出
力に前記雑音の開始点が現われてから終了点が現われる
までの期間前記補間手段の出力を選択し前記期間以外は
前記第２の遅延手段の出力を選択して出力する選択手段
とを有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例を示すブロック図である
。

この実施例は、フリップフロップＦ　］、　１〜Ｆ］６
を備え、クロック信号ＣＫに従って、パルス性の雑音が
重畳された部分を含むディジタル型の入力信号ＩＮを、
雑音のパルス幅より短がい第１−の時間（］クロック周
期）だけ遅延させる第１−の遅延手段、及び入力信号Ｉ
Ｎを雑音のパルス幅より長い第２の時間（６クロック周
期）だけ遅延させる第２の遅延手段を形成するシフトレ
ジスタ１と、入力信号ＩＮに重畳された雑音を抽出する
雑音抽出手段の高域フィルタ２と、この高域フィルタ２
により抽出された雑音の開始点及び終了点を検出する雑
音開始点検出手段の立上りパルス検出回路３及び雑音終
了点検出手段の立下りパルス検出回＆’８４と、論理ゲ
ート５１．５２及びフリップフロップＦ５１，５２を備
え、立上りパルス検出回路３及び゛立下りパルス検出回
路４の出力から雑音期間信号ＮＴを生成する雑音期間検
出回路５と、論理ゲートＧ６］及びフリップフロップＦ
６１を備え、前記雑音期間信号Ｎ　Ｔ’の前縁でシフト
レジスタ１−のＦＩＬの出力（第１の遅延手段の出力）
ＳＴＤをラッチするラッチ回路６と、カウンタ７１．．
７２及びフリップフロップＦ７１を備え、立上りパルス
検出回路３及び立下りパルス検出回路４の出力とクロッ
ク信号ＣＫとから雑音の開始点及び終了点がシフＩ・レ
ジスタ１の出力端（第２の遅延手段の出力端）に現われ
たか否かを判定する計測回路７と、ラッチ回路６の出力
ＦＮと計測回路７の出力ＤＵＥと雑音期間信号ＮＴとク
ロック信号ＣＫと雑音の終了点の直後の入力信号ＩＮと
を入力し、雑音の開始点から終了点までの期間の信号の
補間を行う信号補間回路８と、計測回路７の出力Ｄ　Ｎ
　Ｔにより、シフトレジスタ１の出力ＬＴＤに雑音の開
始点が現れてがら終了点が現われるまでの期間は信号補
間回路８の出力Ｃ８を選択し、その他の期間はシフトレ
ジスタ１の出力ＬＴＤを選択して出力する選択回路つと
、クロック信号ＣＫに同期して選択回路８の出力をラッ
チし出力する出力回路１０とを有する構成となっている
。

この実施例においては、入力信号ＩＮは、この周波数帯
域が予め制限されており、（例えば０〜１５ｋＨｚ）、
また、パルス性の雑音も例えば１．５〜１９ｋＨｚに分
布する周波数成分をもつものと仮定しており、これを一
定周期（例えば３８ｋＨｚ）ごとにサンプリングしたも
のを想定している。

次に、この実施例の動作及び主な部分の詳細について説
明する。

シフトレジスタ１は、６段のフリップフロップＦ１．１
〜Ｆ１６で構成され、入力信号ＩＮを入力し最大６クロ
ツク周期遅らせた出力ＬＴＤと１クロック周期遅らせた
出力ＳＴＤとを出力する。

高域フィルタ２は、ディジタル・フィルタで構成され入
力信号ＩＮの有効成分の上限周波数（この実施例では１
５ｋＨｚ）以上の成分だけを通過させて雑音成分を抽出
する。

立上りパルス検出回路３及び立下りパルス検出回路４は
それぞれ、高域フィルタ２の出力により、雑音の立上り
（前縁）時及び立下り（後縁）時にクロック信号ＣＫの
低レベルの区間に同期したパルスを１発だけ出力する。

雑音開始点用のカウンタ７］−は、立下りパルス検出回
路４からパルスが出力された時にその内容がリセットさ
れ、立上りパルス検出回路３からプルスが出力された時
にカウント許可モードに入る。つまり立上りパルス検出
回路３から１発のパルスが入力された以後はリセットさ
れるまでクロック信号ＣＫをカウントする。同様に雑音
終了点用のカウンタ７２は、立上りパルス検出回路３に
よりリセットがかけられ、立下りパルス検出回路４によ
りカウント許可になりクロック信号ＣＫをカウントする
。カウンタ７］、、７２ともタウン・カウンタで構成さ
れ、クロック信号ＣＫを６発カウントするとターミナル
・カウント出力（ＴＣ端子）を次にリセット用のパルス
が入力されるまで高レベルにする。

Ｒ−３型のフリップ・フロップＦ７１は、カウンタ７１
の出力によりセットされ、カウンタ７２によりリセット
される。つまりフリップフロップＦ７１は、シフトレジ
スタ１の出力ＬＴＤに雑音が重畳された信号が出力され
ている期間セットされる。

雑音期間検出回路５は、立上りパルス検出回路３の出力
から立下りパルス検出回路４の出力まての期間低レベル
を保つ雑音期間信号ＮＴを生成する。

ラッチ回路６は、シフトレジスタ１のフリップフロップ
Ｆｌｌの出力ＳＴＤを雑音期間信号ＮＴの高レベルの間
クロック信号ＣＫと同期してラッチするもので、この内
容が、雑音が重畳される直前のデータとして採用される
。

信号補助回路８の詳細については後述する。

選択回路っけ、フリップフロップＦ７１の出力が低レベ
ルの時はシフトレジスタ１の出力ＬＴＤを選択し、高レ
ベルの時は信号補間回路８の出力Ｃ３を選択して出力す
る。

出力回路１０は、選択回路９の出力をクロック信号ＣＫ
の立上りのタイミングでラッチし、出力信号ＯＵＴとし
て出力する。

次に、信号補間回路８の構成及び動作について説明する
。

第２図は信号補間回路８の具体例を示すブロック図であ
る。

この信号補間回路８は、基本的には雑音直前のデータ値
と雑音直後のデータ値とによりこの間のデータを線形補
間するものである。

減算回路８０２は、ラッチ回路６の雑音直前の内容と雑
音直後の人力信号ＩＮの差を演算する。

絶対値回路８０３は、減算回路８０２の出力の絶対値を
演算しラッチ回路８０４に出力する。

ラッチ回Ｆ１８８０６は、ラッチ回路６の内容を雑音期
間信号ＮＴの立上りでラッチする。このラッチ回路８０
６の存在理由は、ラッチ回路６は、雑音期間信号ＮＴが
再び高レベルになるとく即ち、雑音期間が終了すると）
フリップフロップＦ１１の出力ＳＴＤのデータを再度ラ
ッチしてしまい、雑音直前のデータが失われてしまうた
め、雑音期間信号ＮＴの立上り（後縁）でラッチしなお
すためである。

大小判定８０７は、ラッチ回路８０６の出力と入力信号
ＩＮの大小関係を判定し、前者が後者よりも大きい時に
出力を高レベルにする。

ラッチ回路８０８は、大小判定回路８０７の出力を雑音
期間信号ＮＴの立上りでラッチする。つまり、雑音終了
時点で、雑音直前のデータと雑音直後のデータの大小判
定結果を出力することになる。

カウンタ８０１は、雑音期間信号ＮＴをインバータＩＶ
８１で反較した信号が高レベルの間クロック信号ＣＫを
カウントし雑音期間を算出する。

ラッチ回路８０４は、雑音期間信号ＮＴの立上りて絶対
値回路８０３の出力をラッチする。

除算回路８０５は、ラッチ回路８０４の出力をカウンタ
８０１の出力で除算しその結果を出力する。

加減算回路８１０は、ラッチ回路８０８の出力によって
加算または減算を行いその結果を出力するもので、ラッ
チ回路８０８の出力が高レベルの時はマルチプレクサ８
０９の出力値から除算回路８０５の出力値を減算し、低
レベルの時は両者を加算する。

ラッチ回路８１１は、加減算回路８１０の出力をクロッ
ク信号ＣＫに同期してラッチする。

フリップフロップＦ８３及びＡＮＤ型の論理ゲートＧ８
１は、雑音が重畳されたデータがシフトレジスタ１の出
力Ｌ　Ｔ　Ｄに出始めた最初の］クロック期間だけ高レ
ベルを出力し、その他の期間では低レベルを出力するた
めに設けられている。すなわち、雑音開始点のカウンタ
７１の出力ＤＵＥが高レベルになった直後のクロック信
号ＣＫの立上りで論理ゲートＧ８１の出力は高レベルに
なり、次のクロック信号ＣＫの立上りのタイミングで低
レベルになる。

マルチプレクサ８０９は、論理ゲート９８１の出力が高
レベルの時はラッチ回路８０６の内容を出力し低レベル
の時はラッチ回ｉ！８１．１の内容を出力する。

次に、この実施例の動作について第３図のタイミングチ
ャートを参照しながら説明する。

入力信号ＩＮは、クロック信号ＣＫの立上りのタイミン
グで更新される。入力信号ＩＮ等のＡＢ、Ｃ等は、クロ
ック信号ＣＫの各タイミングでのデータを区別するため
に付しである。

高域フィルタ２はデジタルフィルタで構成されているが
、第３図ではアナログイメージで表現されている。つま
りパルス性の雑音の立上りと立下り時に正及び負方向の
幅のせまいパルスが発生する。

これらパルスを雑音期間検出回路５に入力し、雑音期間
信号ＮＴが生成される。

ラッチ回路６は、雑音期間信号ＮＴが高レベルの期間は
、常にシフトレジスタ１のフリップフロラ１Ｆ１１の出
力ＳＴＤをラッチしているため、その出力は第３図中段
のようになる。つまり、入力信号ＩＮ上で雑音か検出さ
れたタイミングでは、ラッチ回路６はそれより１−クロ
ック周期前の“Ｄ　”というデータをラッチしており、
それ以後雑音期間信号ＮＴは低レベルに固定されるので
、”　Ｄ　”のデータを保持したままとなる。

絶対値回路８０３の出力は、実際はクロック信号ＣＫの
周期毎に変化しているが、線形補間に有効なデータは、
入力信号ＩＮに“■”′というデータが入力されている
タイミング以降になる（時刻ｔＡ）。また、カウンタ８
０１もこの時刻ｔＡに最後のカウントを行いそれ以後は
カウント動作をしない。このため、除算回路８０５の結
果は時刻ｔＡから有効となる。

一方、シフトレジスタ１は、６段のフリップフロップＦ
１１〜Ｆ１６で構成されているため、フリップフロップ
Ｆ４６の出力に現われるデータは入力信号ＩＮの６クロ
ツク周期前のデータである。

第３図の例では、本来のデータをＥ、Ｆ、Ｇ。

Ｉ４が入るべきタイミングて雑音が重畳されていること
を示し、”　ｘ　”で現わされている。

カウンタ７１は第３図の時刻１Ｅでターミナル・カウン
トとなり、このため、マルチプレクサ８０９は加減算回
路８１０のＡ入力としてラッチ回路８０６を選択する。

このため、加減算回路８１０の出力には′Ｄ″に”　（
Ｉ　−Ｄ　）　／４”を減じた値が出力され選択回路９
の出力に現われる。時刻ｔｐ以降では、マルチプレクサ
８０っは加減算回路８１０の六入力としてラッチ回路８
１１の出力を選択する。これにより、加減算回路８〕０
は、直前のクロック周期のタイミングに出力した値”Ｉ
）−（１−Ｄ　）　／４“′にさらに′“（Ｉ−Ｄ＞／
４“′を減じた値を出力する。

この処理は、雑音終了用のカウンタ７２がターミナル・
カウントに達するまで行われ、その結果、出力回路１０
の出力ＯＵＴをアナログに変換した信号は第３図の最下
段のような波形となる。

こうして雑音ＮＩＮが重畳された部分の雑音が除去され
、かつこの部分が直線で近似されている。

第４図（ａ）、（ｂ）はそれぞれ本発明の第２の実施例
のブロック図及びこの実施例の信号補間回路の内部ブロ
ック図である。

計測口ｉ￥８７ＡはフリップフロップＦ７２〜Ｆ７７の
６段のシフトレジスタで構成され、フリップフロップＦ
５１の出力をクロック信号ＣＫに同期してシフトするも
ので、第１の実施例の雑音開始用のカウンタ７１と雑音
終了用のカウンタ７２の両方の機能を兼ねそなえている
。つまり雑音期間ではフリップフロップＦ５１の出力か
らは高レベルが出力されるが、それをシフトレジスタ１
と同一のタイミングでシフトするため、現在シフトレジ
スタ１のどのフリップフロップに雑音が重畳された信号
が格納されているかは、計測回路７Ａのどのフリップフ
ロップに１″が格納されているかを調べればよい。ずま
り、シフトレジスタ１の出力に雑音が重畳された信号が
出力されるタイミングには、フリップフロップＦ７７の
出力から“１″が出力される。これは第１の実施例にお
ける雑音開始用のカウンタ７］と同様の機能である。ま
た、フリップフロップＦ７７から０°′しベルが出力さ
れると雑音期間の終了を意味し、このフリップフロップ
Ｆ７７は第１の実施例のフリップフロップＦ７］と同様
の動作を行っているといえる。

また、この実施例にはラッチ回路８０８は存在しないが
、その代わり大小比較回路８０７のＢ入力にラッチ回路
８１２が接続されている。加減算回路８１０の加減算切
り換え入力は、遅くとも雑音の終了時点で決定されてい
れば良いため、ラッチ回路８１２は実質的には第１の実
施例のラッチ回路８０８と同様の動作をしていることに
なる。

従って、この実施例の基本的動作は第１の実施例と同様
である。

なお、上記の説明では、入力信号ＩＮのシフトレジスタ
１は説明を簡単化するために６段としたが、この段数は
重畳が予想される雑音の最大のパルス幅に応じて決定す
ればよい。また、信号補間回路としては、線形補間のみ
を例にとりその例を示したが、これは、何も線形補間に
限るわけではない。信号補間回路をＲＯＭ等で構成し、
その中に適正な関数値を格納することにより、二次曲線
やその他の曲線で補間することも可能である。

〔発明の効果〕

以上説明したように本発明は、入力信号に重畳される雑
音の開始点及び終了点を検出し、また入力信号を遅延さ
せる遅延手段を設けて雑音の直前、直後のレベルを保持
し、この雑音の直前、直後のレベルにより雑音期間のレ
ベルを補間する構成とすることにより、雑音のパルス幅
が狭い場合や雑音の発生周期が短かい場合でも、雑音を
除去すると共に雑音期間の部分を本来の信号に近似して
滑らかに再生することができ、音声信号が聞き苦しくな
る等の従来の欠点を除去することができる効果がある。

【図面の簡単な説明】 第１図及び第２図はそれぞれ本発明の第１の実施例のブ
ロック図及びこの実施例の信号補間回路の具体例を示す
内部ブロック図、第３図は第１図及び第２図に示された
実施例の動作を説明するための各部信号のタイミング図
、第４図（ａ）（ｂ）はそれぞれ本発明の第２の実施例
のブロック図及びこの実施例の信号補間回路の具体例を
示す内部ブロック図、第５図及び第６図、第７図は従来
の雑音除去装置の一例のブロック図及びこの例の動作１
課題を説明するための入力信号、出力信号の波形図であ
る。 １・・・シフトレジスタ、２・・・高域フィルタ、３・
・・立上りパルス検出回路、４・・・立下りパルス検出
回路、５・・・雑音期間検出回路、６・・・ラッチ回路
、７．７Ａ・・・計測回路、８．８Ａ・・・信号補間回
路、９・・・選択回路、１０・・・出力回路、７１．７
２・・・カウンタ、１１０・・・雑音検出器、］２０・
・・ワンショット・マルチバイブレーク、１３０・・・
サンプル・ホールド回路、８０１・・・カウンタ、８０
２・・・減算回路、８０３・・・ラッチ回路、８０７・
・・大小判定回路、８０８・・・ラッチ回路、８０９・
・・マルチプレクサ、８１０・・・加減算回路、８１１
，８１２・・・ラッチ回路、Ｆ１１〜Ｆ１６．Ｆ５１．
Ｆ５２．Ｆ６１、Ｆ７１〜Ｆ７７、Ｆｌ−０１・・・フ
リップフロップ、Ｇ５１．Ｇ５２．Ｇ６１．Ｇ８１・・
・論理ゲート、ＩＶＩ、ＩＶ８１・・・インバータ。

Claims (1)

1. 【特許請求の範囲】 １、パルス性の雑音が重畳された部分を含む入力信号を
   、前記雑音のパルス幅より短かい第１の時間だけ遅延さ
   せる第１の遅延手段と、前記入力信号を前記雑音のパル
   ス幅より長い第２の時間だけ遅延させる第２の遅延手段
   と、前記入力信号に重畳された雑音を抽出する雑音抽出
   手段と、この雑音抽出手段により抽出された雑音の開始
   点及び終了点を検出する雑音開始点検出手段及び雑音終
   了点検出手段と、前記雑音開始点検出手段の出力により
   前記第１の遅延手段の出力をラッチするラッチ手段と、
   前記雑音開始点検出手段及び雑音終了点検出手段の出力
   を入力し前記雑音の開始点及び終了点が前記第２の遅延
   手段の出力端に現われたか否かを判定する計測手段と、
   この計測手段の出力と前記ラッチ手段の出力と前記雑音
   の終了点の直後の入力信号と前記雑音の開始点及び終了
   点間の時間とからこの雑音の開始点から終了点までの間
   の信号の補間を行う補間手段と、前記計測手段の判定結
   果により前記第２の遅延手段の出力に前記雑音の開始点
   が現われてから終了点が現われるまでの期間前記補間手
   段の出力を選択し前記期間以外は前記第２の遅延手段の
   出力を選択して出力する選択手段とを有することを特徴
   とする雑音除去装置。 ２、第１及び第２の遅延手段がクロック信号に同期して
   入力信号を遅延させるシフトレジスタで構成され、計測
   手段が雑音開始点検出手段及び雑音終了点検出手段の出
   力で前記クロック信号をカウント開始、終了するカウン
   タを含んで構成された請求項１記載の雑音除去装置。 ３、第１及び第２の遅延手段がクロック信号に同期して
   入力信号を遅延させる第１のシフトレジスタで構成され
   、計測手段が雑音開始点検出手段及び雑音終了点検出手
   段の出力を前記クロック信号に同期して遅延させる第２
   のシフトレジスタを含んで構成された請求項１記載の雑
   音除去装置。