JPS6143886A - デ−タ識別回路 - Google Patents
デ−タ識別回路Info
- Publication number
- JPS6143886A JPS6143886A JP59164930A JP16493084A JPS6143886A JP S6143886 A JPS6143886 A JP S6143886A JP 59164930 A JP59164930 A JP 59164930A JP 16493084 A JP16493084 A JP 16493084A JP S6143886 A JPS6143886 A JP S6143886A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- value
- pulse
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、受信信号に含まれるピット同期信号全利用し
て、アナログの信号全適応的にスライスするデータ識別
回路に関するものであり、更に詳しくは、文字放送信号
のデータ識別回路に関するものである。
て、アナログの信号全適応的にスライスするデータ識別
回路に関するものであり、更に詳しくは、文字放送信号
のデータ識別回路に関するものである。
文字放送信号は第１図に示すように、情報データの直前
にピット同期信号が挿入されている。
にピット同期信号が挿入されている。
文字放送信号を抽出するには、まず、アナログのビデオ
信号１−、振幅軸上で適切なスライスレベルでスライス
し、しかる後に、ピット同期信号に同期したサンプリン
グクロックで時間軸上でサンプルするのが一般的手法で
ある。この場合、スライスレベルは、ＴＶチャネル毎に
入力のビデオ信号のレベルが異なる為、適応的に変化す
る必要がある。
信号１−、振幅軸上で適切なスライスレベルでスライス
し、しかる後に、ピット同期信号に同期したサンプリン
グクロックで時間軸上でサンプルするのが一般的手法で
ある。この場合、スライスレベルは、ＴＶチャネル毎に
入力のビデオ信号のレベルが異なる為、適応的に変化す
る必要がある。
この手法として従来は、特開昭５５−１５０６４５号公
報「データ抜きとり回路」に示されているように、入力
信号の正のピーク値と、負のピーク値を検出し、その中
間値をスライスレベルとしていた。しかしこの手法は、
信号に重畳する雑音及び信号波形歪の影響によル、誤っ
たスライスレベル罠設定されることがある。これを解決
する手法として特開昭５８−１４５６２６号公報「デー
タ判別回路」がある。文字放送信号抽出部のスライスレ
ベル設定回路として、この方式を採用する場合は、文字
放送の情報データがランダムなピット配列であることか
ら、ピット同期信号期間のみに適用する必要がある。し
かるに、このピット同期信号期間は、わずか８個のパル
スのくり返しくピット数としては１６ビツト）しかない
ため、低域通過フィルタによる平均化の効果は、はとん
ど得られない。又情報データ期間は、この低域通過フィ
ルタの出力値を保持しなければならず、これには、アナ
ログ的なメモリが必要である。
報「データ抜きとり回路」に示されているように、入力
信号の正のピーク値と、負のピーク値を検出し、その中
間値をスライスレベルとしていた。しかしこの手法は、
信号に重畳する雑音及び信号波形歪の影響によル、誤っ
たスライスレベル罠設定されることがある。これを解決
する手法として特開昭５８−１４５６２６号公報「デー
タ判別回路」がある。文字放送信号抽出部のスライスレ
ベル設定回路として、この方式を採用する場合は、文字
放送の情報データがランダムなピット配列であることか
ら、ピット同期信号期間のみに適用する必要がある。し
かるに、このピット同期信号期間は、わずか８個のパル
スのくり返しくピット数としては１６ビツト）しかない
ため、低域通過フィルタによる平均化の効果は、はとん
ど得られない。又情報データ期間は、この低域通過フィ
ルタの出力値を保持しなければならず、これには、アナ
ログ的なメモリが必要である。
本発明の目的は、これら従来技術の問題点を解決し、文
字放送信号のピット同期信号期間だけで充分な平均化の
効果を持ち、しが４、アナログ的メモリを必要とせずに
、スライスレベルを情報データ期間一定に保持するデー
タ識別回路を提供することＫある。
字放送信号のピット同期信号期間だけで充分な平均化の
効果を持ち、しが４、アナログ的メモリを必要とせずに
、スライスレベルを情報データ期間一定に保持するデー
タ識別回路を提供することＫある。
上記の目的を達成するために、本発明では、文字放送信
号のピット同期信号期間のみ全利用して、８個のパルス
を適当なスライスレベルでスライスし、スライスした８
個のパルスのパルス幅を検出し、この８個のパルス幅の
算術平均値全演算し、これｆ Ｄ／Ａ変換器に加えて比
較器の基準レベルとするものである。
号のピット同期信号期間のみ全利用して、８個のパルス
を適当なスライスレベルでスライスし、スライスした８
個のパルスのパルス幅を検出し、この８個のパルス幅の
算術平均値全演算し、これｆ Ｄ／Ａ変換器に加えて比
較器の基準レベルとするものである。
以下、本発明の一実施例全第２図により説明する。図に
おいて、１はビデオ信号入力端子、２は比較器、３はス
ライスデータ出力端子％１１はゲート信号発生回路、１
２は８個のピット同期信号パルスを計数する第１カウン
タ、１０は発振器であり、その発振周波数は文字放送の
データ伝送りロック周波数５．７３ＭＨｚ の８倍で
ある４５．８ＭＨｚである。１５は、パルス幅検出及び
積算のための第２カウンタ、１６は１５の第２カウンタ
のカウンタ値を保持するレジスタ、３０はデータ変換用
ＲＯＭ、５はＤ／Ａ変換器、９はＤ／Ａ変換された出力
であり、比較器２の基準電圧である。
おいて、１はビデオ信号入力端子、２は比較器、３はス
ライスデータ出力端子％１１はゲート信号発生回路、１
２は８個のピット同期信号パルスを計数する第１カウン
タ、１０は発振器であり、その発振周波数は文字放送の
データ伝送りロック周波数５．７３ＭＨｚ の８倍で
ある４５．８ＭＨｚである。１５は、パルス幅検出及び
積算のための第２カウンタ、１６は１５の第２カウンタ
のカウンタ値を保持するレジスタ、３０はデータ変換用
ＲＯＭ、５はＤ／Ａ変換器、９はＤ／Ａ変換された出力
であり、比較器２の基準電圧である。
入力端子１から入力される文字放送信号は、第５図に示
すように、ビデオ信号に重畳したアナログ信号である。
すように、ビデオ信号に重畳したアナログ信号である。
この信号は、比較器によってスライスされる。この時点
のスライスレベルは、１Ｂ又は１フイールド過去の最適
スライスレベルである。ゲート１３は、比較器出力のう
ち、ピット同期信号期間のみ全通過させる。ピット同期
期間信号２０は、第６図に示すタイミング波形であり、
これは１発振器１０のパルスをもとに、ゲート信号発生
回路１１で生成される。ゲート１３の出力は、第３図２
１１Ｃ示す波形となる。この場合、前述の様にスライス
レベルＩｒ１ＩＨ又ｔｉ１フイールド過去の最適スライ
スレベルであるため、信号（１１に対しては必らずしも
最適なものではな−。したがって信号（２１）のパルス
波形のデ＆−ティー比は５０％ではないし、又各パルス
毎にそのパルス幅は異なる。ゲート１４と第２カウンタ
１５け、スライスされたピット同期信号の、それぞれの
パルス幅を検出するものである。ここでは信号（２１）
ｔ−ゲート１４のゲート信号として用い。
のスライスレベルは、１Ｂ又は１フイールド過去の最適
スライスレベルである。ゲート１３は、比較器出力のう
ち、ピット同期信号期間のみ全通過させる。ピット同期
期間信号２０は、第６図に示すタイミング波形であり、
これは１発振器１０のパルスをもとに、ゲート信号発生
回路１１で生成される。ゲート１３の出力は、第３図２
１１Ｃ示す波形となる。この場合、前述の様にスライス
レベルＩｒ１ＩＨ又ｔｉ１フイールド過去の最適スライ
スレベルであるため、信号（１１に対しては必らずしも
最適なものではな−。したがって信号（２１）のパルス
波形のデ＆−ティー比は５０％ではないし、又各パルス
毎にそのパルス幅は異なる。ゲート１４と第２カウンタ
１５け、スライスされたピット同期信号の、それぞれの
パルス幅を検出するものである。ここでは信号（２１）
ｔ−ゲート１４のゲート信号として用い。
発振器１０の４５．８ＭＨｚ のパルスの個数を、信
号（２１）がＯＮの期間のみカウントする。発振器１０
の周波数は、文字放送信号のデータ伝送速度の８倍であ
や、ピット同期信号期間はピット数にして１６ビツト分
であるため、第２カウンタ１５は最大１２８個のパルス
をカウントすれば良い。したがって、第２カウンタ１５
の出力２４は７ビツトである。この７ビツトのカウンタ
出力値は、第１カウンタ１２によシ、８個のピット同期
信号パルスをカウントした時点に於いてレジスタ１６に
保持される。したがって、このレジスタ１６に保持され
ている値は、ピット同期信号パルス８個分のパルス幅合
計値である。データ変換用ＲＯＭ２Ｏに入力されるデー
タは、このレジスタ１６の上位４ビツトの値である。す
なわち、下位５ビ、トを無視することにより、結果的に
はピット同期信号パルス８個分のパルス幅合計値を８で
割ったことにがる。すなわち、ピット同期信号パルスの
平均パルス＠を示している。したがって、レジスタ１６
け７ビツトである必要はなく、４ビツトで充分である。
号（２１）がＯＮの期間のみカウントする。発振器１０
の周波数は、文字放送信号のデータ伝送速度の８倍であ
や、ピット同期信号期間はピット数にして１６ビツト分
であるため、第２カウンタ１５は最大１２８個のパルス
をカウントすれば良い。したがって、第２カウンタ１５
の出力２４は７ビツトである。この７ビツトのカウンタ
出力値は、第１カウンタ１２によシ、８個のピット同期
信号パルスをカウントした時点に於いてレジスタ１６に
保持される。したがって、このレジスタ１６に保持され
ている値は、ピット同期信号パルス８個分のパルス幅合
計値である。データ変換用ＲＯＭ２Ｏに入力されるデー
タは、このレジスタ１６の上位４ビツトの値である。す
なわち、下位５ビ、トを無視することにより、結果的に
はピット同期信号パルス８個分のパルス幅合計値を８で
割ったことにがる。すなわち、ピット同期信号パルスの
平均パルス＠を示している。したがって、レジスタ１６
け７ビツトである必要はなく、４ビツトで充分である。
データ変換用ＲＯＭは％ ４ビツトで表現された平均パ
ルス幅の値をスライスレベルの電圧値に変換するもので
ある。この変換した値ｆ Ｄ／Ａ変換器５でアナログの
電圧に変換し、比較器２の基準電圧値、すなわち、スラ
イスレベルとする。このスライスレベルは、レジスタ１
６の保持データが、次の１Ｈ又は１フイールド後のピッ
ト同期信号により変化するまでは一定の値を保持する。
ルス幅の値をスライスレベルの電圧値に変換するもので
ある。この変換した値ｆ Ｄ／Ａ変換器５でアナログの
電圧に変換し、比較器２の基準電圧値、すなわち、スラ
イスレベルとする。このスライスレベルは、レジスタ１
６の保持データが、次の１Ｈ又は１フイールド後のピッ
ト同期信号により変化するまでは一定の値を保持する。
第４図は、本発明の他の実施例金示す。第２図と同じ構
成要素には、同じ番号を付しである。
成要素には、同じ番号を付しである。
１９ハパルス幅検出のためのカウンタであり、１７は加
算器、１８は加算器出力を、信号（２１）の各パルス毎
に保持するレジスタである。
算器、１８は加算器出力を、信号（２１）の各パルス毎
に保持するレジスタである。
カウンタ１９はピット同期信号をスライスした８個のパ
ルスの各々のパルス幅を検出する。各々のパルス幅は、
文字放送信号データ２ビツト分のパルス幅を越えること
はない。したがって、最大１６マでカウントする４ビツ
トカウンタでよい。このカウンタの出力値２８は、加算
器１７によシ１つ前のパルスの時点での加算器出力２４
と加算される。カウンタ１２が８個のパルスを計数した
時点では、レジスタ１８の出力信号２４は、８個分のパ
ルス幅を積算したものとなっている。したがって、この
データ長は７ビツトである。レジスタ１６は信号２４の
上位４ビツトを保持するレジスタである。これにより、
信号２５は８個のパルスの平均パルス幅を示すことにな
る。
ルスの各々のパルス幅を検出する。各々のパルス幅は、
文字放送信号データ２ビツト分のパルス幅を越えること
はない。したがって、最大１６マでカウントする４ビツ
トカウンタでよい。このカウンタの出力値２８は、加算
器１７によシ１つ前のパルスの時点での加算器出力２４
と加算される。カウンタ１２が８個のパルスを計数した
時点では、レジスタ１８の出力信号２４は、８個分のパ
ルス幅を積算したものとなっている。したがって、この
データ長は７ビツトである。レジスタ１６は信号２４の
上位４ビツトを保持するレジスタである。これにより、
信号２５は８個のパルスの平均パルス幅を示すことにな
る。
第２図及び第４図に示した実施例では、パルス幅を検出
するのに４５．８ｊｔｆｆ ｚ の高周波クロック信
号を利用したが、パルス幅とパルス幅検出出力値との関
係が線型関係であれば、他のどの様なパルス幅検出手段
でも、本発明の効果は変わらないことは自明である。
するのに４５．８ｊｔｆｆ ｚ の高周波クロック信
号を利用したが、パルス幅とパルス幅検出出力値との関
係が線型関係であれば、他のどの様なパルス幅検出手段
でも、本発明の効果は変わらないことは自明である。
以上述べｆｃ様に、本発明によれば１文字数送信号のピ
ット同期信号である８個のパルスで。
ット同期信号である８個のパルスで。
そのパルス幅の平均値を、アナログ的回路を一切用いず
に算出し、この平均値管、文字放送信号の情報データ期
間中保持して、スライスレベルを一定に保つため、アナ
ログメモリは不要であり、しかも文字放送信号の各Ｉ毎
にに適なスライスレベルを保持することが可能となる。
に算出し、この平均値管、文字放送信号の情報データ期
間中保持して、スライスレベルを一定に保つため、アナ
ログメモリは不要であり、しかも文字放送信号の各Ｉ毎
にに適なスライスレベルを保持することが可能となる。
さらに付は加えるならは、本発明のデータ識別回路は、
すべてディジタルの論理回路で構成できるため、ＬＳＩ
化に適するという副次的効果も 。
すべてディジタルの論理回路で構成できるため、ＬＳＩ
化に適するという副次的効果も 。
ある。
第１図は、文字放送信号のデータ形式を示す図、第２図
及び第４図は１本発明の一実施例金示すプａ、り図、＃
ｇ５図は、これらの主要部の信号波形を示す波形図であ
る。 ２・・・比較器 ４・・・低域通過フィルタ
５・・・Ｄ／Ａ変換器 ６・・・差分器７・・・
正パルス幅検出器 ８ ・負パルス幅検出器１０・・・
発振回路 １１・・・ゲート信号発生回路 １２・・・カウンタ １５・・・パルス幅検出カウンタ １６・・・レジスタ ３０・・データ変換Ｒ
ＯＭ１９・パルス幅検出カウンタ
及び第４図は１本発明の一実施例金示すプａ、り図、＃
ｇ５図は、これらの主要部の信号波形を示す波形図であ
る。 ２・・・比較器 ４・・・低域通過フィルタ
５・・・Ｄ／Ａ変換器 ６・・・差分器７・・・
正パルス幅検出器 ８ ・負パルス幅検出器１０・・・
発振回路 １１・・・ゲート信号発生回路 １２・・・カウンタ １５・・・パルス幅検出カウンタ １６・・・レジスタ ３０・・データ変換Ｒ
ＯＭ１９・パルス幅検出カウンタ
Claims (1)
- 【特許請求の範囲】 １、予じめ定めたｎ個のパルス列で構成されるピット同
期信号を含む入力信号を、基準電圧値と比較する比較器
によりディジタルデータに変換するデータ識別回路にお
いて、前記ｎ個のパルス幅を検出するパルス幅検出手段
と、該パルス幅検出手段の出力を平均化する平均化手段
と、該平均化手段の出力をアナログ電圧に変換するため
のディジタルアナログ変換手段とを具備し、前記ディジ
タルアナログ変換手段の出力電圧を、前記比較器の基準
電圧としたことを特徴とするデータ識別回路。 ２、前記平均化手段は、前記１個のパルスを計数する計
数手段と、前記パルス幅検出手段の出力値を積算する積
算手段と、前記計数手段が前記ｎ個のパルスを計数した
時刻の前記積算手段の積算出力を保持する保持手段とか
らなり、該保持手段の保持値を１／ｎして出力すること
を特徴とする特許請求の範囲第１項記載のデータ識別回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164930A JPS6143886A (ja) | 1984-08-08 | 1984-08-08 | デ−タ識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164930A JPS6143886A (ja) | 1984-08-08 | 1984-08-08 | デ−タ識別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6143886A true JPS6143886A (ja) | 1986-03-03 |
Family
ID=15802539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164930A Pending JPS6143886A (ja) | 1984-08-08 | 1984-08-08 | デ−タ識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143886A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5136382A (en) * | 1989-10-03 | 1992-08-04 | Sgs-Thomson Microelectronics S.A. | Video signal digital slicing circuit |
| WO1992017029A1 (en) * | 1991-03-25 | 1992-10-01 | Matsushita Electric Industrial Co., Ltd. | Circuit for slicing data |
| WO1994007334A1 (en) * | 1992-09-15 | 1994-03-31 | Thomson Consumer Electronics, Inc. | Bias control apparatus for a data slicer in an auxiliary video information decoder |
| US5666167A (en) * | 1992-09-15 | 1997-09-09 | Thomson Consumer Electronics, Inc. | Bias control apparatus for a data slicer in an auxiliary video information decoder |
-
1984
- 1984-08-08 JP JP59164930A patent/JPS6143886A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5136382A (en) * | 1989-10-03 | 1992-08-04 | Sgs-Thomson Microelectronics S.A. | Video signal digital slicing circuit |
| USRE36749E (en) * | 1989-10-03 | 2000-06-27 | Sgs-Thomson Microelectronics S.A. | Video signal digital slicing circuit |
| WO1992017029A1 (en) * | 1991-03-25 | 1992-10-01 | Matsushita Electric Industrial Co., Ltd. | Circuit for slicing data |
| US5469091A (en) * | 1991-03-25 | 1995-11-21 | Matsushita Electric Industrial Co., Ltd.K | Data slice circuit |
| WO1994007334A1 (en) * | 1992-09-15 | 1994-03-31 | Thomson Consumer Electronics, Inc. | Bias control apparatus for a data slicer in an auxiliary video information decoder |
| US5666167A (en) * | 1992-09-15 | 1997-09-09 | Thomson Consumer Electronics, Inc. | Bias control apparatus for a data slicer in an auxiliary video information decoder |
| KR100341997B1 (ko) * | 1992-09-15 | 2003-02-17 | 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 | 보조비디오정보디코더의데이타슬라이서용바이어스제어장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001374A (en) | Digital filter for removing short duration noise | |
| JP3362850B2 (ja) | 補助ビデオ・データ・スライサ | |
| US4931751A (en) | Apparatus and method for producing pulse width modulated signals from digital information | |
| US4118738A (en) | Time base error corrector | |
| US4683495A (en) | Circuit arrangement for distinguishing between the two fields in a television signal | |
| US4467319A (en) | Signal conversion circuit | |
| US4852124A (en) | Digital phase-locked loop clock extractor for bipolar signals | |
| US4876699A (en) | High speed sampled data digital phase detector apparatus | |
| JPS6143886A (ja) | デ−タ識別回路 | |
| US6337649B1 (en) | Comparator digital noise filter | |
| US5307165A (en) | Television signal kind discriminating apparatus | |
| CA2198338C (en) | Clock signal generating apparatus and clock signal generating method | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| JP3097084B2 (ja) | 水平同期周波数判別回路 | |
| JP2598902B2 (ja) | 同期信号雑音除去装置 | |
| JPS6188679A (ja) | デ−タ識別回路 | |
| JPS6032380B2 (ja) | 垂直同期信号分離回路 | |
| JPH0724833Y2 (ja) | クロック信号再生回路 | |
| JP2600124B2 (ja) | データ伝送路の切断検出装置 | |
| JPS6239756B2 (ja) | ||
| JPH07170500A (ja) | データサンプリング方法 | |
| JPH0789653B2 (ja) | 水平同期信号処理回路 | |
| JPH02215280A (ja) | 同期信号判別装置 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JPS63187876A (ja) | 同期信号分離回路 |