JPS6239756B2 - - Google Patents
Info
- Publication number
- JPS6239756B2 JPS6239756B2 JP56089075A JP8907581A JPS6239756B2 JP S6239756 B2 JPS6239756 B2 JP S6239756B2 JP 56089075 A JP56089075 A JP 56089075A JP 8907581 A JP8907581 A JP 8907581A JP S6239756 B2 JPS6239756 B2 JP S6239756B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- latch
- circuit
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 55
- 230000005236 sound signal Effects 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 8
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は音声信号の基本周期を抽出する基本周
期抽出装置に関する。 音声信号の有声音部分はほぼ一定の周期の繰り
返し波形であり、その基本周期の抽出は音声信号
の処理に極めて有用である。 従来、音声信号の基本周期あるいは基本周波数
は、低域濾波回路、振幅制限増幅回路および零交
叉波発生回路等を使用して抽出していた。このよ
うにして得られた基本周期信号の位相は、低域濾
波回路の周波数一位相特性の非平担性のため基本
周波数が変わると入力信号に対して変化するとい
う欠点があつた。 本発明は上記欠点の無い音声信号の基本周期抽
出装置を提供するものである。 以下、図面を参照して本発明を詳細に説明す
る。 第１図は本発明による音声信号の基本周期抽出
装置の一実施例を示す回路ブロツク図である。 第１図において、１は音声信号の入力端子であ
る。２は抵抗器３、ダイオード４および演算増幅
器５より構成され、入力端子１に供給された音声
信号の極性に対応して入力音声信号を１，０の２
値変換信号に変換する２値変換手段である。６は
クロツク発生回路、７はクロツク発生回路６の発
生したクロツクを分周しクロツクを発生する
分周回路である。８は２値変換手段２の出力信号
である２値信号および分周回路７の出力信号であ
るクロツクが供給せられ、この２値信号を順次
サンプリング記憶し、転送する転送手段、９は転
送手段８の出力端子Q2，Q3，……ＱN+1がそれぞ
れ入力端子１，２……Ｎに接続され、後述するラ
ツチ信号により上記出力Q2，Q3……ＱN+1をラツ
チするラツチ手段である。１０は転送手段８およ
びラツチ手段９の出力の対応ビツトごとにその一
致、不一致を検出するべく配置された複数の一致
検出回路１１１〜１１Nと、演算増幅器１２と、
一端がそれぞれ、一致検出回路１１１〜１１Nの
出力端子に接続され、他端が共通的に演算増幅器
１２の一入力端子に接続された複数の抵抗器１３
１〜１３Nと、演算増幅器１２の一入力端子と出
力端子間に接続された抵抗器１４より構成された
相関検出手段である。１５は相関検出手段１０の
出力が供給され、その極大値の発生を検出してピ
ーク検出信号を発生するピーク検出手段である。
ピーク検出手段１５は微分回路２９と負パルス検
出回路３０と正パルス検出回路３１と、波形整形
回路２２および波形整形回路２３とＤフリツ
プフロツプ２４および２５と、インバータ回路２
６と、アンド回路２７と、ナンド回路２８とから
構成されている。微分回路２９はコンデンサ１６
と抵抗器１７により構成されている。負パルス検
出回路３０はダイオード１８と抵抗器１９により
構成され、微分回路２９の出力のうち負パルスの
みを検出して波形整形回路２２に供給する。正
パルス検出回路３１はダイオード２０と抵抗器２
１により構成され微分回路２９の出力のうち正パ
ルスのみを検出して波形整形回路２３に供給す
る。Ｄフリツプフロツプ２４のＤ入力は“Ｈ”レ
ベル＋Ｖに接続され、Ｑ出力はＤフリツプフロツ
プ２５のＤ入力に接続されている。Ｄフリツプフ
ロツプ２４および２５のCK入力には波形整形回
路２３の出力が接続されている。波形整形回路
２５の出力はインバータ回路２６の入力に接続
され、インバータ回路２６の出力はアンド回路２
７およびナンド回路２８の一方の入力に共通的に
接続されている。アンド回路２７のもう一方の入
力にはＤフリツプフロツプ２５のＱ出力が接続さ
れ、アンド回路２７の出力はラツチ手段９のＬ入
力に接続されている。ナンド回路２８のもう一方
の入力にはクロツク発生回路６の出力が接続さ
れ、ナンド回路２８の出力はＤフリツプフロツプ
２４および２５のCLR端子に共通的に接続され
ている。 次に上記構成の音声信号の基本周期抽出回路の
動作を第２図に示したタイミング図とともに説明
する。 第１図の音声入力端子１に第２図のａに示す音
声信号が供給されたとすると、２値変換手段２は
音声信号ａの極性に対応して第２図ｂに示す２値
信号を出力する。同図ｃはクロツク発生回路６の
発生するクロツクであり、同図ｄは分周回路７
の発生するクロツクである。２値変換手段２の
出力信号はクロツクにより順次サンプリングさ
れ転送手段８に記憶され、さらに転送される。同
図ｅは転送手段８にサンプリングされるデータ値
を示す。例えば時間t10において、転送手段８の
出力Q1〜Q11は“０，０，０，０，０，１，１，
１，１，１，０，”となつている。また、時間t17
において、転送手段８の出力Q1〜ＱN+1（Ｎは16
とする）は“０，０，１，１，１，１，１，０，
０，０，０，０，１，１，１，１，１，”となつ
ている。この時、ラツチ手段９にラツチ信号が供
給されたとすると、ラツチ手段９には転送手段８
の出力Q2〜Q17がラツチされ、ラツチ手段９の出
力Q1〜Q16は“０，１，１，１，１，１，０，
０，０，０，０，１，１，１，１，１”となる。
この時点で一致検出回路１１１の２入力は一致し
ておりその出力は“０”、一致検出回路１１２の
２入力は不一致で、その出力は“１”となる。こ
のようにみていくと、一致検出回路１１１〜１１
16の出力は“０，１，０，０，０，０，１，０，
０，０，０，１，０，０，０，０”となつてお
り、一致検出回路１１１〜１１16のうち13個が一
致出力を、３個が不一致出力を発生している。次
に、時間t18では、転送手段８の出力Q1〜Q16は
“０，０，０，１，１，１，１，１，０，０，
０，０，０，１，１，１”となり、一致検出回路
１１１〜１１16のうち10個が一致出力を、６個が
不一致出力を発生する。さらに時間t19では７個
が一致出力を、９個が不一致出力を発生する。演
算増幅器１２、抵抗器１３１〜１３Nおよび１４
は加算器を構成しており、相関検出手段１０の出
力は一致検出回路１１１〜１１Nの一致出力が多
い時高く、一致出力が少ない時低くなり第２図ｆ
に示すように、階段波状の出力電圧を発生する。
相関検出手段１０の出力電圧は、ピーク検出手段
１５に含まれる微分回路２９に供給される。微分
回路２９の出力は負パルス検出回路３０および正
パルス検出回路３１に供給され、さらに、負パル
ス検出回路３０の出力は波形整形回路２２に、
正パルス検出回路３１の出力は波形整形回路２
３に供給されている。従つて、相関検出手段１０
の階段波状出力の立下りおよび立上りエツジが検
出され、第２図ｆに示す相関検出手段１０の出力
に対して、波形整形回路２３は第２図ｇに示す
出力を発生し、インバータ回路２６は同図ｈに示
す出力を発生する。フリツプフロツプ回路２４の
Ｑ出力は波形整形回路２３の出力パルスにより
“１”となり、フリツプフロツプ回路２５のＱ出
力はフリツプフロツプ回路２４のＱ出力が“１”
であつて、波形整形回路２３に出力パルスが発
生した時のみ“１”となる。両フリツプフロツプ
２４，２５はインバータ回路２６に出力パルスが
発生すると、クロツク発生回路６のクロツクＣに
同期してリセツトされる。アンドゲート回路２７
は、フリツプフロツプ２５のＱ出力が“１”であ
つてインバータ回路２６の出力にパルスが発生し
た時のみ、その出力にパルスが発生する。すなわ
ち、フリツプフロツプ回路２４，２５、アンドゲ
ート回路２７およびナンドゲート回路２８は、波
形整形回路２３の出力にパルスが２回以上連続
して発生した後、インバータ回路２６の出力にパ
ルスが１回発生した時、アンド回路２７の出力に
パルスが発生するよう構成されている。フリツプ
フロツプ回路２４，２５のＱ出力波形を第２図ｉ
およびｊに、アンドゲート回路２７およびナンド
ゲート回路２８の出力信号波形をｋおよびｌに示
す。 上記構成によりピーク検出手段１５は、相関検
出手段１０の階段波状出力に立上りエツジが２回
以上連続した後、立下りエツジが発生した時のみ
出力パルスを発生する。その状態は第２図におい
て時間t29において発生している。このパルスは
ラツチ信号としてラツチ手段９のラツチ端子Ｌに
供給され、転送手段８のＱ出力Q2〜Q17をラツチ
手段９にラツチする。同様にして時間t37におい
ても上記状態が発生し、ピーク検出手段１５はラ
ツチ信号を発生する。なおこのラツチ信号は、第
２図ｆおよびｋに示すように、相関検出信号ｆの
極大値の発生時点より１クロツク遅れて発生する
ので、ラツチ手段９には、１クロツク前の転送手
段８のデータがラツチされるよう接続されてい
る。 以上の構成によりラツチ信号は、入力音声信号
ａに対してその基本周期ごとに、同位相の時間に
発生するので、この信号を音声信号の基本周期信
号として抽出することができる。 なお第２図では高周波成分の極めて少ない入力
信号に対する動作例を示したが、入力信号に高周
波成分があるピーク検出手段１５は出力パルスの
発生条件を満足し基本周期以外にも出力パルスを
発生することがある。この出力パルスはアンド回
路２７の出力とラツチ手段９のＬ入力端子間にア
ンドゲートを介挿し、そのゲートを相関検出手段
１０の出力レベルで制御するよう構成してラツチ
手段９に達しないようにすればよい。なぜなら高
周波成分によつて上記出力パルスが発生するとき
の相関検出手段の出力レベルは基本波成分によつ
て発生するときに比べてかなり低いからである。 なお本実施例では、相関検出手段１０は一致検
出回路とアナログ的な加算器を用いて構成した
が、第３図のように全デジタル的に構成すること
も可能である。第３図において、１１１〜１１N
は第１図の一致検出回路１１１〜１１Nと同様の
ものである。３２はデータセレクタであり入力
D1〜D16に前記一致検出回路１１１〜１１Nの出
力が供給されデータセレクタ端子（Ｂ，Ｃ，Ｄ，
Ｅ）には第４図に示すＢ，Ｃ，Ｄ，Ｅのクロツク
が供給されている。データセレクタ３２の出力Ｙ
はインバータ回路３３の入力端子に接続され、イ
ンバータ回路３３の出力はアンド回路３４の一方
の入力端子に接続されている。アンド回路３４の
他方の入力端子には、第４図のＡで示すブロツク
が供給されている。３５はカウンタでありその入
力CLKにはアンド回路３４の出力が供給され、
クリア端子CLRには第４図のＪに示すパルスが
供給される。３６はラツチ回路であり、そのラツ
チ信号入力端子Ｇには第４図Ｆに示すパルスが供
給される。 以上の構成で、複数の一致検出回路１１１〜１
１Nのうち一致信号“０”を出力している一致検
出回路の個数が時間ｔN時点でラツチ回路３６に
記憶され、第２図の相関検出手段１０と同等の機
能を有する相関検出手段１０′となる。 さらに、第３図において、３７はラツチ回路で
あり、そのラツチ信号入力端子Ｇには第４図Ｈに
示すパルス信号が供給されており、３８はコンパ
レータであり、入力ＡおよびＢにはラツチ回路３
６および３７の出力が供給されている。３９およ
び４０はアンド回路であり、それぞれの一方の入
力端子には、コンパレータ３８の（Ａ＞Ｂ）出力
端子および（Ａ＜Ｂ）出力端子が接続されてお
り、それぞれ他方の入力端子には共通的に第４図
Ｇに示すパルス信号が供給されている。 上記構成により、相関検出手段１０′に含まれ
るラツチ回路３６の出力データが、ラツチ回路３
７に記憶され、さらに、ラツチ回路３６のデータ
が更新されたとき、このデータＡと、前に記憶さ
れたデータＢがコンパレータ３８により比較さ
れ、（Ａ＞Ｂ）のとき、アンド回路３９の出力端
にパルスが発生し、（Ａ＜Ｂ）のときアンド回路
４０の出力端にパルスが発生する。従つて、ラツ
チ回路３７、コンパレータ３８およびアンド回路
３９および４０は第１図のピーク検出手段１５に
含まれる微分回路２９、正、負パルス検出回路３
１，３０および波形整形回路，２２および２
３、インバータ２６に代替可能なものであり、ア
ンド回路３９の出力を第１図のフリツプフロツプ
回路２４および２５の入力CKに供給し、アンド
回路４０の出力をアンド回路２７とナンド回路２
８の共通入力端子に供給することにより、第１図
の相関検出手段１０およびピーク検出手段１５に
含まれるアナログ的な信号処理はすべてデジタル
的に処理することができる。なお第４図Ｅに示し
たクロツクの周期と第２図ｄに示したクロツク
の周期は等しく、他のクロツクもそれに対応して
いるものとする。 以上、説明したように、本発明は入力音声信号
を極性に対応して“１”，“０”の２値信号に変換
した後、転送手段によりサンプリングして転送
し、一方、時間的に前のサンプリングデータをラ
ツチ手段により記憶しておき、上記転送手段によ
るデータの転送中に、上記記憶していたデータと
の相関を検出し、そのピークの発生ごとに上記記
憶データを更新し、この更新信号を入力音声信号
の基本周期信号として抽出するようにしたもので
ある。このようにすれば、基本周期の抽出に従来
のように低域濾波器を用いる必要がないので、抽
出した基本周期信号の位相は、入力音声信号の周
波数が変化しても入力信号に対して変化しないと
いう特長があり、このようにして得られた音声信
号の基本周期信号は音声信号の処理、例えば音声
の基本周期に同期した波形伸長処理あるいは波形
圧縮処理等に極めて有効である。
期抽出装置に関する。 音声信号の有声音部分はほぼ一定の周期の繰り
返し波形であり、その基本周期の抽出は音声信号
の処理に極めて有用である。 従来、音声信号の基本周期あるいは基本周波数
は、低域濾波回路、振幅制限増幅回路および零交
叉波発生回路等を使用して抽出していた。このよ
うにして得られた基本周期信号の位相は、低域濾
波回路の周波数一位相特性の非平担性のため基本
周波数が変わると入力信号に対して変化するとい
う欠点があつた。 本発明は上記欠点の無い音声信号の基本周期抽
出装置を提供するものである。 以下、図面を参照して本発明を詳細に説明す
る。 第１図は本発明による音声信号の基本周期抽出
装置の一実施例を示す回路ブロツク図である。 第１図において、１は音声信号の入力端子であ
る。２は抵抗器３、ダイオード４および演算増幅
器５より構成され、入力端子１に供給された音声
信号の極性に対応して入力音声信号を１，０の２
値変換信号に変換する２値変換手段である。６は
クロツク発生回路、７はクロツク発生回路６の発
生したクロツクを分周しクロツクを発生する
分周回路である。８は２値変換手段２の出力信号
である２値信号および分周回路７の出力信号であ
るクロツクが供給せられ、この２値信号を順次
サンプリング記憶し、転送する転送手段、９は転
送手段８の出力端子Q2，Q3，……ＱN+1がそれぞ
れ入力端子１，２……Ｎに接続され、後述するラ
ツチ信号により上記出力Q2，Q3……ＱN+1をラツ
チするラツチ手段である。１０は転送手段８およ
びラツチ手段９の出力の対応ビツトごとにその一
致、不一致を検出するべく配置された複数の一致
検出回路１１１〜１１Nと、演算増幅器１２と、
一端がそれぞれ、一致検出回路１１１〜１１Nの
出力端子に接続され、他端が共通的に演算増幅器
１２の一入力端子に接続された複数の抵抗器１３
１〜１３Nと、演算増幅器１２の一入力端子と出
力端子間に接続された抵抗器１４より構成された
相関検出手段である。１５は相関検出手段１０の
出力が供給され、その極大値の発生を検出してピ
ーク検出信号を発生するピーク検出手段である。
ピーク検出手段１５は微分回路２９と負パルス検
出回路３０と正パルス検出回路３１と、波形整形
回路２２および波形整形回路２３とＤフリツ
プフロツプ２４および２５と、インバータ回路２
６と、アンド回路２７と、ナンド回路２８とから
構成されている。微分回路２９はコンデンサ１６
と抵抗器１７により構成されている。負パルス検
出回路３０はダイオード１８と抵抗器１９により
構成され、微分回路２９の出力のうち負パルスの
みを検出して波形整形回路２２に供給する。正
パルス検出回路３１はダイオード２０と抵抗器２
１により構成され微分回路２９の出力のうち正パ
ルスのみを検出して波形整形回路２３に供給す
る。Ｄフリツプフロツプ２４のＤ入力は“Ｈ”レ
ベル＋Ｖに接続され、Ｑ出力はＤフリツプフロツ
プ２５のＤ入力に接続されている。Ｄフリツプフ
ロツプ２４および２５のCK入力には波形整形回
路２３の出力が接続されている。波形整形回路
２５の出力はインバータ回路２６の入力に接続
され、インバータ回路２６の出力はアンド回路２
７およびナンド回路２８の一方の入力に共通的に
接続されている。アンド回路２７のもう一方の入
力にはＤフリツプフロツプ２５のＱ出力が接続さ
れ、アンド回路２７の出力はラツチ手段９のＬ入
力に接続されている。ナンド回路２８のもう一方
の入力にはクロツク発生回路６の出力が接続さ
れ、ナンド回路２８の出力はＤフリツプフロツプ
２４および２５のCLR端子に共通的に接続され
ている。 次に上記構成の音声信号の基本周期抽出回路の
動作を第２図に示したタイミング図とともに説明
する。 第１図の音声入力端子１に第２図のａに示す音
声信号が供給されたとすると、２値変換手段２は
音声信号ａの極性に対応して第２図ｂに示す２値
信号を出力する。同図ｃはクロツク発生回路６の
発生するクロツクであり、同図ｄは分周回路７
の発生するクロツクである。２値変換手段２の
出力信号はクロツクにより順次サンプリングさ
れ転送手段８に記憶され、さらに転送される。同
図ｅは転送手段８にサンプリングされるデータ値
を示す。例えば時間t10において、転送手段８の
出力Q1〜Q11は“０，０，０，０，０，１，１，
１，１，１，０，”となつている。また、時間t17
において、転送手段８の出力Q1〜ＱN+1（Ｎは16
とする）は“０，０，１，１，１，１，１，０，
０，０，０，０，１，１，１，１，１，”となつ
ている。この時、ラツチ手段９にラツチ信号が供
給されたとすると、ラツチ手段９には転送手段８
の出力Q2〜Q17がラツチされ、ラツチ手段９の出
力Q1〜Q16は“０，１，１，１，１，１，０，
０，０，０，０，１，１，１，１，１”となる。
この時点で一致検出回路１１１の２入力は一致し
ておりその出力は“０”、一致検出回路１１２の
２入力は不一致で、その出力は“１”となる。こ
のようにみていくと、一致検出回路１１１〜１１
16の出力は“０，１，０，０，０，０，１，０，
０，０，０，１，０，０，０，０”となつてお
り、一致検出回路１１１〜１１16のうち13個が一
致出力を、３個が不一致出力を発生している。次
に、時間t18では、転送手段８の出力Q1〜Q16は
“０，０，０，１，１，１，１，１，０，０，
０，０，０，１，１，１”となり、一致検出回路
１１１〜１１16のうち10個が一致出力を、６個が
不一致出力を発生する。さらに時間t19では７個
が一致出力を、９個が不一致出力を発生する。演
算増幅器１２、抵抗器１３１〜１３Nおよび１４
は加算器を構成しており、相関検出手段１０の出
力は一致検出回路１１１〜１１Nの一致出力が多
い時高く、一致出力が少ない時低くなり第２図ｆ
に示すように、階段波状の出力電圧を発生する。
相関検出手段１０の出力電圧は、ピーク検出手段
１５に含まれる微分回路２９に供給される。微分
回路２９の出力は負パルス検出回路３０および正
パルス検出回路３１に供給され、さらに、負パル
ス検出回路３０の出力は波形整形回路２２に、
正パルス検出回路３１の出力は波形整形回路２
３に供給されている。従つて、相関検出手段１０
の階段波状出力の立下りおよび立上りエツジが検
出され、第２図ｆに示す相関検出手段１０の出力
に対して、波形整形回路２３は第２図ｇに示す
出力を発生し、インバータ回路２６は同図ｈに示
す出力を発生する。フリツプフロツプ回路２４の
Ｑ出力は波形整形回路２３の出力パルスにより
“１”となり、フリツプフロツプ回路２５のＱ出
力はフリツプフロツプ回路２４のＱ出力が“１”
であつて、波形整形回路２３に出力パルスが発
生した時のみ“１”となる。両フリツプフロツプ
２４，２５はインバータ回路２６に出力パルスが
発生すると、クロツク発生回路６のクロツクＣに
同期してリセツトされる。アンドゲート回路２７
は、フリツプフロツプ２５のＱ出力が“１”であ
つてインバータ回路２６の出力にパルスが発生し
た時のみ、その出力にパルスが発生する。すなわ
ち、フリツプフロツプ回路２４，２５、アンドゲ
ート回路２７およびナンドゲート回路２８は、波
形整形回路２３の出力にパルスが２回以上連続
して発生した後、インバータ回路２６の出力にパ
ルスが１回発生した時、アンド回路２７の出力に
パルスが発生するよう構成されている。フリツプ
フロツプ回路２４，２５のＱ出力波形を第２図ｉ
およびｊに、アンドゲート回路２７およびナンド
ゲート回路２８の出力信号波形をｋおよびｌに示
す。 上記構成によりピーク検出手段１５は、相関検
出手段１０の階段波状出力に立上りエツジが２回
以上連続した後、立下りエツジが発生した時のみ
出力パルスを発生する。その状態は第２図におい
て時間t29において発生している。このパルスは
ラツチ信号としてラツチ手段９のラツチ端子Ｌに
供給され、転送手段８のＱ出力Q2〜Q17をラツチ
手段９にラツチする。同様にして時間t37におい
ても上記状態が発生し、ピーク検出手段１５はラ
ツチ信号を発生する。なおこのラツチ信号は、第
２図ｆおよびｋに示すように、相関検出信号ｆの
極大値の発生時点より１クロツク遅れて発生する
ので、ラツチ手段９には、１クロツク前の転送手
段８のデータがラツチされるよう接続されてい
る。 以上の構成によりラツチ信号は、入力音声信号
ａに対してその基本周期ごとに、同位相の時間に
発生するので、この信号を音声信号の基本周期信
号として抽出することができる。 なお第２図では高周波成分の極めて少ない入力
信号に対する動作例を示したが、入力信号に高周
波成分があるピーク検出手段１５は出力パルスの
発生条件を満足し基本周期以外にも出力パルスを
発生することがある。この出力パルスはアンド回
路２７の出力とラツチ手段９のＬ入力端子間にア
ンドゲートを介挿し、そのゲートを相関検出手段
１０の出力レベルで制御するよう構成してラツチ
手段９に達しないようにすればよい。なぜなら高
周波成分によつて上記出力パルスが発生するとき
の相関検出手段の出力レベルは基本波成分によつ
て発生するときに比べてかなり低いからである。 なお本実施例では、相関検出手段１０は一致検
出回路とアナログ的な加算器を用いて構成した
が、第３図のように全デジタル的に構成すること
も可能である。第３図において、１１１〜１１N
は第１図の一致検出回路１１１〜１１Nと同様の
ものである。３２はデータセレクタであり入力
D1〜D16に前記一致検出回路１１１〜１１Nの出
力が供給されデータセレクタ端子（Ｂ，Ｃ，Ｄ，
Ｅ）には第４図に示すＢ，Ｃ，Ｄ，Ｅのクロツク
が供給されている。データセレクタ３２の出力Ｙ
はインバータ回路３３の入力端子に接続され、イ
ンバータ回路３３の出力はアンド回路３４の一方
の入力端子に接続されている。アンド回路３４の
他方の入力端子には、第４図のＡで示すブロツク
が供給されている。３５はカウンタでありその入
力CLKにはアンド回路３４の出力が供給され、
クリア端子CLRには第４図のＪに示すパルスが
供給される。３６はラツチ回路であり、そのラツ
チ信号入力端子Ｇには第４図Ｆに示すパルスが供
給される。 以上の構成で、複数の一致検出回路１１１〜１
１Nのうち一致信号“０”を出力している一致検
出回路の個数が時間ｔN時点でラツチ回路３６に
記憶され、第２図の相関検出手段１０と同等の機
能を有する相関検出手段１０′となる。 さらに、第３図において、３７はラツチ回路で
あり、そのラツチ信号入力端子Ｇには第４図Ｈに
示すパルス信号が供給されており、３８はコンパ
レータであり、入力ＡおよびＢにはラツチ回路３
６および３７の出力が供給されている。３９およ
び４０はアンド回路であり、それぞれの一方の入
力端子には、コンパレータ３８の（Ａ＞Ｂ）出力
端子および（Ａ＜Ｂ）出力端子が接続されてお
り、それぞれ他方の入力端子には共通的に第４図
Ｇに示すパルス信号が供給されている。 上記構成により、相関検出手段１０′に含まれ
るラツチ回路３６の出力データが、ラツチ回路３
７に記憶され、さらに、ラツチ回路３６のデータ
が更新されたとき、このデータＡと、前に記憶さ
れたデータＢがコンパレータ３８により比較さ
れ、（Ａ＞Ｂ）のとき、アンド回路３９の出力端
にパルスが発生し、（Ａ＜Ｂ）のときアンド回路
４０の出力端にパルスが発生する。従つて、ラツ
チ回路３７、コンパレータ３８およびアンド回路
３９および４０は第１図のピーク検出手段１５に
含まれる微分回路２９、正、負パルス検出回路３
１，３０および波形整形回路，２２および２
３、インバータ２６に代替可能なものであり、ア
ンド回路３９の出力を第１図のフリツプフロツプ
回路２４および２５の入力CKに供給し、アンド
回路４０の出力をアンド回路２７とナンド回路２
８の共通入力端子に供給することにより、第１図
の相関検出手段１０およびピーク検出手段１５に
含まれるアナログ的な信号処理はすべてデジタル
的に処理することができる。なお第４図Ｅに示し
たクロツクの周期と第２図ｄに示したクロツク
の周期は等しく、他のクロツクもそれに対応して
いるものとする。 以上、説明したように、本発明は入力音声信号
を極性に対応して“１”，“０”の２値信号に変換
した後、転送手段によりサンプリングして転送
し、一方、時間的に前のサンプリングデータをラ
ツチ手段により記憶しておき、上記転送手段によ
るデータの転送中に、上記記憶していたデータと
の相関を検出し、そのピークの発生ごとに上記記
憶データを更新し、この更新信号を入力音声信号
の基本周期信号として抽出するようにしたもので
ある。このようにすれば、基本周期の抽出に従来
のように低域濾波器を用いる必要がないので、抽
出した基本周期信号の位相は、入力音声信号の周
波数が変化しても入力信号に対して変化しないと
いう特長があり、このようにして得られた音声信
号の基本周期信号は音声信号の処理、例えば音声
の基本周期に同期した波形伸長処理あるいは波形
圧縮処理等に極めて有効である。
第１図は本発明による音声信号の基本周期抽出
装置の一実施例を示す回路構成図、第２図はその
動作例を示すタイミング図、第３図は本発明によ
る音声信号の基本周期抽出装置の要部の他の実施
例を示す回路構成図、第４図はそれに用いられる
クロツク信号のタイミング図である。 ２……２値変換手段、８……転送手段、９……
ラツチ手段、１０……相関検出手段、１５……ピ
ーク検出手段。
装置の一実施例を示す回路構成図、第２図はその
動作例を示すタイミング図、第３図は本発明によ
る音声信号の基本周期抽出装置の要部の他の実施
例を示す回路構成図、第４図はそれに用いられる
クロツク信号のタイミング図である。 ２……２値変換手段、８……転送手段、９……
ラツチ手段、１０……相関検出手段、１５……ピ
ーク検出手段。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を２値信号に変換する２値変換手段
と、上記２値変換手段の出力と所定のクロツク信
号が供給され、上記２値変換手段の出力を順次サ
ンプリングして記憶転送する転送手段と、上記転
送手段の並列出力の１クロツクシフトされた信号
が入力され、ラツチ信号により入力信号をラツチ
するラツチ手段と、上記ラツチ手段の並列出力
と、上記転送手段の並列出力の相関を検出する相
関検出手段と、上記相関検出手段の出力が供給さ
れ、その極大値の発生時点より１クロツク遅れて
ピーク検出信号を発生するピーク検出手段とを具
備し、入力音声信号を上記２値変換手段により２
値信号に変換し、上記転送手段により２値信号に
変換し、上記転送手段により順次サンプリングし
て転送するとともに、転送中のデータと上記ラツ
チ手段のラツチデータとの相関を上記相関検出手
段により求め、さらに上記ピーク検出手段により
上記相関のピークの発生を検出し、ピーク発生ご
とにラツチ信号を上記ラツチ手段に供給してラツ
チデータを更新し、上記ラツチ信号を入力音声信
号の基本周期信号として抽出することを特徴とす
る音声信号の基本周期抽出装置。 ２ 特許請求の範囲第１項の記載において、相関
検出手段が、ラツチ手段の並列出力および転送手
段の並列出力のそれぞれ対応ビツトの出力信号が
入力される複数個の一致検出回路と、該複数個の
一致検出回路の出力のうちの一致出力の総和を検
出する演算回路より構成されていることを特徴と
する音声信号の基本周期抽出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56089075A JPS57204098A (en) | 1981-06-10 | 1981-06-10 | Fundamental cycle extractor for voice signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56089075A JPS57204098A (en) | 1981-06-10 | 1981-06-10 | Fundamental cycle extractor for voice signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57204098A JPS57204098A (en) | 1982-12-14 |
| JPS6239756B2 true JPS6239756B2 (ja) | 1987-08-25 |
Family
ID=13960731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56089075A Granted JPS57204098A (en) | 1981-06-10 | 1981-06-10 | Fundamental cycle extractor for voice signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57204098A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272671U (ja) * | 1985-10-25 | 1987-05-09 | ||
| JPH0443247Y2 (ja) * | 1985-06-05 | 1992-10-13 | ||
| JPH0465707B2 (ja) * | 1985-04-27 | 1992-10-20 | Maruman Golf |
-
1981
- 1981-06-10 JP JP56089075A patent/JPS57204098A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0465707B2 (ja) * | 1985-04-27 | 1992-10-20 | Maruman Golf | |
| JPH0443247Y2 (ja) * | 1985-06-05 | 1992-10-13 | ||
| JPS6272671U (ja) * | 1985-10-25 | 1987-05-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57204098A (en) | 1982-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2545356Y2 (ja) | 計数回路 | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
| US5550878A (en) | Phase comparator | |
| JP3042704B2 (ja) | 信号デジタル化方法およびシステム | |
| EP0301616B1 (en) | Digital phase-locked-loop clock extractor for bipolar signals | |
| JPS6239756B2 (ja) | ||
| US6337649B1 (en) | Comparator digital noise filter | |
| JPS6281850A (ja) | 受信デ−タの最小ビツト検出方法 | |
| JPS6239757B2 (ja) | ||
| AU594593B2 (en) | Method and arrangement for generating a correction signal in a digital timing recovery device | |
| JP3171026B2 (ja) | 周波数スペクトル分析装置 | |
| KR0132483B1 (ko) | 디지탈 자기기록재생시스템의 데이타 추출회로 | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| KR960009902B1 (ko) | 디지탈 오디오 적외선 수신기의 에러 처리 회로 | |
| JP2712725B2 (ja) | 並列ディジタル信号のラッチ装置 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JPS6257316A (ja) | タイミング抽出回路 | |
| JPH0789653B2 (ja) | 水平同期信号処理回路 | |
| KR950002063Y1 (ko) | 광역 데이타 클럭 동기회로 | |
| JPH0316054B2 (ja) | ||
| JPH04207520A (ja) | 非同期クロックパルスの同期化方式 | |
| SU894853A1 (ru) | Селектор импульсов по периоду следовани | |
| JP2671371B2 (ja) | 位相比較器 | |
| KR900008271Y1 (ko) | A/d변환기의 에러 조정회로 |