JPS6239757B2 - - Google Patents

Info

Publication number
JPS6239757B2
JPS6239757B2 JP56089076A JP8907681A JPS6239757B2 JP S6239757 B2 JPS6239757 B2 JP S6239757B2 JP 56089076 A JP56089076 A JP 56089076A JP 8907681 A JP8907681 A JP 8907681A JP S6239757 B2 JPS6239757 B2 JP S6239757B2
Authority
JP
Japan
Prior art keywords
output
signal
latch
circuit
transfer means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56089076A
Other languages
English (en)
Other versions
JPS57204099A (en
Inventor
Kyoshi Obata
Kinji Kawamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56089076A priority Critical patent/JPS57204099A/ja
Publication of JPS57204099A publication Critical patent/JPS57204099A/ja
Publication of JPS6239757B2 publication Critical patent/JPS6239757B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 本発明は音声信号の基本周期を抽出する基本周
期抽出装置に関するものである。
音声信号の有声音部分はほぼ一定の周期の繰り
返し波形であり、その基本周期の抽出は音声信号
の処理に極めて有用である。
従来、音声信号の基本周期あるいは基本周波数
は、低域濾波回路、振幅制限増幅回路および零交
叉波発生回路等を用いて抽出していた。このよう
にして得られた基本周期信号はその位相が、低域
濾波回路の周波数―位相特性の非平坦性のため基
本周波数が変ると入力信号に対して変化するとい
う欠点があり、音声信号の処理、例えば音声信号
の基本周期に同期して波形伸長あるいは波形圧縮
等の処理に用いるには不都合であつた。
本発明は上記欠点に鑑みなされたもので、音声
信号に対してその周波数が変化しても位相変化の
極めて少ない基本周期信号を発生する音声信号の
基本周期抽出装置を提供するものである。
以下、図面を参照して本発明を詳細に説明す
る。
第1図は本発明による音声信号の基本周期抽出
装置の基本構成を示す回路ブロツク図である。
第1図において、1は音声信号の入力信号であ
る。2は抵抗器3、ダイオード4および演算増幅
器5より構成され、入力端子1に供給された音声
信号の極性に対応して1,0の2値信号に変換す
る2値変換手段である。6はクロツク発生回路、
7はクロツク発生回路6の発生したクロツクを
分周しクロツクを発生する分周回路である。8
は2値変換手段2の出力信号である2値信号およ
び分周回路7の出力信号であるクロツクが供給
せられ、この2値信号を順次サンプリング記憶
し、転送する転送手段、9は転送手段8の出力端
子Q2,Q3……QN+1をラツチするラツチ手段であ
る。10は転送手段8およびラツチ手段9の出力
の対応ビツトごとにその一致、不一致を検出する
べく配置された複数の一致検出回路11〜11
Nと、演算増幅器12と、一端がそれぞれ一致検
出回路11〜11Nの出力端子に接続され、他
端が共通的に演算増幅器12の―入力端子に接続
された複数の抵抗器13〜13Nと、演算増幅
器12の―入力端子と出力端子間に接続された抵
抗器14より構成された相関検出手段である。1
5は相関検出手段10の出力が供給され、その極
大値の発生を検出してピーク検出信号を発生する
ピーク検出手段である。ピーク検出手段15は微
分回路29と負パルス検出回路30と正パルス検
出回路31と、波形整形回路22および波形整
形回路23と、Dフリツプフロツプ24および
25と、インバータ回路26と、アンド回路27
と、ナンド回路28とから構成されている。微分
回路29はコンデンサ16と抵抗器17により構
成されている。負パルス検出回路30はダイオー
ド18と抵抗器19により構成され、微分回路2
9の出力のうち負パルスのみを検出して波形整形
回路22に供給する。正パルス検出回路31は
ダイオード20と抵抗器21により構成され、微
分回路29の出力のうち正パルスのみを検出して
波形整形回路23に供給する。Dフリツプフロ
ツプ24のD入力は“H”レベル(+V)に接続
され、Q出力はDフリツプフロツプ25のD入力
に接続されている。Dフリツプフロツプ24およ
び25のCK入力には波形整形回路23の出力
が接続されている。波形整形回路23の出力が
接続されている。波形整形回路22の出力はイ
ンバータ回路26の入力に接続され、インバータ
回路26の出力はアンド回路27およびナンド回
路28の一方の入力に共通的に接続されている。
アンド回路27のもう一方の入力にはDフリツプ
フロツプ25のQ出力が接続され、アンド回路2
7の出力はラツチ手段9のL入力に接続されてい
る。ナンド回路28のもう一方の入力にはクロツ
ク発生回路6の出力が接続され、ナンド回路28
の出力はDフリツプフロツプ24および25の
CLR端子に共通的に接続されている。
次に上記構成の音声信号の基本周期抽出回路の
動作を、第2図に示したタイミンダ図とともに説
明する。
第1図の音声入力端子1に第2図のaに示す音
声信号が供給されたとすると、2値変換手段2は
音声信号aの極性に対応して第2図bに示す2値
信号を出力する。同図cはクロツク発生回路6の
発生するクロツクであり、同図dは分周回路7
の発生するクロツクである。2値変換手段2の
出力信号はクロツクにより順次サンプリングさ
れ転送手段8に記憶され、さらに転送される。同
図eは、転送手段8にサンプリングされるデータ
値を示す。例えば時間t10において、転送手段8
の出力Q1〜Q11は、“0,0,0,0,0,1,
1,1,1,1,0,”となつている。また、時
間t17において、転送手段8の出力Q11〜QN+1
(Nは16とする)は、“0,0,1,1,1,1,
1,0,0,0,0,0,1,1,1,1,
1,”となつている。この時、ラツチ手段9にラ
ツチ信号が供給されたとすると、ラツチ手段9に
は転送手段8の出力Q2〜Q17がラツチされ、ラツ
チ手段9の出力Q1〜Q16は、“0,1,1,1,
1,1,0,0,0,0,0,1,1,1,1,
1,”となる。この時点で一致検出回路11
2入力は一致しておりその出力は“0”,一致検
出回路112の2入力は不一致で、その出力は
“1”となる。このようにみていくと、一致検出
回路11〜1116の出力は、““0,1,0,
0,0,0,1,0,0,0,0,1,0,0,
0,0,”となつており、一致検出回路11
1116のうち13個が一致出力を、3個が不一致出
力を発生している。次に、時間t18では、転送手
段8の出力Q1〜Q16は、“0,0,0,1,1,
1,1,1,0,0,0,0,0,1,1,
1,”となり、一致検出回路11〜1116のう
ち10個が一致出力を、6個が不一致出力を発生す
る。さらに時間t19では7個が一致出力を、9個
が不一致出力を発生する。演算増幅器12、抵抗
器13〜13Nおよび14は加算器を構成して
おり、相関検出手段10の出力は一致検出回路1
〜11Nの一致出力が多い時高く、一致出力
が少ない時低くなり第2図fに示すように、階段
波状の出力電圧を発生する。相関検出手段10の
出力電圧は、ピーク検出手段15に含まれる微分
回路29に供給される。微分回路29の出力は負
パルス検出回路30および正パルス検出回路31
に供給され、さらに、負パルス検出回路30の出
力は波形整形回路22に、正パルス検出回路3
1の出力は波形整形回路23に供給されてい
る。従つて、相関検出手段10の階段波状出力の
立下りおよび立上りエツジが検出され、第2図f
に示す相関検出手段10の出力に対して、波形整
形回路23は第2図gに示す出力を発生し、イ
ンバータ回路26は同図hに示す出力を発生す
る。フリツプフロツプ回路24のQ出力は波形整
形回路23の出力パルスにより“1”となり、
フリツプフロツプ回路25のQ出力はフリツプフ
ロツプ回路24の出力が“1”であつて、波形整
形回路23に出力パルスが発生した時のみ
“1”となる。両フリツプフロツプ24,25
は、インバータ回路26に出力パルスが発生する
と、クロツク発生回路6のクロツクCに同期して
リセツトされる。アンドゲート回路27は、フリ
ツプフロツプ25のQ出力が“1”であつてイン
バータ回路26の出力にパルスが発生した時の
み、その出力にパルスが発生する。すなわち、フ
リツプフロツプ回路24,25、アンドゲート回
路27およびナンドゲート回路28は、波形整形
回路23の出力にパルスが2回以上連続して発
生した後、インバータ回路26の出力にパルスが
1回発生した時、アンド回路27の出力にパルス
が発生するよう構成されている。フリツプフロツ
プ回路24,25のQ出力波形を第2図iおよび
jに、アンドゲート回路27およびナンドゲート
回路28の出力信号波形をkおよび1に示す。
上記構成によりピーク検出手段15は相関検出
手段10の階段波状出力に立上りエツジが2回以
上連続した後、立下りエツジが発生した時のみ出
力パルスを発生する。その状態は第2図におい
て、時間t27において発生している。このパルス
はラツチ信号としてラツチ手段9のラツチ端子L
に供給され、転送手段8のQ出力Q2〜Q17をラツ
チ手段9にラツチする。同様にして、時間t37
おいても上記状態が発生し、ピーク検出手段15
はラツチ信号を発生する。なおこのラツチ信号
は、第2図fおよびkに示すように、相関検出信
号fの極大値の発生時点より1クロツク遅れて発
生するので、ラツチ手段9には1クロツク前の転
送手段8のデータがラツチされるよう接続されて
いる。
以上の構成によりラツチ信号は、入力音声信号
aに対してその基本周期ごとに、同位相の時間に
発生するので、この信号を音声信号の基本周期信
号として抽出することができる。
なお第2図では高調波成分の極めて少ない入力
信号に対する動作例を示したが、入力信号に高調
波成分があるとピーク検出手段15は出力パルス
の発生条件を満足し基本周期以外にも出力パルス
を発生することがある。この出力パルスはアンド
回路27の出力とラツチ手段9のL入力端子間に
アンドゲートを介挿し、そのゲートを相関検出手
段10の出力レベルで制御するよう構成してラツ
チ手段9に達しないようにすればよい。なぜなら
高調波成分によつて上記出力パルスが発生すると
きの相関検出手段の出力レベルは基本波成分によ
つて発生するときに比べてかなり低いからであ
る。
なお第1図では、相関検出手段10は一致検出
回路とアナログ的な加算器を用いて構成したが、
第3図のように全デジタル的に構成することも可
能である。第3図において、11〜11Nは第
1図の一致検出回路11〜11Nと同様のもの
である。32はデータセレクタであり入力D1
D16に前記一致検出回路11〜11Nの出力が供
給されデータセレクタ端子B,C,D,Eには第
4図に示すB,C,D,Eのクロツクが供給され
ている。データセレクタ32の出力Yはインバー
タ回路33の入力端子に接続され、インバータ回
路33の出力はアンド回路34の一方の入力端子
に接続されている。アンド回路34の他方の入力
端子には第4図のAで示すクロツクが供給されて
いる。35はカウンタでありその入力CLKには
アンド回路34の出力が供給され、クリア端子
CLRには第4図のJに示すパルスが供給され
る。36はラツチ回路であり、そのラツチ信号入
力端子Gには第4図Fに示すパルスが供給され
る。
以上の構成で、複数の一致検出回路11〜1
Nのうち一致信号“0”を出力している一致検
出回路の個数が時間tN時点でラツチ回路36に
記憶され、第2図の相関検出手段10と同等の機
能を有する相関検出手段10′となる。
さらに、第3図において、37はラツチ回路で
あり、そのラツチ信号入力端子Gには第4図Hに
示すパルス信号が供給されており、38はコンパ
レータであり、入力AおよびBにはラツチ回路3
6および37の出力が供給されている。39およ
び40はアンド回路であり、それぞれの一方の入
力端子には、コンパレータ38のA>B出力端子
およびA<B出力端子が接続されており、それぞ
れ他方の入力端子には共通的に第4図Gに示すパ
ルス信号が供給されている。
上記構成により、相関検出手段10′に含まれ
るラツチ回路36の出力データが、ラツチ回路3
7に記憶され、さらに、ラツチ回路36のデータ
が更新されたとき、このデータAと、前に記憶さ
れたデータBがコンパレータ38により比較さ
れ、A>Bのときアンド回路39の出力端にパル
スが発生し、A<Bのときアンド回路40の出力
端にパルスが発生する。従つて、ラツチ回路3
7、コンパレータ38およびアンド回路39およ
び40は第1図のピーク検出手段15に含まれる
微分回路29、正、負パルス検出回路31,3
0、および波形整形回路,22および23、
インバータ26に代替可能なものであり、アンド
回路39の出力を第1図のフリツプフロツプ回路
24および25の入力CKに供給し、アンド回路
40の出力をアンド回路27とナンド回路28の
共通入力端子に供給することにより、第1図の相
関検出手段10およびピーク検出手段15に含ま
れるアナグロ的な信号処理はすべてデジタル的に
処理することができる。なおこの場合、第4図E
に示したクロツクの周期と第2図dに示したクロ
ツクの周期は等しく、他のクロツクもそれに対
応しているものとする。
第5図は本発明による音声信号の基本周期抽出
装置の一実施例を示す回路構成図である。第1図
と同機能のものには同番号を附して重複した説明
は省略する。
第5図において、41は第1図の転送手段8よ
りも段数の多い転送手段である。42は転送手段
41の並列出力Q1〜Q23がその入力D1〜D23に供
給され、ピーク検出手段15よりのラツチ信号が
ラツチ信号入力端子Gに供給され、クロツク端子
CKに後述のシフトクロツクが供給されるラツチ
転送手段である。転送手段41およびラツチ転送
手段42のそれぞれの出力の一部の所定ビツトが
その一致、不一致を検出されるべく相関検出手段
10の一致検出回路11〜1116に接続されて
いる。43は補正手段であり、計数回路44、イ
ンバータ45、ラツチ回路46、加算器47、
加算器48、可逆カウンタ49、フリツプフロ
ツプ回路50およびナンドゲート51より構成さ
れている。52〜56は所定のクロツク信号が供
給されるクロツク入力端子である。
上記構成の音声信号の基本周期抽出装置の動作
を第6図のタイミング図とともに説明する。
なお第6図のタイミング図は、第2図のタイミ
ング図のdに示したクロツクが第6図Bのクロ
ツクと同一のものであり、その他のクロツクも
それに対応しているものとする。さらに、第2図
の入力信号aに対して、時間t27の時ラツチ信号
hが発生しているが、このラツチ信号が第6図に
おいて、時間t1の時発生するラツチ信号Cとして
示してある。
クロツク端子52に第6図Bに示すクロツク信
号クロツクが供給されており、まず比較手段
2、転送手段41、ラツチ転送手段42、相関検
出手段10およびピーク検出手段15により、第
1図と同様クロツクに同期してラツチ信号が第
6図cに示すように時間t1で発生したとする。こ
のラツチ信号はラツチ転送手段42のラツチ信号
入力端子Gに供給され、ラツチ転送手段42は転
送手段41の出力Q1〜Q23をラツチする。第5図
では、相関検出手段10に含まれる一致検出手段
11〜1116への入力ビツトが第1図のそれと
は異つている。一致検出手段11〜1116のそ
れぞれの一方の入力端子には転送手段41の出力
Q3〜Q18が接続され、それぞれの他方の入力端子
にはラツチ転送手段42の出力Q8〜Q23が接続さ
れている。一方、相関検出手段10およびピーク
検出手段15により、第2図にも示したようにラ
ツチ信号は相関のピークが発生してからクロツク
の1周期後に発生するから、ピーク発生時点の
転送手段41の出力Q4〜Q19をラツチ転送手段4
2の出力Q8〜Q23と同一にするため、ラツチ転送
手段42のラツチしたデータをシフトしなければ
ならない。この時のシフトクロツクは上記から解
るように4クロツク必要である。このシフトクロ
ツクは補正手段43から供給される。このシフト
クロツクの数は、入力音声信号の基本周期の変化
に対応して制御されている。すなわち、基本周期
の変化が無い時にはその数は上述のように“4”
となり、基本周期が短くなれば“4”よりも少な
くなり、基本周期が長くなれば“4”よりも多く
なるようにしている。なぜなら、基本周期が一定
であればシフトクロツク数を“4”にして上述の
ように、相関のピーク発生時点のデータがラツチ
転送手段42の出力Q8〜Q23となるようにすれば
ピーク検出手段15の出力であるラツチ信号の位
相は入力信号に対して一定になるが、基本周期が
短かくなつたときに、やはり相関のピーク発生時
点のデータをラツチ転送手段42の出力Q8〜Q23
となるようにしていると、次のラツチ信号の位相
は入力音声信号に対して遅れる。これを避けるた
めに、上記のシフトクロツク数を“4”よりも少
なくして、ピーク発生時点よりも前のデータがラ
ツチ転送手段42の出力Q8〜Q23に現われるよう
にする。これに反して入力音声信号の基本周期が
長くなつたときは、シフトクロツク数を“4”よ
りも多くして、ピーク検出手段15の出力である
ラツチ信号の位相が入力音声信号に対してほぼ一
定となるようにしている。
補正手段43に含まれる計数回路44の入力
CKには、転送手段41の入力CKに供給されるク
ロツク信号クロツクと同じものが供給され、第
6図に示すラツチ信号が発生した時間t1における
計数回路44の内容はラツチ信号の発生間隔すな
わち入力音声信号の基本周期に対応している。こ
の基本周期に対応した計数値は更新した計数値と
比較するため、インバータ45を介してラツチ回
路46に記憶されている。更新した計数値は加算
器47のA入力に、旧計数値は各ビツトが反転
されて加算器47のB入力に供給されている。
従つて加算器47の出力は入力音声信号の基本
周期の変化に対応している。この出力Q1〜Q4
さらに、加算器48のA入力に供給されてお
り、加算器48のB入力には所定の一定値ここ
では“5”が供給されている。入力音声信号の基
本周期に変化が無い時には、加算器46の出力
は上記から解るように“15”となり、加算器4
7の出力は“4”となる。基本周期が短くなる
と、“4”よりも少なくなり、基本周期が長くな
ると“4”よりも多くなる。この加算器47の
出力は可逆カウンタ49に供給されており、可逆
カウンタ49の入力LDに供給される第6図Dの
クロツクの信号によりロードされる。次いでク
ロツク入力端子54に供給される第6図Eに示す
クロツクによりフリツプフロツプ50がセツト
されその出力Qが第6図Gに示すように“H”と
なる。この“H”信号はナンドゲート51を開
き、クロツク入力端子53に供給されている第6
図Aに示すクロツクが可逆カウンタ49のCK
入力に供給されるとともに、ラツチ転送手段42
の入力CKにも供給される。可逆カウンタ49は
減算カウンタとして動作し、計数値が“0”に達
すると出力Cから第6図Jに示すようにキヤリー
信号が出てフリツプフロツプ50をリセツトす
る。そうするとナンドゲート51も閉じられてク
ロツクの可逆カウンタ49およびラツチ転送手
段42への供給が終了する。なおフリツプフロツ
プ回路回路50をセツトしたクロツクは、ラツ
チ回路46の入力Gにも供給され、次の演算のた
め更新された計数回路44の計数値をラツチ回路
46に記憶させる。なお第6図Fに示すクロツク
はクロツク入力端子56に供給され、計数回路
44のCLR端子に加わり計数回路44をクリア
して次の計数に備える。
以上のように補正手段43は、入力音声信号の
基本周期の変化に対応した数のシフトクロツクを
発生し、このシフトクロツクはラツチ転送手段4
2のラツチデータをシフトさせる。そして入力音
声信号の基本周期が変化しても、ピーク検出手段
15の出力ラツチ信号の位相は入力信号に対し
て、ほぼ一定になるよう動作する。
なお実施例では、転送手段41のCK入力と計
数回路44のCK入力には同一のクロツクを供給
したが同一のものに限定する必要はない。さらに
計数回路44、ラツチ回路、加算器47および
加算器48等は4ビツトとして説明したが、こ
れは、転送手段41およびラツチ転送手段42の
相関検出ビツト数16とし、転送手段41および
計数回路44のクロツクに同一のものを使用し
て、音声信号の基本周期がこのクロツクの16
周期分より短いとしたからであり、上記相関検出
ビツト数の増加およびクロツクの周期の短縮に
対応して増加させることが必要である。
さらに、加算器48の一方の入力Bには一定
値として“5”を供給したが、これは、転送手段
41およびラツチ転送手段42の出力ビツトの一
致検出回路への接続状態により決められるもので
接続状態に対応してプリセツトされるものであ
る。
以上説明したように、本発明によれば、入力音
声信号をその極性に対応して“1”,“0”の2値
信号に変換した後、転送手段によりサンプリング
し、転送し、一方、時間的に前のサンプリングデ
ータをラツチ手段により記憶しておき、上記転送
手段によるデータの転送中に、上記記憶していた
データとの相関を検出し、そのピークの発生ごと
に上記記憶データを更新し、この更新信号を入力
音声信号の基本周期信号とし、さらに、この更新
信号の発生間隔を計測しておき、その変化に対応
して上記記憶データをシフトして、上記相関のピ
ークの発生が入力音声信号に対して、常に同位相
で発生するよう構成したものである。従つて、音
声信号の基本周期の抽出に、従来のように低域濾
波器を用いる必要がないので、抽出した基本周期
信号の位相は、入力音声信号の周波数が変化して
も、入力信号に対して変化しないという特徴があ
る。このような基本周期信号は音声信号の処理、
例えば音声信号の基本周期に同期して波形伸長処
理あるいは波形圧縮処理等に極めて有用である。
【図面の簡単な説明】
第1図は本発明による音声信号の基本周期抽出
装置の基本構成を示す回路構成図、第2図はその
動作例を示すタイミング図、第3図は本発明によ
る音声信号の基本周期抽出装置の基本構成の他の
例を示す回路構成図、第4図はそれに用いられる
クロツク信号のタイミング図、第5図は本発明に
よる音声信号の基本周期抽出装置の一実施例を示
す回路構成図、第6図はその動作例を示すタイミ
ング図である。 2……2値変換手段、8……転送手段、9……
ラツチ手段、10……相関検出手段、15……ピ
ーク検出手段、41……転送手段、42……ラツ
チ転送手段、43……補正手段。

Claims (1)

  1. 【特許請求の範囲】 1 入力信号を2値信号に変換する2値変換手段
    と、上記2値変換手段の出力と所定のクロツク信
    号が供給され、上記2値変換手段の出力を順次サ
    ンプリングし転送する転送手段と、上記転送手段
    の並列出力が入力され、ラツチ信号により上記入
    力信号をラツチし、シフトパルスによりラツチデ
    ータをシフトするラツチ転送手段と、上記ラツチ
    転送手段の並列出力の一部と、上記転送手段の並
    列出力の一部の相関を検出する相関検出手段と、
    上記相関検出手段の出力が供給されその極大値の
    発生を検出するピーク検出手段と、上記ピーク検
    出手段の出力と所定のクロツク信号が供給され、
    ピーク検出手段の出力信号の発生間隔の変化に対
    応して所定数のパルスを発生する補正手段とによ
    り構成され、上記補正手段の出力パルスを前記ラ
    ツチ転送手段のシフトパルスとして前記ラツチ転
    送手段に供給し、前記ピーク検出手段の出力信号
    を前記ラツチ転送手段のラツチ信号として供給す
    るとともに、音声信号の基本周期信号として抽出
    することを特徴とする音声信号の基本周期抽出装
    置。 2 特許請求の範囲第1項の記載において、相関
    検出手段が、ラツチ転送手段の並列出力および転
    送手段の並列出力の所定の対応ビツトの出力信号
    が入力される複数個の一致検出回路と、該複数個
    の一致検出回路の出力のうちの一致出力の総和を
    検出する演算回路とにより構成されていることを
    特徴とする音声信号の基本周期抽出装置。 3 特許請求の範囲第1項の記載において、補正
    手段は、ピーク検出手段の出力信号の発生間隔が
    長くなつた時に、短くなつた時より多くのシフト
    パルスを発生するよう構成したことを特徴とする
    音声信号の基本周期抽出装置。
JP56089076A 1981-06-10 1981-06-10 Fundamental cycle extractor for voice signal Granted JPS57204099A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56089076A JPS57204099A (en) 1981-06-10 1981-06-10 Fundamental cycle extractor for voice signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56089076A JPS57204099A (en) 1981-06-10 1981-06-10 Fundamental cycle extractor for voice signal

Publications (2)

Publication Number Publication Date
JPS57204099A JPS57204099A (en) 1982-12-14
JPS6239757B2 true JPS6239757B2 (ja) 1987-08-25

Family

ID=13960764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56089076A Granted JPS57204099A (en) 1981-06-10 1981-06-10 Fundamental cycle extractor for voice signal

Country Status (1)

Country Link
JP (1) JPS57204099A (ja)

Also Published As

Publication number Publication date
JPS57204099A (en) 1982-12-14

Similar Documents

Publication Publication Date Title
JP2545356Y2 (ja) 計数回路
US6125158A (en) Phase locked loop and multi-stage phase comparator
US5546032A (en) Clock signal regeneration method and apparatus
US5550878A (en) Phase comparator
US4974234A (en) Method of and circuit for the measurement of jitter modulation of zero-related digital signals
GB2229334A (en) Pulse generators
US6950375B2 (en) Multi-phase clock time stamping
US5789950A (en) Direct digital synthesizer
CA1129102A (en) Cascadable analog to digital converter
JPH0376494B2 (ja)
JPS6239757B2 (ja)
JPS6239756B2 (ja)
US4804939A (en) Coarse/fine A-D converter using ramp waveform to generate fine digital signal
JP3171026B2 (ja) 周波数スペクトル分析装置
KR0132483B1 (ko) 디지탈 자기기록재생시스템의 데이타 추출회로
KR100484133B1 (ko) 링 오실레이터를 이용한 광기록매체 기록 펄스 발생 장치및 방법
JP2712725B2 (ja) 並列ディジタル信号のラッチ装置
JP2553680B2 (ja) デジタル信号処理回路
JP2687349B2 (ja) ディジタルpll回路
JP3053008B2 (ja) 信号生成方法および装置、電圧生成方法および装置
JPH0794965A (ja) パルス幅変調器
JP2733528B2 (ja) 位相ロック・ループ用部分パルス・ハイト型基準周波数発生回路
JP3284145B2 (ja) Pll同期式測定装置
JP2615589B2 (ja) 同期式発振回路
JP2912680B2 (ja) デジタル位相同期装置