JPH0794965A - パルス幅変調器 - Google Patents
パルス幅変調器Info
- Publication number
- JPH0794965A JPH0794965A JP5254801A JP25480193A JPH0794965A JP H0794965 A JPH0794965 A JP H0794965A JP 5254801 A JP5254801 A JP 5254801A JP 25480193 A JP25480193 A JP 25480193A JP H0794965 A JPH0794965 A JP H0794965A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- width modulator
- input
- shows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 回路構成が簡単で、経年変化が少なく、温度
変化に強く、かつ精度の高いパルス幅変調器を得るこ
と。 【構成】 オーディオ信号をデジタル化するＡ／Ｄ変換
器５と、変換された信号をパラレル化する手段６と、方
形波の信号を分周して等価ノコギリ波を生成する分周器
７と、両出力の大小を判断するデジタルコンパレータ８
とより構成されているパルス幅変調器。
変化に強く、かつ精度の高いパルス幅変調器を得るこ
と。 【構成】 オーディオ信号をデジタル化するＡ／Ｄ変換
器５と、変換された信号をパラレル化する手段６と、方
形波の信号を分周して等価ノコギリ波を生成する分周器
７と、両出力の大小を判断するデジタルコンパレータ８
とより構成されているパルス幅変調器。
Description
【０００１】
【産業上の利用分野】本発明はパルス幅変調器に関す
る。
る。
【０００２】
【従来の技術】従来のパルス幅変調器としては、図１２
（ａ）に示すような構成が採用されていた。図において
１は比較器で入力端子ａ，ｂと出力端子ｃとが設けられ
ており、入力端子ａにはアナログ信号が入力され、また
入力端子ｂには、方形波発振器２と積分器３からなる発
振ユニット４からの出力が入力されている。発振ユニッ
ト４においては、ＣＲ発振器またはＬＣ発振器等による
方形波発振器２からの出力ｗ1 を積分器３によって積分
し、図１１の（ｂ）に示すように三角波ｗ2 （キャリア
として用いられる）を発生する。このような従来のパル
ス幅変調器には次のような欠点が伴っている。 ＣＲ発振器，ＬＣ発振器の安定度の問題により、三
角波にゆらぎが生じやすい。この三角波の問題が出力の
精度にそのまま影響する。 発振器はＬ，Ｃ，Ｒで構成されるため、温度係数に
より特性の変化が考えられる。 アナログ回路であるため、ノイズ対策が難しい。 三角波を作るために積分器が必要になる。
（ａ）に示すような構成が採用されていた。図において
１は比較器で入力端子ａ，ｂと出力端子ｃとが設けられ
ており、入力端子ａにはアナログ信号が入力され、また
入力端子ｂには、方形波発振器２と積分器３からなる発
振ユニット４からの出力が入力されている。発振ユニッ
ト４においては、ＣＲ発振器またはＬＣ発振器等による
方形波発振器２からの出力ｗ1 を積分器３によって積分
し、図１１の（ｂ）に示すように三角波ｗ2 （キャリア
として用いられる）を発生する。このような従来のパル
ス幅変調器には次のような欠点が伴っている。 ＣＲ発振器，ＬＣ発振器の安定度の問題により、三
角波にゆらぎが生じやすい。この三角波の問題が出力の
精度にそのまま影響する。 発振器はＬ，Ｃ，Ｒで構成されるため、温度係数に
より特性の変化が考えられる。 アナログ回路であるため、ノイズ対策が難しい。 三角波を作るために積分器が必要になる。
【０００３】
【発明が解決しようとする課題】本発明が上記の欠点を
改善するために提案されたもので、その目的は、回路構
成はシンプルで、経年変化が少なく、温度変化に強く、
かつパルス幅変調波の精度の高いパルス変調器を提供す
ることにある。
改善するために提案されたもので、その目的は、回路構
成はシンプルで、経年変化が少なく、温度変化に強く、
かつパルス幅変調波の精度の高いパルス変調器を提供す
ることにある。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に入力されたアナログ信号をデジタル信号に
変換する手段と、前記変換手段からの出力信号をシリア
ル／パラレル化により第１の信号を生成する手段と、入
力された方形波を分周し、ノコギリ波に相当する量子化
された第２の信号を生成する手段と、前記パラレル化さ
れた信号と分周化された信号とを入力し、両入力信号の
大小を比較するデジタルコンパレータとを具備し、前記
デジタルコンパレータからパルス幅変調信号を得ること
を特徴とするパルス幅変調器を発明の要旨とするもので
ある。
め、本発明に入力されたアナログ信号をデジタル信号に
変換する手段と、前記変換手段からの出力信号をシリア
ル／パラレル化により第１の信号を生成する手段と、入
力された方形波を分周し、ノコギリ波に相当する量子化
された第２の信号を生成する手段と、前記パラレル化さ
れた信号と分周化された信号とを入力し、両入力信号の
大小を比較するデジタルコンパレータとを具備し、前記
デジタルコンパレータからパルス幅変調信号を得ること
を特徴とするパルス幅変調器を発明の要旨とするもので
ある。
【０００５】
【作用】本発明の前記第２の信号生成手段は、クロック
パルスからの入力をバイナリカウンタによって形成して
いるため、高精度なノコギリ波に相当する量子化された
信号を発生することができ、コンパレータは論理回路に
よって構成されているため、システム全体として、高精
度で、経年変化が少なく、温度変化に強い。
パルスからの入力をバイナリカウンタによって形成して
いるため、高精度なノコギリ波に相当する量子化された
信号を発生することができ、コンパレータは論理回路に
よって構成されているため、システム全体として、高精
度で、経年変化が少なく、温度変化に強い。
【０００６】
【実施例】図１は本発明のパルス幅変調器の構成を示す
ブロック図で、５はアナログ・デジタル変換器、６は信
号のシリアル／パラレル化装置、７は分周器、８はデジ
タルコンパレータ、９はオーディオ信号入力端子、１０
は方形波入力端子、１１はＰＷＭ（パルス幅変調）の出
力端子を示す。しかして、その構成を簡単に説明する
と、入力端子をデジタル化するためにＡ／Ｄ変換を行
う。またカウンタによって入力方形波の分周を行い、等
価的にキャリアのノコギリ波（以下等価ノコギリ波と記
す）を生成する。ついで、Ａ／Ｄ変換された信号と分周
された信号を、ロジック的に構成されたコンパレータに
加えて、ＰＷＭ（パルス幅変調）信号を得るものであ
る。次に各ブロックの構成について説明する。
ブロック図で、５はアナログ・デジタル変換器、６は信
号のシリアル／パラレル化装置、７は分周器、８はデジ
タルコンパレータ、９はオーディオ信号入力端子、１０
は方形波入力端子、１１はＰＷＭ（パルス幅変調）の出
力端子を示す。しかして、その構成を簡単に説明する
と、入力端子をデジタル化するためにＡ／Ｄ変換を行
う。またカウンタによって入力方形波の分周を行い、等
価的にキャリアのノコギリ波（以下等価ノコギリ波と記
す）を生成する。ついで、Ａ／Ｄ変換された信号と分周
された信号を、ロジック的に構成されたコンパレータに
加えて、ＰＷＭ（パルス幅変調）信号を得るものであ
る。次に各ブロックの構成について説明する。
【０００７】図２は等価ノコギリ波生成器のブロック図
を示すもので、図において１２は水晶発振器、１３はバ
ッファ、１４は同期式カウンタ例えばバイナリカウンタ
を示す。この同期式カウンタをカスケード接続すること
により、カウンタの出力に等価ノコギリ波を生成するこ
とができる。次に上記の等価ノコギリ波生成について具
体的に説明する。
を示すもので、図において１２は水晶発振器、１３はバ
ッファ、１４は同期式カウンタ例えばバイナリカウンタ
を示す。この同期式カウンタをカスケード接続すること
により、カウンタの出力に等価ノコギリ波を生成するこ
とができる。次に上記の等価ノコギリ波生成について具
体的に説明する。
【０００８】図３はバイナリカウンタのカスケード接続
図を示す。図において１５はバイナリカウンタを示すも
ので、はじめのカウンタ１５にクロックパルスを入力す
ると、図示の出力Ｄ0 ，Ｄ1 ，Ｄ2 ，Ｄ3 にはクロック
パルスが分周されて出力される。
図を示す。図において１５はバイナリカウンタを示すも
ので、はじめのカウンタ１５にクロックパルスを入力す
ると、図示の出力Ｄ0 ，Ｄ1 ，Ｄ2 ，Ｄ3 にはクロック
パルスが分周されて出力される。
【０００９】図４はクロックパルスとバイナリカウンタ
の出力の関係を示す。図４より、最後段の出力Ｄ3 を最
上位ビット（ＭＳＢ）に、次に、Ｄ2 ，Ｄ1、そしてＤ
0 を最下位ビット（ＬＳＢ）にしてタイミングチャート
の波形を観察してゆく。この時、波形のＨに１を、Ｌに
０を割当てれば図５のようになる。分周段の数をｎとす
れば図５より デジタルのため、２進表示とはなるが、確実に１ず
つ増えてゆくこと。 ｛２n −１｝迄のカウントを行った後、リセットさ
れ、再びカウントを開始する。図ではｎ＝４ビットのた
め、２4 −１＝０〜１５迄のカウントを延々繰り返す。 以上より、クロックパルス（図４ＣＬＫ）の周期を横
軸、２進数を１０進数に変換した値（図５）を縦軸にと
り、グラフ表示を行うと、図６に示すようなノコギリ波
を生成することができる。図６は図４で定義したｔ0 の
間隔で、縦軸に対して正確に１ずつ増加してゆく。又、
１０進値が２n −１（図６ではｎ＝４の為“１５”）迄
増えたところで１０進値は再び０から始まる。この時横
軸の繰り返し周期はＴで表され、Ｔ＝２n×ｔ0 とな
る。もっとも図６に示す等価ノコギリ波はｎ＝４の場合
であるが、少なくともｎ≧１０とすれば、ノコギリ波は
滑らかな直線となり、実用上差し支えないものとなる。
の出力の関係を示す。図４より、最後段の出力Ｄ3 を最
上位ビット（ＭＳＢ）に、次に、Ｄ2 ，Ｄ1、そしてＤ
0 を最下位ビット（ＬＳＢ）にしてタイミングチャート
の波形を観察してゆく。この時、波形のＨに１を、Ｌに
０を割当てれば図５のようになる。分周段の数をｎとす
れば図５より デジタルのため、２進表示とはなるが、確実に１ず
つ増えてゆくこと。 ｛２n −１｝迄のカウントを行った後、リセットさ
れ、再びカウントを開始する。図ではｎ＝４ビットのた
め、２4 −１＝０〜１５迄のカウントを延々繰り返す。 以上より、クロックパルス（図４ＣＬＫ）の周期を横
軸、２進数を１０進数に変換した値（図５）を縦軸にと
り、グラフ表示を行うと、図６に示すようなノコギリ波
を生成することができる。図６は図４で定義したｔ0 の
間隔で、縦軸に対して正確に１ずつ増加してゆく。又、
１０進値が２n −１（図６ではｎ＝４の為“１５”）迄
増えたところで１０進値は再び０から始まる。この時横
軸の繰り返し周期はＴで表され、Ｔ＝２n×ｔ0 とな
る。もっとも図６に示す等価ノコギリ波はｎ＝４の場合
であるが、少なくともｎ≧１０とすれば、ノコギリ波は
滑らかな直線となり、実用上差し支えないものとなる。
【００１０】図１において、オーディオ信号はサンプリ
ングされて量子化された信号、キャリア（搬送周波数）
はバイナリカウンタによる分周信号であり、この２つの
入力はｎビットのパラレル信号としてコンパレータ部へ
入力される。オーディオ信号のサンプリング周期とカウ
ンタの周期（等価ノコギリ波１つの長さ）とは一致して
おり、各周期内で２つの入力は次のような役割を持つ。 オーディオ信号 は 基準信号 キャリア は 比較信号 そして、この両信号をコンパレータに入力すると、この
状態は従来方式に於ける図７の状態に相当する。図７に
おいて、Ａはオーディオ信号、ＢはＡ／Ｄ変換されサン
プリングされた信号、Ｃはノコギリ波を示す。ここに、
Ｔはサンプリング周期、すなわちカウンタ周期でもあ
る。
ングされて量子化された信号、キャリア（搬送周波数）
はバイナリカウンタによる分周信号であり、この２つの
入力はｎビットのパラレル信号としてコンパレータ部へ
入力される。オーディオ信号のサンプリング周期とカウ
ンタの周期（等価ノコギリ波１つの長さ）とは一致して
おり、各周期内で２つの入力は次のような役割を持つ。 オーディオ信号 は 基準信号 キャリア は 比較信号 そして、この両信号をコンパレータに入力すると、この
状態は従来方式に於ける図７の状態に相当する。図７に
おいて、Ａはオーディオ信号、ＢはＡ／Ｄ変換されサン
プリングされた信号、Ｃはノコギリ波を示す。ここに、
Ｔはサンプリング周期、すなわちカウンタ周期でもあ
る。
【００１１】図８に示すように、量子化されたオーディ
オ信号Ｂは、基準信号として１周期の間、一定の値を保
持する。また、ｔ0 から新しい周期が始まると、カウン
タは０からカウントし始める（これが結果としては等価
ノコギリ波となる）。以上述べた２つの入力に対して、
コンパレータは次の結果を出力する。オーディオ信号
＞ 等価ノコギリ波 この場合はＨであり、オーディ
オ信号 ＜ 等価ノコギリ波 この場合はＬである。
上記のことから、各周期内で信号は常にＨ→Ｌになるリ
ターン トウ ゼロ（Return to Zero）パルスというこ
とが確認される。さらにまた、コンパレータには論理的
にフリップフロップの機能があればＰＷＭ信号を生成す
ることが出来ることが判る。
オ信号Ｂは、基準信号として１周期の間、一定の値を保
持する。また、ｔ0 から新しい周期が始まると、カウン
タは０からカウントし始める（これが結果としては等価
ノコギリ波となる）。以上述べた２つの入力に対して、
コンパレータは次の結果を出力する。オーディオ信号
＞ 等価ノコギリ波 この場合はＨであり、オーディ
オ信号 ＜ 等価ノコギリ波 この場合はＬである。
上記のことから、各周期内で信号は常にＨ→Ｌになるリ
ターン トウ ゼロ（Return to Zero）パルスというこ
とが確認される。さらにまた、コンパレータには論理的
にフリップフロップの機能があればＰＷＭ信号を生成す
ることが出来ることが判る。
【００１２】次に、コンパレータについて説明する。図
９はコンパレータ部の構成を示す。しかして、この図は
説明を簡単にするため、２入力ｎ＝４ビットとして画い
たものである。コンパレータ部出力段のＳ−Ｒフリップ
フロップは入力されるパルスの立ち上がりで状態遷移を
行う。従って所望のＰＷＭ信号を得る為に図１０の四角
い括弧で囲んだ２のパルスを１ＣＬＫ分遅延させ、その
パルスの立ち上がりで状態遷移を行わせれば良い。（四
角い括弧で囲んだ２の立ち下がりと四角い括弧で囲んだ
３の立ち上がりは同じ） よって図９では四角い括弧で囲んだ２の後にシフトレジ
スタ（Ｄ−フリップフロップ）を一段挿入して、パルス
を遅延させている。
９はコンパレータ部の構成を示す。しかして、この図は
説明を簡単にするため、２入力ｎ＝４ビットとして画い
たものである。コンパレータ部出力段のＳ−Ｒフリップ
フロップは入力されるパルスの立ち上がりで状態遷移を
行う。従って所望のＰＷＭ信号を得る為に図１０の四角
い括弧で囲んだ２のパルスを１ＣＬＫ分遅延させ、その
パルスの立ち上がりで状態遷移を行わせれば良い。（四
角い括弧で囲んだ２の立ち下がりと四角い括弧で囲んだ
３の立ち上がりは同じ） よって図９では四角い括弧で囲んだ２の後にシフトレジ
スタ（Ｄ−フリップフロップ）を一段挿入して、パルス
を遅延させている。
【００１３】図１０はタイミングチャートを示す。ここ
に四角い括弧で囲んだ１はサンプリング周期（カウンタ
周期）Ｔの始まりを示すトリガ信号であり、同じく２は
Ａ0〜Ａn ，Ｂ0 〜Ｂn 各ビットをチェックして値が同
じになった時発生するトリガ信号を示す。コンパレータ
部より出力されるＰＷＭ信号は１０進値０〜Ａ／Ｄ変換
後の信号レベル（四角い括弧で囲んだ１の立ち上がり〜
四角い括弧で囲んだ２の立ち下がり）迄のパルス幅で表
現されるのが正しい状態である。
に四角い括弧で囲んだ１はサンプリング周期（カウンタ
周期）Ｔの始まりを示すトリガ信号であり、同じく２は
Ａ0〜Ａn ，Ｂ0 〜Ｂn 各ビットをチェックして値が同
じになった時発生するトリガ信号を示す。コンパレータ
部より出力されるＰＷＭ信号は１０進値０〜Ａ／Ｄ変換
後の信号レベル（四角い括弧で囲んだ１の立ち上がり〜
四角い括弧で囲んだ２の立ち下がり）迄のパルス幅で表
現されるのが正しい状態である。
【００１４】次の理由により、Ａ／Ｄ変換後の入力信号
がフルスケールになることは防止しなければならない。 繰り返し周期：Ｔの区間が全てＰＷＭ＝Ｈとなる
為、変調周波数（変調周期）が一定でなくなる。又、Ｄ
Ｃ成分が増えることは好ましくない。図１３の四角い括
弧で囲んだ２にフルスケール時が示されている。 フルスケールということはＲ−Ｓフリップフロップ
の２入力が同時にＨになる為、次の周期でＰＷＭ信号は
データの欠落を起こしてしまう。図１４より入力データ
がフルスケール時のタイミングチャートは図１５の通り
である。ＰＷＭのチャートにおいてａの部分においてデ
ータエラーを起こし、かつ※区間内でデータの欠陥を生
ずる。また、図９の真理表は図１６のとおりである。
がフルスケールになることは防止しなければならない。 繰り返し周期：Ｔの区間が全てＰＷＭ＝Ｈとなる
為、変調周波数（変調周期）が一定でなくなる。又、Ｄ
Ｃ成分が増えることは好ましくない。図１３の四角い括
弧で囲んだ２にフルスケール時が示されている。 フルスケールということはＲ−Ｓフリップフロップ
の２入力が同時にＨになる為、次の周期でＰＷＭ信号は
データの欠落を起こしてしまう。図１４より入力データ
がフルスケール時のタイミングチャートは図１５の通り
である。ＰＷＭのチャートにおいてａの部分においてデ
ータエラーを起こし、かつ※区間内でデータの欠陥を生
ずる。また、図９の真理表は図１６のとおりである。
【００１５】図９より、コントローラは図１７のように
なる。図１７の回路図で破線枠内がコントローラでコン
パレータ信号側入力部に設置される。尚、最下位ビット
（ＬＳＢ）はＡ0 とする。この機能を説明すると、Ａ／
Ｄ変換後の信号系の各ビット（Ａ0 〜Ａn ）の信号レベ
ルを監視する。全ビットが１の時入力信号がフルスケー
ルであることを検知して、ＬＳＢのみを１から０に反転
して出力する。これにより信号はフルスケール値のみ補
正され、同一変調周期にて正確にＰＷＭ信号が生成され
る。
なる。図１７の回路図で破線枠内がコントローラでコン
パレータ信号側入力部に設置される。尚、最下位ビット
（ＬＳＢ）はＡ0 とする。この機能を説明すると、Ａ／
Ｄ変換後の信号系の各ビット（Ａ0 〜Ａn ）の信号レベ
ルを監視する。全ビットが１の時入力信号がフルスケー
ルであることを検知して、ＬＳＢのみを１から０に反転
して出力する。これにより信号はフルスケール値のみ補
正され、同一変調周期にて正確にＰＷＭ信号が生成され
る。
【００１６】図１１は本発明の他の実施例を示すもの
で、スピーカシステムに適用した例を示す。上述のパル
ス幅変調器の後段にＤ級増幅器−ＬＰＦとを付加するこ
とでスピーカシステム（電力増幅器）を構成することが
可能である。なお、この場合は、実用上ｎ≧１０とする
ことが好ましい。
で、スピーカシステムに適用した例を示す。上述のパル
ス幅変調器の後段にＤ級増幅器−ＬＰＦとを付加するこ
とでスピーカシステム（電力増幅器）を構成することが
可能である。なお、この場合は、実用上ｎ≧１０とする
ことが好ましい。
【００１７】
【発明の効果】本発明は叙上のように構成されているの
で、 通常、システムのデジタル化を行うと回路規模は大
きくなるが、キャリア用発振回路にはカウンタ、コンパ
レータ部にはフリップフロップをベースにしたロジック
を用いているので、本発明によれば回路構成はシンプル
なものとすることができる。 キャリア用発振回路に於いて、方形波の生成には水
晶発振器、等価ノコギリ波の生成には同期式カウンタを
それぞれ用いているので、（イ）発振周波数の安定度が
高く、（ロ）分解能の正確さがある。従って、出力され
るＰＷＭ波の精度は非常に高いものとすることができ
る。 フルデジタル化のメリットがそのままシステムに反
映される。すなわち、 （イ）素子の定数のバラつきに影響されない。 （ロ）経年変化が無い。 （ハ）温度変化に強い。 等の効果を有する。
で、 通常、システムのデジタル化を行うと回路規模は大
きくなるが、キャリア用発振回路にはカウンタ、コンパ
レータ部にはフリップフロップをベースにしたロジック
を用いているので、本発明によれば回路構成はシンプル
なものとすることができる。 キャリア用発振回路に於いて、方形波の生成には水
晶発振器、等価ノコギリ波の生成には同期式カウンタを
それぞれ用いているので、（イ）発振周波数の安定度が
高く、（ロ）分解能の正確さがある。従って、出力され
るＰＷＭ波の精度は非常に高いものとすることができ
る。 フルデジタル化のメリットがそのままシステムに反
映される。すなわち、 （イ）素子の定数のバラつきに影響されない。 （ロ）経年変化が無い。 （ハ）温度変化に強い。 等の効果を有する。
【図１】本発明のパルス幅変調器の構成を示すブロック
図である。
図である。
【図２】等価ノコギリ波生成器のブロック図を示す。
【図３】バイナリカウンタの接続図を示す。
【図４】クロックパルスとバイナリカウンタの出力関係
を示す。
を示す。
【図５】バイナリカウンタの出力のタイミングチャート
を示す。
を示す。
【図６】生成された等価ノコギリ波を示す。
【図７】信号Ａ，Ｂ，ＣとＰＷＭ出力との関係を示す。
【図８】等価ノコギリ波の詳細図を示す。
【図９】コンパレータ部の構成を示す。
【図１０】等価ノコギリ波とオーディオ信号とのタイミ
ングチャートを示す。
ングチャートを示す。
【図１１】本発明の他の実施例を示す。
【図１２】従来のパルス幅変調器を示し、（８ａ）は回
路構成図、（ｂ）は三角波発生のメカニズムを示す。
路構成図、（ｂ）は三角波発生のメカニズムを示す。
【図１３】説明のためのタイムチャートを示す。
【図１４】説明のための回路図を示す。
【図１５】説明のためのタイムチャートを示す。
【図１６】真理表を示す。
【図１７】コントローラを示す。
１ コンパレータ ２ 方形波発振器 ３ 積分器 ４ 発振ユニット ５ アナログ・デジタル変換器 ６ シリアル／パラレル化装置 ７ 分周器 ８ デジタルコンパレータ ９ オーディオ信号入力端子 １０ 方形波入力端子 １１ ＰＷＭ出力端子 １２ 水晶発振器 １３ バッファ １４ 同期式カウンタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年４月２０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明のパルス幅変調器の構成を示すブロック
図である。
図である。
【図２】等価ノコギリ波生成器のブロック図を示す。
【図３】バイナリカウンタの接続図を示す。
【図４】クロックパルスとバイナリカウンタの出力関係
を示す。
を示す。
【図５】バイナリカウンタの出力のタイミングチャート
を示す。
を示す。
【図６】生成された等価ノコギリ波を示す。
【図７】信号Ａ，Ｂ，ＣとＰＷＭ出力との関係を示す。
【図８】等価ノコギリ波の詳細図を示す。
【図９】コンパレータ部の構成を示す。
【図１０】等価ノコギリ波とオーディオ信号とのタイミ
ングチャートを示す。
ングチャートを示す。
【図１１】本発明の他の実施例を示す。
【図１２】従来のパルス幅変調器を示し、（ａ）は回路
構成図、（ｂ）は三角波発生のメカニズムを示す。
構成図、（ｂ）は三角波発生のメカニズムを示す。
【図１３】説明のためのタイムチャートを示す。
【図１４】説明のための回路図を示す。
【図１５】説明のためのタイムチャートを示す。
【図１６】真理表を示す。
【図１７】コントローラを示す。
【符号の説明】 １ コンパレータ ２ 方形波発振器 ３ 積分器 ４ 発振ユニット ５ アナログ・デジタル変換器 ６ シリアル／パラレル化装置 ７ 分周器 ８ デジタルコンパレータ ９ オーディオ信号入力端子 １０ 方形波入力端子 １１ ＰＷＭ出力端子 １２ 水晶発振器 １３ バッファ １４ 同期式カウンタ
Claims (7)
- 【請求項１】 入力されたアナログ信号をデジタル信号
に変換する手段と、前記変換手段からの出力信号をシリ
アル／パラレル化により第１の信号を生成する手段と、
入力された方形波を分周し、ノコギリ波に相当する量子
化された第２の信号を生成する手段と、前記パラレル化
された第１の信号と分周化された第２の信号とを入力
し、両入力信号の大小を比較する手段とを具備し、前記
比較する手段からパルス幅変調信号を得ることを特徴と
するパルス幅変調器。 - 【請求項２】 ノコギリ波に相当する量子化された信号
を生成する手段は、クロックパルスが与えられる第１の
バイナリカウンタと、前記第１のバイナリカウンタと順
次カスケード接続された複数のバイナリカウンタによっ
て構成されていることを特徴とする請求項１記載のパル
ス幅変調器。 - 【請求項３】 前記第１の信号と第２の信号を比較する
手段をデジタルコンパレータとしたことを特徴とする請
求項１記載のパルス幅変調器。 - 【請求項４】 大小関係を比較するためのデジタルコン
パレータをフリップフロップによる構成としたことを特
徴とする請求項１記載のパルス幅変調器。 - 【請求項５】 デジタルコンパレータに於いて、Ａ／Ｄ
変換後の入力信号がフルスケールとなることを防止する
コントローラを設けたことを特徴とする請求項１記載の
パルス幅変調器。 - 【請求項６】 実現化手段として、Ａ／Ｄ変換後の入力
信号がフルスケールの時、各ビットが全て１であること
を検知して、最下位ビット（ＬＳＢ）のみを０に変換す
るようなコントローラをフリップフロップ前段に設けた
ことを特徴とする請求項１記載のパルス幅変調器。 - 【請求項７】 請求項１記載のパルス幅変調器の出力端
子に、Ｂ級増幅器およびローパスフィルタを直列に接続
したパルス幅変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5254801A JPH0794965A (ja) | 1993-09-17 | 1993-09-17 | パルス幅変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5254801A JPH0794965A (ja) | 1993-09-17 | 1993-09-17 | パルス幅変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794965A true JPH0794965A (ja) | 1995-04-07 |
Family
ID=17270086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5254801A Pending JPH0794965A (ja) | 1993-09-17 | 1993-09-17 | パルス幅変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794965A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057770A (ja) * | 2003-08-06 | 2005-03-03 | Agilent Technol Inc | ボリューム制御のための方法及び装置 |
| US7301417B2 (en) | 2004-03-25 | 2007-11-27 | Digian Technology, Inc. | Pulse width modulation method and apparatus |
| JP2009171450A (ja) * | 2008-01-18 | 2009-07-30 | Asahi Kasei Electronics Co Ltd | スイッチングアンプ |
| CN112532213A (zh) * | 2019-09-19 | 2021-03-19 | 株式会社东芝 | 矩形波信号生成电路及开关电源 |
-
1993
- 1993-09-17 JP JP5254801A patent/JPH0794965A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057770A (ja) * | 2003-08-06 | 2005-03-03 | Agilent Technol Inc | ボリューム制御のための方法及び装置 |
| US7301417B2 (en) | 2004-03-25 | 2007-11-27 | Digian Technology, Inc. | Pulse width modulation method and apparatus |
| JP2009171450A (ja) * | 2008-01-18 | 2009-07-30 | Asahi Kasei Electronics Co Ltd | スイッチングアンプ |
| CN112532213A (zh) * | 2019-09-19 | 2021-03-19 | 株式会社东芝 | 矩形波信号生成电路及开关电源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3956847B2 (ja) | Ａ／ｄ変換方法及び装置 | |
| USRE43761E1 (en) | Jitter measuring method and device | |
| US5191336A (en) | Digital time interpolation system | |
| JPS6323687B2 (ja) | ||
| US6396313B1 (en) | Noise-shaped digital frequency synthesis | |
| US5148373A (en) | Method and an arrangement for accurate digital determination of the time or phase position of a signal pulse train | |
| JPH0794965A (ja) | パルス幅変調器 | |
| US4144525A (en) | Cascadable analog to digital converter | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| KR100272119B1 (ko) | 펄스폭 변조 회로 | |
| US11563438B2 (en) | A/D conversion circuit | |
| JPH1188062A (ja) | ディジタル位相検出器 | |
| JPS5977721A (ja) | パルス幅変調装置 | |
| JPH1028110A (ja) | 位相差測定回路 | |
| JPS6359570B2 (ja) | ||
| US20050104759A1 (en) | Digital to analogue converter description | |
| JPH05211442A (ja) | アナログ・ディジタル変換器の試験方法 | |
| JPS6022681Y2 (ja) | ディジタル・アナログ変換器 | |
| TWI781534B (zh) | 組配來使用計算出之第二值提供測量結果值之測量單元 | |
| US11942956B2 (en) | Time-to-digital converter and digital phase-locked loop circuit comprising the same | |
| JP3201437B2 (ja) | 波形発生器のトリガ同期化回路 | |
| SU1626177A1 (ru) | Устройство дл измерени частоты гармонического сигнала | |
| JP2578651B2 (ja) | Σ△変調形ａ／ｄ変換器用ｄ／ａ変換器 | |
| JP3163244B2 (ja) | 多位相補間を用いてパルス幅をディジタル値に変換する回路 | |
| JPH01208024A (ja) | 量子化器 |