JPS63187876A - 同期信号分離回路 - Google Patents

同期信号分離回路

Info

Publication number
JPS63187876A
JPS63187876A JP1997787A JP1997787A JPS63187876A JP S63187876 A JPS63187876 A JP S63187876A JP 1997787 A JP1997787 A JP 1997787A JP 1997787 A JP1997787 A JP 1997787A JP S63187876 A JPS63187876 A JP S63187876A
Authority
JP
Japan
Prior art keywords
synchronizing signal
synchronization signal
composite
time
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1997787A
Other languages
English (en)
Inventor
Yutaka Kumasaka
熊坂 裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1997787A priority Critical patent/JPS63187876A/ja
Publication of JPS63187876A publication Critical patent/JPS63187876A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 同期信号分離回路において、第1のタイマ手段の出力送
出時点の複合同期信号のレベル状態から垂直同期信号を
判定し、第2のタイマ手段の出力送出時点から該第1の
タイマ手段の次の出力送出時点の間に抽出された複合同
期信号のレベル変化点を水平同期信号と判定することに
より、テレビジョン画面への影響の軽減化とLSI化を
図ったものである。
〔産業上の利用分野〕
本発明は同期信号分離回路、特に映像信号中の複合同期
信号から垂直同期信号と水平同期信号とを分離する同期
信号分離回路に関するものである。
近年、映像機器の小型化が進み、内部回路のLSI化が
必須のものとなってきた。
これにともなって、同期信号分離回路もより高性能で、
しかもLSI化が可能なディジタル回路で構成にするこ
とが必要である 〔従来の技術〕 第4図は従来例のブロック図、第5図は第4図の動作説
明図で、第5図(a)は複合同期信号に雑音が重畳され
ない場合、第5図山)は雑音が重畳された場合を示す。
尚、第5図中の左側の数字は第4図中の同じ数字の部分
の波形を示す。
以下、第5図を参照しながら第4図の動作を説明する。
先ず、第5図(1)−■に示す様な複合同期信号が水平
同期信号分離回路1と垂直同期信号分離回路2に加えら
れる。
前者では高い周波数成分を持つ水平同期信号がコンデン
サ11.抵抗12で構成される微分回路で微分されて第
5図(a)−〇に示す様な微分波形が得られるが、この
波形はディジタル回路3で処理されて第5図(a)−■
に示す様な水平同期信号が得られる。
後者では比較的低い周波数成分を持つ垂直同期信号が抵
抗21〜23とコンデンサ24.25とで構成された積
分回路2で積分され、第5図(a)−■に示す様な積分
波形が得られるが、この波形はディジタル回路4で処理
されて第5図(a)−■に示す様な垂直同期信号が得ら
れる。
尚、第5図(11−■に示す複合同期信号のうちの時間
T0の中のaは等価パルス、bは切り込みパルスでイン
ターレース走査が完全に行われる様にする為に挿入され
る。
〔発明が解決しようとする問題点〕
ここで、水平同期信号分離回路として微分回路を用いて
いるので、複合同期信号に第5図fb)−■のCに示ず
様な高周波雑音が重畳している場合には、第5図(b)
−■に示す様に本来の水平同期信号、) の周期11の中にCによる微分波形が生じる。そこで、
水平同期信号の周期が変化しテレビジョン画面が乱れる
又、等価パルス、切り込みパルスにより微分回路から得
られる微分波の周期は第5図(b)−■に示す様に他の
区間の周期の半分となるので、この区間だけ水平同期信
号の周期が半分になり、上記の様にテレビジョン画面が
乱れる。
更に、微分回路と積分回路はコ”ンデンサを必要とする
のでLSI化が困難であると云う3つの問題点がある。
〔問題点を解決する為の手段〕
上記の問題点は第1図に示す同期信号分離回路により解
決される。
5は入力する複合同期信号のレベル変化点で動作を開始
し9時間T1を経過した時に出力を送出する第1のタイ
マ手段で、6は該第1のタイマ手段の出力で動作を開始
し9時間T2を経過した時に出力を送出する第2のタイ
マ手段である。
又、7は該第1のタイマ手段の出力送出時点での該複合
同期信号のレベル状態から垂直同期信号を判定する垂直
同期信号判定手段で、8は該第2のタイマ手段の出力送
出時点から該第1のタイマ手段の次の出力送出時点まで
の間の該複合同期信号のレベル変化点を抽出して水平同
期信号と判定する水平同期信号判定手段である。
〔作用〕
本発明は第1のタイマ手段5を入力する複合同期信号の
レベル変化点で動作させた後、水平同期パルスを飛び越
したT1の時点で出力を送出させ、垂直同期信号判定手
段7でこの時点の複合同期信号のレベル状態から垂直同
期信号を判定する。
又、該第1のタイマ手段5の出力送出時点から動作を開
始した第2のタイマ手段6の出力送出時点から該第1の
タイマ手段が再び動作を開始する時点、即ち1等価パル
スと切り込みパルスを含まない部分で水平同期信号判定
手段8に抽出されたレベル変化点を水平同期13号のレ
ベル変化点と判定する。
即ち、垂直同期信号及び水平同期信号の判定は複合同期
信号中の水平同期パルス及び等価パルス。
切り込みパルスの影響を受けない点又は範囲でディジタ
ル的に行われるのでテレビジョン画面への影響は軽減さ
れると共に1判定は全てディジタル的に処理を行うので
LSI化に対応できる。
尚、高周波雑音に対しては判定部分に重畳される確率は
少ないの全体的にみれば影Cは軽減される。
〔実施例〕
第2図は本発明の実施例のブロック図、第3図は第2図
の動作説明図で、左側の数字は第2図中の同じ数字の部
分の波形を示す。
尚、設定器51.カウンタ52.比較器53は第1のタ
イマ手段5の部分、設定器61.カウンタ62.比較器
63は第2のタイマ手段6の部分、インバータ73、D
タイプフリンプフロップ(以下、D−FFと省略する)
71.72は垂直同期信号判定手段7の部分、ラッチ8
1. ANDゲート82. D−FF 83は水平同期
信号判定手段8の部分である。
以下、第3図を参照しながら第2図の動作を説明する。
先ず、設定器51の設定値T1は第3図−■、■に示す
様に複合同期信号の立ち下がりエツジから水平同期パル
スを飛び越し、且つIA(水平同期信号の周11JI)
以内に設定した値で、設定器61の設定値T2はT1経
過後から水平同期信号の1周期以内に設定した値である
次に、第3図−■に示す様な複合同期信号をインバータ
73を介してD−FF71のCLK 端子に加えて、口
端子からHレベルの信号をカウンタ52のCLr1端子
に加える。
そこで、このカウンタはクリアが解除されて水平同期信
号の周期に比較して充分小さ□な周期を持つクロックC
LKのカウントを開始するが、カウント値は比較器53
で設定器51よりの設定値T、と比較され、一致すると
比較器53より第3図−〇のす、に示す一致出力がD−
FF 54よりD−1’F 71 とカウンタ62のC
LR端子及びラッチ81のR端子に加えられる(第3図
−■、■参照)。
コノ為、D−f’F 71の口端子からLレベルの信号
がカウンタ52のCLI?端子に加えられて初期状態に
なるが、次の反転複合同期信号がD−FF 71に加え
られると再びカウント動作を開始する。
又、カウンタ62は第3図−■に示す様に上記の一致出
力により初期状態からカウント動作を開始し、比較器6
3でカウント値と設定器61の設定値T2と比較され、
一致すれば一致出力がラッチ81のS端子に加えられる
一方、D−FF 71の口端子から第3図−■に示す出
力がD−FF 72に加えられるので、D−FF 72
はこの出力を用いて第3図−■に示す様な反転複合信号
を打ち抜いて、口端子から取り出すと第3図−■に示す
様な出力が得られるが、第3図−■のb2゜b3の間、
即ち、第3図−■のQt+ 83点の間がLレベルの為
に垂直同期信号の部分である。
尚、bz、 b:iの間以外9例えばす、に対応するa
、は11 レベルの為に垂直同期信号の部分ではない。
さて、ラッチ81のR端子とS端子に第3図−■。
■に示すパルスが入力すると第3図−■に示す様な出力
がANDゲート82に加えられるので、Hレベルの間だ
けこのゲートがオンになって反転複合同期信号が通過で
きる。そこで、第3図−■に示す様に第3図−〇の複合
同期信号中の水平同期信号のみが取り出せる。
即ち、複合同期信号の最初の立ち下がりエツジから時間
T、の点の信号レベルがLの範囲を垂直同期信号の部分
、時間T2から次の時間T、の間に抽出した複合同期信
号の立ち下がりエツジを水平同期信号と判定する様にし
たので、この判定期間以外の等価パルス、切り込みパル
ス、高周波雑音が重畳しても同期信号の判定に影響を受
けず、プレビジョン画面の乱れもない。
又、コンデンサを使用しないディジタル回路のみで同期
信号分離回路が構成されるのでLSI化に適したものと
なる。
〔発明の効果〕
以上詳細に説明した様に本発明によればテレビ−ジョン
画面への影音が軽減され、しかもLSIに適した同期信
号分離回路が得られると云う効果がある。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の実施例のブロック図、第3図は第2図
の動作説明図、 第4図は従来例のブロック図、 第5図は第4図の動作説明図を示す。 図において、 5は第1のタイマ手段、 6は第2のタイマ手段、 7は垂直同期信号判定手段、 8は水平同期信号判定手段を示す。

Claims (1)

  1. 【特許請求の範囲】 入力する複合同期信号のレベル変化点で動作を開始し、
    時間T_1を経過した時に出力を送出する第1のタイマ
    手段(5)と、 該第1のタイマ手段の出力で動作を開始し、時間T_2
    を経過した時に出力を送出する第2のタイマ手段(6)
    と、 該第1のタイマ手段の出力送出時点での該複合同期信号
    のレベル状態から垂直同期信号を判定する垂直同期信号
    判定手段(7)と、 該第2のタイマ手段の出力送出時点から該第1のタイマ
    手段の次の出力送出時点までの間の該複合同期信号のレ
    ベル変化点を抽出して水平同期信号と判定する水平同期
    信号判定手段(8)とを有することを特徴とする同期信
    号分離回路。
JP1997787A 1987-01-30 1987-01-30 同期信号分離回路 Pending JPS63187876A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1997787A JPS63187876A (ja) 1987-01-30 1987-01-30 同期信号分離回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1997787A JPS63187876A (ja) 1987-01-30 1987-01-30 同期信号分離回路

Publications (1)

Publication Number Publication Date
JPS63187876A true JPS63187876A (ja) 1988-08-03

Family

ID=12014245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1997787A Pending JPS63187876A (ja) 1987-01-30 1987-01-30 同期信号分離回路

Country Status (1)

Country Link
JP (1) JPS63187876A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078662A (ja) * 2004-09-08 2006-03-23 Casio Comput Co Ltd 表示駆動装置及び表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078662A (ja) * 2004-09-08 2006-03-23 Casio Comput Co Ltd 表示駆動装置及び表示装置

Similar Documents

Publication Publication Date Title
JP2901880B2 (ja) 垂直同期信号分離回路
US4999708A (en) Synchronous separation circuit
JPS63187876A (ja) 同期信号分離回路
SU1105132A3 (ru) Система обработки цветового телевизионного сигнала
JPS58707B2 (ja) 垂直同期信号検出方法および回路
JP3097084B2 (ja) 水平同期周波数判別回路
JPS6143886A (ja) デ−タ識別回路
JP2642242B2 (ja) パイロットバーストゲートパルス発生装置
JPS59110280A (ja) 水平同期信号処理回路
JPS6033650Y2 (ja) 同期信号分離装置
JPS61261973A (ja) フレーム同期パターン分離回路
JPH04180365A (ja) ノイズパルス除去回路
JPS5936060Y2 (ja) 同期分離回路
JP2696910B2 (ja) 水平同期回路
JP3019315B2 (ja) Afcロック判別回路
JPH06101822B2 (ja) ミユ−テイング回路
JPS61113365A (ja) 垂直同期信号分離回路
JPS63318886A (ja) ゲ−トパルス生成回路
JPH0413375A (ja) 同期分離回路
JPS6212713B2 (ja)
JPS63318870A (ja) 画像信号同期パルス分離回路
JPH04290383A (ja) 同期信号検出回路
JPH04109773A (ja) 従同期信号発生回路
JPH01143593A (ja) 非標準信号検出回路
JPH0983832A (ja) Afcにおける波形整形回路