JPS59110280A

JPS59110280A - 水平同期信号処理回路

Info

Publication number: JPS59110280A
Application number: JP57219219A
Authority: JP
Inventors: Takao Suzuki; 貴雄鈴木
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-12-16
Filing date: 1982-12-16
Publication date: 1984-06-26
Anticipated expiration: 2010-09-27
Also published as: JPH0789653B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、例えばテレビジョン信号のような複合同期信
号からのノイズの除去及び水平同期信号の欠損（ドロッ
プアウト）の補償がなされる水平同期信号−処理回路に
関するものである。

（従来例の構成とその問題点）従来、例えばテレビジョン信号のような複合同期信号か
らの水平同期信号処理回路は、マルチバイブレータや微
分器等のアナログ回路によって構成されるものが多く使
用されている。しかしながら、この回路を半導体集積回
路で構成するには、比較的大容量のコンデンサが必須の
構成要素となるために不向きであり、さらには、複合同
期信号中に混在したノイズの除去並びにドロップアウト
の補償が・なされた水平同期信号処理回路の具現化が望
まれていた。

（発明の目的）本発明は、デジタル信号処理回路を用いることによって
、コンデンサを不要として半導体集積化を可能ならしめ
、加えてノイズの除去とドロップアウトの補償がなされ
る水平同期信号処理回路を提供することを目的とするも
のである。

（発明の構成）本発明は、複合同期信号が供給されるノイズ除去回路と
、その除去回路に接続されたエツジ検出回路と、そのエ
ツジ検出回路に接続されたコントロール回路と、そのコ
ントロール回路に接続されたカウンタと、前記コントロ
ール回路及びカウンタに接続された水平同期信号発生回
路から成る水平同期信号処理回路であシ、これにょシ、
ノイズ除去ならびに水平同期信号の補償が確実に達成で
きるようにしたものである。

（実施例の説明）第１図は本発明の一実施例の構成を示すプロ。

り図で、１は入力端子、２はノイズ除去回路、３は立下
シェッジ検出回路、４は立下りエツジパルスの供給線、
５はコントロール回路、６はカウンタ、７は水平同期信
号発生回路、８は水平同期信号出力端子である。

次にその動作を説明する。複合同期信号は入力端子１を
介してノイズ除去回路２に入力される。

ノイズ除去回路２では複合同期信号に含まれるノイズの
一部が除去され、立下シェッジ検出回路３にノイズの一
部が除去された複合同期信号が出力される。−立下シエ
ツジ検出回路３は複合同期信号の立下シェッジ・ぐルス
を検出し、参モ李±ヨミΔｊ５ト論４銀姻嗣ヨこれを立
下シェッジパルス供給線４を介してコントロール回路５
に出力する。ここで、立下シエッジ・ぐルスとは、後記
する第３図（ｂ）に示すように水平同期信号の立下り部
に相当するパルスをいう。

コントロール回路５からカウンタ６へは、リセット信号
線９を介してカウンタセット信号が、信号線１０を介し
て非正常モード時の立下シェッジ・ぐルスが、信号線１
１を介して正常モード時の立下シエッジパルスがそれぞ
れ出力されて加えられ、一方、カウンタ６からコントロ
ール回路５へは、信号線１２を介して０．９５Ｈ（但し
、Ｈは水平同期信号の周期。）信号が、信号線１３を介
して１０５Ｈ信号が、信号線１４を介してＩＨ倍信号そ
れぞれ入力される。コントロール回路５はカウンタ６の
コントロールを行い、立下シエッジ・Ｑルスの位置を測
定して水平同期信号を検出し、ノイズの除去と水平同期
信号のドロップアウトの補償とを一挙に行うことを可能
にしている。

カウンタ６はコントロール回路５によシコントロールさ
れ、０．９５Ｈ，ＬＨ，１，０５Ｈの信号をコントロー
ル回路５に出力し、１．０５信号を信号線１３を介して
水平同期信号発生回路７に出力する。水平同期信号発生
回路７にはコントロール回路５より信号線１０を介して
非正常モード時の立下ジノ母ルスが、まだ、信号線１１
を介して正常モード時の立下りエツジ・ぐルスがそれぞ
れ入力され、一定幅の水平同期信号が水平同期信号出力
端子８に導出される。

第２図は第１図におけるノイズ除去回路２と立下りエツ
ジ検出回路３０２つの機能が含まれた一実施例の具体的
回路構成を示す図でちる。

図中、１は複合同期信号が供給される入力端子、４は立
下シエッジ・ぐルス供給線でいずれも第１図に示したも
のと同じであシ、１５はクロックパルス入力端子で複合
同期信号よシも充分に高い周波数例えば数ＭＨｚ程度の
クロック・ぐルス（図示せず）が与えられ、１６〜１９
はＤフリップ・フロップ、２０は　、ＡＮＤ回路である
。

第３図は第２図の回路のタイミングチャートを示すもの
で、（ａ）は複合同期信号、（ｂ）は複合同期信号の立
下りパルスを示している。

以下第２図及び第３図についてその動作を説明する。こ
こで、入力端子１には第３図（ａ）に示されるように、
（イ）に指定された正常な水平同期成分と、（ロ）に指
定された前記クロ、り・ぐルス周期の２倍よりも短いノ
イズ成分と、（／つに指定されたクロック・ぐルスの周
期の２倍よりも長い周期のノイズ成分と、に）に指定さ
れた水平同期成分が欠損（ドロップアウト）シた信号と
の発成信号が供給されたときを考えてみる。

上記の条件下において、ＡＮＤ回路２０の出力ＺＸ″Ｈ
”レベルになるのは、Ｄフリップ・フロップ１６及び１
７の互出力がＩｔ　ＨＩｔレベルであって、Ｄフリップ
・フロップ１８及び１９のＱ出力、５．ｔｔＨｎレベル
の場合であるので、クロツル、０７レスの周期の２倍未
満のノイズ成分はａｔ　Ｈ″ルベルとは無く、従って第
３図（ａ）の（口）に示されるノイズ成分は取り除かれ
る。一方、クロック・ｅ）レスの周期の２倍以上のノイ
ズ成分Ｈは取り除力）れることはなく、第３図（ｂ）に
示されるように水平同期信号の立下シ部に相当するエッ
ジノ？ルスが出力される。

また、第３図（ａ）のに）の実線部分に示されるように
、水平同期成分に欠損（ドロップアウト）が生じると、
第３図（ｂ）に示されるように、本来存在すべき第３図
（、）のに）に点線で示した個所に相当する第３図（ｂ
）の（ホ）として点線で示した立下シエッジＡルスは出
力されない。即ち、第２図の回路は複合同期信号の立下
シエッジを検出し、クロックパルスの周波数の捧以上の
ノイズ成分を機能を有するものでちる。

次にコントロール回路５について説明する。コントロー
ル回路５は前記立下シエッジ検出回路３の出力である立
下シエッジパルスを受け、同立下りエツジ・やルスのノ
イズ成分と水平同期信号の判定を行い、カウンタ６のリ
セッＸｉ号を発生し、カウンタ６の出力を受け、立下シ
エッジｉ９ルスのドロ、プ補償を行い、水平同期信号発
生回路７に水平同期信号発生のパルスを出力する。

第４図はコントロール回路５の具体的回路構成を示す一
実施例図で、２１及び３４はＳＲフリップ・フロップ、
２２，２３，２５，２６，２８，２９，３２，３３で３
５。

３６はＡＮＤ回路、２４，２７，３０，３７はＯＲ回路
、３１は４ビツトカウンタである。

ＲＳフリッゾ・フロップ２１には、セット入力信号線１
２からカウンタ６の０．９５Ｈ出力ｉ？ルスが、またリ
セット入力信号線１３からカウンタ６の１、０５Ｈ出力
Ａルスがそれぞれ入力される。ＡＮＤ回路２２に＆ｌｔ
ｓフリップ・フロップ２１のＱ出力と立下シエツソ供給
線４からの立下シエッジパルスが入力され、０．９５Ｈ
と１．０５Ｈの間にある立下りエツジ・ぐルスを分離す
る。また瓜回路２３は０．９５Ｈ〜１．０５Ｈ以外の立
下シエッジＡ’ルスを分離する。

従って、ＡＮＤ回路２２は水平同期成分を、椰回路２３
は第３図（、）の（ハ）に示されたノイズ成分を分離す
る。

次に、ＯＲ回路２４にはＡＮＤ回路２３とカウンタ６の
１．０５Ｈ出力が入力される。カウンタ６で１．０５Ｈ
が出力されるのは第３図（ａ）のに）に示すようにドロ
、プアウトが生じた場合である。従ってＯＲ回路２４で
は第３図（ａ）のｅ→及びに）のノイズ成分が分離され
る。

ＲＳフリップ・フロップ３４は一回路が入力複合同期信
号と同期しているか否かを判定する機能を有し、Ｑ出力
がａｔ　Ｈ″ルベルとき同期、Ｑ出力が”　Ｌ″ルベル
とき非同期である。以後Ｑ出力がＩＩ　Ｈ　７ルベルの
場合を正常モードという。ＯＲ回路２７は正常モード時
の立下シエッジ／？ルスのノイズ又は正常モードでたい
場合の０．９５Ｈ〜１．０５）Ｉの立下りエツジ・ぐル
スを分離し、ＯＲ回路３０は正常モード時の０．９　５
　？　１．０　５　Ｈ間の立下９ノぐルス又は正常モー
ドでない０．９５Ｈ〜１．０　５　Ｈ間板外の立下シェ
ラＪ　７−ｐルスを分離する。

次に４ビツトカウンタ３１はＯＲ回路３０の出力パルス
をカウントするカウンタで、連続しだ８個のパルスが入
力されると出力がＬ　Ｈ　７″レベルになｐ、ＯＲ回路
２７の出力・ぞルスによシセットされる。

ＲＳフリップ・フロップ３４のＱ出力がＩ　Ｈｌ″レヘ
ル、つま−シ正常モードである場合、４ビツトカウンタ
３１は０．９５Ｈ〜１．０５Ｈ間以外の立下りエラジノ
＜？ルスをカウントし、０．９５Ｈ〜１．０５Ｈ間の立
下シエッジでリセットされる。そして、８個連続して０
．９５Ｈ〜１．０５Ｈ間以外に立下シエッジノ？ルスを
検出すると〜４ビットカウンタ３１の出力が゛′Ｈ″レ
ベルになｐ、ＡＮＤ回路３３の２人力がｕ（Ｈ″ルベル
になってＲＳフリップ・フロップ３４がリセットされる
。上記の正常モード時のＲＳフリップ・フロップ３４の
リセットは、本発明の回路が入力複合同期信号と同期が
外れだ場合に起る。また、連続した８個以上の０．９５
Ｈ〜１．０　５　Ｈ以外の立下シエツジパルスでリセッ
トされるため、第３図（、）の０う及びに）のようなノ
イズで正常モードでなくなることは無い。

次に、正常モードでない場合、４ビツトカウンク３１は
０．９５Ｈ〜１．０５Ｈ間の立下シエッジパルスをカウ
ントし、０．９５Ｈ〜１．０５１（間板外の立下シエツ
ソパルスでリセットされる。そして−　８個連続して０
、９　５　Ｈ〜１．０５Ｈ間に立下シエッジパルスを検
出すると、４ビツトカウンタ３１の出力がｔｌ　Ｈ　３
ルベルになり、ＡＮＤ回路３２の２つの入力が゛Ｈ″ル
ベルに７　り　ＲＳフリップ・フロラ７’３４がセット
される。上記の正常モードでない場合のＲＳフリッゾ・
フロップ３４のセットは本発明の回路が入力複合同期信
号と同期した場合に起る。

次にＡＮＤ回路３５及び３６とＯＲ回路３７について説
明する。この回路はカウンタ６のリセット信号と水平同
期信号発生回路７の水平同期信号発生信号を作る回路で
ある。瓜回路３５は正常モードでない場合の立下りエツ
ジ・ぐルスを分離し、ＡＮＤ回路３６は正常モード時の
０．９５Ｈ〜１．０５Ｈ間の立下りエツジ・やルスを分
離する。ＯＲ回路３７はカウンタ６のリセット信号を信
号線９に出力し、リセットは非正常モードの場合の立下
りエツジ信号、正常モード時の０．９５Ｈ〜１．０　５
　Ｈ間の立下りエツジパルス、カウンタ６のＩＨ倍信号
場合にかかる。ＡＮＤ回路３５の信号線９と瓜回路３６
の信号線１１は水平同期信号発生回路７に入力される。

水平同期信号発生信号で非正常モードの場合の立下シエ
ッジ信号、を検出した場合と、正常モード時の０．９５
Ｈ〜１．０５Ｈ間の立下シエッジパルスを検出した場合
に水平同期信号発生回路７に水平同期信号発生信号が出
力される。

以上のようにコントロール回路５は立下シエ。

ジ検出回路３の立下シエッジパルスを受け、カウンタ６
に信号線９を介してリセット信号を供給する。さらにカ
ウンタ６の出力０．９５）（信号、１．０５）（信号及
びＩＨ倍信号受は立下シエッジ・母ルスの判定を行い、
正常モードかそうでないかのモードを設定し、信号線１
０及び１１を介して水平同期信号発生回路７へ水平同期
信号発生信号を供給する。

第５図はカウンタ６の具体的回路構成を示す一実施例図
で、３８は０．９　５　Ｈ及びＩＨをカウントするＩＨ
カウンタ、３９はＯＲ回路、４０はＲＳフリップ・フロ
ップ、４１はＩＨから１．０５Ｈをカウントする０．０
５Ｈカウンタである。

ここで、カウンタ３８と４１の２個を用いた理由は、複
合同期信号にドロップアウトが生じ、水平同期成分の欠
損（ドロップアウト）が２Ｈ間隔以上あった場合に，　
ＩＨ周期で水平同期信号を補償するためにカウンタ６は
ＩＨ周期でリセットされる必要があるためである。一方
、水平同期信号の発生は、入力水平同期成分の周期が通
常はＩＨであるが、周期の変動があるためその最大のも
のよシ大きくする必要がある。そうしないと入力された
水平同期信号を分離する前に、水平同期信号を発生する
ということが生ずる。本回路では入力される複合同期信
号の水平同期成分の周期の変動許容範囲を０、９　５　
Ｈ〜１．０５Ｈとして設計を行った。以上の構成により
正常モード時には、ＩＨカウンタ３８は０．９５Ｈ〜１
．０　５　Ｈ間の立下シエソジノクルスでリセットされ
００５Ｈカウンタ４１が動作するのは立下シエッジパル
スの水平同期成分が欠損した場合であ！１１、０．９５
Ｈ〜１．０５Ｈ間以外の水平同期パルスではリセットさ
れず、ノイズに影響されない。そして正常モードでない
場合は、立下シエッジ・ぐルスでリセットサれ、カウン
トをするようになっている。以上のカウンタ６の構成に
よシ、入力複合同期信号と水平同期信号の発生のずれを
なくシ、ドロップアウトの補償を可能にした。

第６図は水平同期信号発生回路７の具体的回路構成を示
す一実施例図で、ＯＲ回路４　２　、ＲＳ”フリッグ・
フロップ４３及び０．０５　Ｈカウンタ４４で構成され
０．０５Ｈ幅の水平同期信号を発生するものである。

ＯＲ回路４２は、コントロール回路５からの信号線１０
及び１１を介して送出される水平同期信号発生信号とカ
ウンタ６からの信号線１０を介して送出される１、０５
Ｈ出力を受けてＲＳフリッゾ・フロップ４３をリセット
し、０．０５Ｈカウンク４４を動作させる。０．０５　
Ｈカウンタ４４は０．０５Ｈをカウントすると、ＲＳフ
リップ・フロップ４３をセットし０．０５Ｈカウンタ自
身をリセットする。これによシ０．０５Ｈ幅の水平同期
信号を水平同期信号出力端子８に出力する。

水平同期信号が発生されるのは、正常モードにおいては
、０．９５Ｈ〜１．０５Ｈ間の複合同期信号の立下シエ
、ジを検出した場合（ＩＨ周期の水平同期成分に対応す
る）及びカウンタ６が１．０５Ｈ信号を出力した場合（
ドロップアウトによシ水平同期成分が欠損したことに対
応する）であシ、非正常モードにおいては複合同期信号
の立下シを検出した場合である。

以上が本発明の詳細な説明であるが、複合同期信号と回
路が同期した正常モードにおいては、０．９５　Ｈ〜１
．０５Ｈ以外の複合同期信号の立下シエッジについては
水平同期信号の発生は行われず、ノイズが除去され、ド
ロップアウトが生じると最初の１個目は１．０５Ｈ周期
で、以降はＩＨ周期で水平同期信号が補償される。

（発明の効果）以上説明したように、本発明によれば、複合同期信号か
らデジタル処理で水平同期信号の検出を行なうことがで
き、また、ノイズ除去ができるため誤動作がなく、シか
もドロップアウトに対する水平同期信号の補償が可能で
あり、さらに、デジタル回路で構成されることによって
コンデンサが不要となり半導体集積化に好適である等の
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図はノイズ除去回路と立下シエッジ検出回路の具体的
回路構成を示す一実施例図、第３図は第２図の回路のタ
イムチャート、第４図、第５図及び第６図はそれぞれコ
ントロール回路、カウンタ及び水平同期信号発生回路の
具体的回路構成を示す一実施例図である。１・・・入力端子、２・・・ノイズ除去回路、吐・・立
下りエツジ検出回路、４・・・立下ジェノ、ジ・ｅ）レ
ス供給線、５・・・コントロール回路、６・・・カウン
タ、７・・・水平同期信号発生回路、８・・・水平同期
信号出力端子、１２・・・０．９５１（カウンタ信号線
、１３・・・１．０５）（カウンタ信号線、１４・・・
ＩＨ信号線、１５・・・クロックパルス入力端子、１６
，１７，１８，１９・・・Ｄ）１ノツグ・フロップ、２
０・・・４人力ＡＮＤ回路、２１，３４゜４０．４３・
・・ＲＳフリップ・フロップ、２２．２３，２５゜２１
３．２８，２９，３２，３３，３５，３６・・・２人力
郡回路、２４，２７，３０・・・２人力ＯＲ回路、３１
・・・４ビツトカウンタ、３７，３９．４２・・・３人
力ＯＲ回路、３８・・・ＩＨカウンタ、４１．４４・・
・０．０５）（カウンタ。第４図５第５図第６図

Claims

【特許請求の範囲】

（１）テレビジョン等の複合同期信号が供給されるノイ
ズ除去回路と、そのノイズ除去回路に接続された立下り
エツジ検出回路と、その立下シエッジ検出回路に接続さ
れたコントロール回路と、そのコントロール回路に接続
されたカウンタと、前記コントロール回路及びカウンタ
に接続された水平同期信号発生回路から成ることを特徴
とする水平同期信号処理回路。
（２）　　ノイズ除去回路は複合同期信号の立下シエッ
ジに含まれるノイズを除去することを特徴とする特許請
求の範囲第（１）項記載の水平同期信号処理回路。
（３）　　コントロール回路は立下シエッジ検出回路か
ら出力される立下シエッジ信号の周期をカウンタでカウ
ントすることを制御し、水平同期信号発生回路を制御し
、ノイズの除去と、水平同期信号の発生と、複合同期信
号のドロップアウトに対する補償の制御を行うことを特
徴とする特許請求の範囲第（１）項記載の水平同期信号
処理回路。
（４）水平同期信号発生回路はカウンタ及びコントロー
ル回路の出力を受けて一定周期で水平同期信号を発生さ
せ、水平同期信号の周期から外れるノイズに対して水平
同期信号を発生せず、一定周期で立下シエッジ検出回路
からの立下シェッジが検出されない場合、水平同期信号
を発生させドロップアウトに対する補償を行うことを特
徴とする特許請求の範囲第（１）項記載の水平同期信号
処理回路０