JPH03131124A - オーディオ再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ディジタルのＰＣＭオーディオデータ信号を信号処理部
により処理した後にＰＣＭ　−ＰＷＭ変換部によりＰＷ
Ｍオーディオデータ信号に変換してパワーアンプに入力
する場合、データシフトクロツタ信号等のタイミング信
号ならびに内蔵の水晶振動子からのシステムクロックパ
ルスに同期させて上記信号処理部およびＰＣＭ　−ＰＷ
Ｍ変換部を動作させる回路クロック信号の断が検出され
たときに、この回路クロック信号に代えて上記システム
クロックパルスの分周等により生成される補助クロック
信号を、信号切替部から上記信号処理部およびＰＣＭ　
−ＰＷＭ変換部に供給してなるオーディオ再生回路であ
って、データシフトクロック信号等の停止により信号処
理部およびＰＣＭ　−ＰＷＭ変換部等の動作が停止して
パワーアンプならびにスピーカに不要な直流電流が流れ
込むのを防止することが可能となる。

〔産業上の利用分野〕

本発明はディジタルのＰＣＭオーディオデータ信号をデ
ィジタルのＰＷＭオーディオデータ信号に変換してパワ
ーアンプに入力するためのオーディオ再生回路に関する
。

さらに詳しく言えば、本発明は、上記ディジタルのオー
ディオデータ信号をＤ／Ａ変換器等によりアナログのオ
ーディオデータ信号にわざわざ変換しなくとも音声とし
て再生することが可能なディジタルのオーディオ再生回
路について言及するものである。

〔従来の技術〕

第６図は従来のオーディオ再生回路を示すブロック図で
ある。ここでは、オーディオ再生回路の主要部は、種々
のディジタルフィルタからなるＤＳＰ　（ディジタル信
号処理プロセッサ）等を有し、かつ、ＰＣＭオーディオ
データ信号ＤＩの量子化雑音を軽減すると共に帯域圧縮
等の処理を行う信号処理部１と、この信号処理部１によ
り処理されたＰＣＭオーディオデータ信号ＤＩをＰＷＭ
オーディオデータ信号ＤＯ、ＸＤＯに変換するＰＣＭ　
−ＰＷＭ変換部２とから構成される。さらに、上記オー
ディオ再生回路は、これらの信号処理部ｌおよびＰＣＭ
　−ＰＷＭ変換部２内のＤＳＰ等により演算処理された
各種データを一時的に記憶するための入力レジスタや内
部メモリを有している。なお、上記信号処理部１の詳細
は、実施例の項で述べることとする。

第７図は第６図の動作を説明するためのタイミングチャ
ートである。上記信号処理部１には、アナログのオーデ
ィオデータ信号のレベルを、一定のサンプリング周期Ｔ
ｓ毎にパルスコードにより表示するＰＣＭオーディオデ
ータ信号ＤＩの他に、上記サンプリング周期Ｔｓを示す
サンプリング信号Ｓ　Ｙ　Ｎや上記パルスコードの１ビ
ツト毎にデータをシフトするためのデータシフトクロッ
ク信号ＳＣＫがタイミング信号としてシリアルに入力さ
れる（第７図の（Ａ）、　（Ｂ）および（Ｃ））。この
場合は、データシフトクロック信号ＳＣＫの最後の１６
クロツク分、すなわち１６ビツトのパルスコードを有効
データとして使用している。さらに、チャネル選択信号
ＬＲ５ＥＬにより、ＬチャネルおよびＲチャネル（第７
図では、ＬｃｈおよびＲｃｈと略記する）のいずれか一
方を選択しており、かつ、クロック選択信号ＣＬＫＳＩ
ＥＬにより、データシフトクロック信号ＳＣＫの立ち上
り出力のデータおよび立ち下り出力のデータのいずれか
一方を選択している。さらに、上記１６ビツトのパルス
コードを有するＰＣＭオーディオデータ信号ＤＩは、Ｓ
Ｎ比改善の目的で信号処理部１によりサンプリング周波
数ｆｓ　　（ｆｓ　＝１／Ｔｓ）をｍ倍に上昇させた後
ににビットのパルスコードにまで帯域圧縮してＰＣＭ−
ＰＷＭ変換部２に入力される。このＰＣＭ　−ＰＷＭ変
換部２では、各サンプリング周期Ｔｓ／ｍ毎に表示され
る上記にビットめパルスコードを、それぞれ対応するパ
ルス幅に変換して２種のＰＷＭオーディオデータ信号Ｄ
ｏ　、　ＸＤＯを出力している（第７図の（Ｄ）、　（
Ｅ））。この場合、ＸＤＯの出力波形はＤｏを反転した
波形になっている。さらに、これらのＰＷＭオーディオ
データ信号ＤＯ、ＸＤＯは、アナログのオーディオ信号
に再変換されることなくディジタルのパワーアンプ８に
より直接増幅されてディジタルのスピーカ９により音声
として再生される。

さらに、上記ディジタルのオーディオ再生回路において
は、信号処理部１およびＰＣＭ　−ＰＷＭ変換部２のＤ
ＳＰ等を正常に動作させるために、一定の繰返し周波数
を有する回路クロ・ンク信号Ｓｃを供給するための回路
クロ・ンク信号生成部６が設けられている。この回路ク
ロック信号生成部６は、オーディオ再生回路システムの
大木となる内蔵の水晶振動子７からの高速出力信号をシ
ステムクロックパルスｓｐとするラッチ回路等から構成
されており、サンプリング信号ＳＹＮまたはデータシフ
トクロツタ信号ＳＣＫのいずれか一方、例えばデータシ
フトクロツタ信号ＳＣＫを上記システムクロックパルス
Ｓｐによりラッチして上記データシフトクロック信号Ｓ
ＣＫの周波数に等しい回路クロック信号Ｓｃを生成して
いる。この回路クロック信号Ｓｃに同期させて、すなわ
ち、データシフトクロック信号ＳＣＫならびにシステム
クロックパルスＳｐに同期させて信号処理部１およびＰ
ＣＭ　−ＰＷＭ変換部２を動作させれば、ＰＣＭオーデ
ィオデータ信号ＤＩを誤りなく再生することができる。

〔発明が解決しようとする課題］ 上記のとおり、従来は、ディジタルのオーディオ再生回
路の信号処理部１およびＰＣＭ　−ＰＷＭ変換部２等に
よりＰＣＭオーディオデータ信号ＤＩを正しく処理でき
るように、データシフトクロック信号ＳＣＫ等をもとに
共通の回路クロック信号Ｓｃを生成して上記信号処理部
１およびＰＣＭ　−ＰＷＭ変換部２に供給していた。

しかし、信号線の一部切断等によりデータシフトクロツ
タ信号ＳＣＫ等が停止した場合は、上記回路クロック信
号Ｓｃも停止の状態、すなわち断の状態になって上記信
号処理部１およびＰＣＭ　−ＰＷ？１変換部の動作も停
止する。このため、上記信号処理部１およびＰＣＭ　−
ＰＷＭ変換部２においてＰＣＭオーディオデータ信号Ｄ
Ｉを正しく処理する機能がなくなり、複数のパルスを有
するＰＷＭオーディオデータ信号ＤＯ、ＸＤＯの代わり
に一定の直流レベルの電流が出力されてパワーアンプ８
を介してスピーカ９に流れ込む。この結果、パワーアン
プ８のトランジスタやスピーカ９の破壊を招くという問
題が生じてくる。

本発明は上記問題点に鑑みてなされたものであり、デー
タシフトクロック信号等の停止により信号処理部および
ＰＣＭ　−ＰＷＭ変換部等の動作が停止してパワーアン
プならびにスピーカに不要な直流電流が流れ込むのを防
止することが可能なオーディオ再生回路を提供すること
を目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成を示すブロック図である。た
だし、ここでは、ＰＣＭ　−ＰＷＭ変換部２から出力さ
れる信号として、一方のＰＷＭオーディオデータ信号Ｄ
Ｏのみを代表して示す。なお、前述した構成要素と同様
のものについては、同一の参照番号を付して表す。

第１図においては、水晶振動子７からのシステムクロッ
クパルスＳｐより補助クロ・ンク信号Ｓａを生成する補
助クロック信号生成部３を設けている。さらに工この補
助クロック信号生成部３および回路クロック信号生成部
６の出力側に信号切替部４を設けている。この信号切替
部４は、上記補助クロック信号Ｓａまたは回路クロック
信号Ｓｃを選択して信号処理部１およびＰＣＭ　−ＰＷ
Ｍ変換部２に供給するためのものである。さらに、上記
回路クロック信号生成部６と信号切替部４との間に回路
クロック信号断検出部５を設けている。この回路クロッ
ク信号断検出部５は、回路クロック信号Ｓｃの断を検出
するものである。

〔作　用〕

本発明のオーディオ再生回路においては、データシフト
クロック信号ＳＣＫ等が停止して回路クロック信号Ｓｃ
が断の状態になるや否や、回路クロック信号断検出部４
により上記回路クロック信号Ｓｃの断を検出して検出信
号Ｓｄを出力している。この検出信号Ｓｄが出力された
ときに、これまで回路クロック信号Ｓｃを選択していた
信号切替部４から、この回路クロック信号Ｓｃとは別の
補助クロック信号Ｓａを出力して信号処理部１およびＰ
ＣＭ　−ＰＷＭ変換部２に供給するようにしている。し
たがって、データシフトクロツタ信号ＳＣＫ等が停止し
ても、補助クロック信号Ｓａにより信号処理部１および
ＰＣＭ　−ＰＷＭ変換部２の動作を継続させることがで
きるので、上記ＰＣＭ　−ＰＷＭ変換部２の出力レベル
が一定の直流レベルに固定されることはなくなる。

かくして、本発明では、データシフトクロツタ信号等の
停止により不要な直流電流がパワーアンプならびにスピ
ーカに流れ込んでこれらを破壊するのを防止することが
可能となる。

〔実施例〕

第２図は本発明の一実施例を示す回路図である。

ただし、この場合、補助クロック信号生成部３（第２図
）、信号切替部４および回路クロック信号断検出部５を
説明する前に、信号処理部１を詳細に説明することとす
る。ここでは、上記信号処理部ｌは、シリアル信号をパ
ラレル信号に変換する入力シフトレジスタ１１と、ＰＣ
Ｍオーディオデータ信号ＤＩのサンプリング周波数ｆｓ
をｍ倍に高めるｍ倍オーバー・サンプリング・フィルタ
１２と、上記ＰＣＭオーディオデータ信号ＤＩの帯域を
圧縮してＰＣＭ　−ＰＷＭ変換部２にて処理できるよう
に調整するｎ次Δ−Σ変調部１３とから構成される。さ
らに、上記ｍ倍オーバー・サンプリング・フィルタ１２
、ｎ次Δ−Σ変調部１３およびＰＣＭ　−ＰＷＭ変換部
２は、種々のディジタルフィルタからなるＤＳＰを有し
ており、このＤＳＰには多数の入力レジスタや内部メモ
リ等が付設されている。ただし、ここでは、ｍ倍オーバ
ー・サンプリング・フィルタ１２およびｎ次Δ−Σ変調
部１３に含まれる第ｌＲＡＭ１４、第２ＲＡＭ２４、第
ｌＲＯＭ１５、第２ＲＯＭ２５およびｉｘｊビット乗算
器１６のみを代表して示すこととする。

上記信号処理部ｌにおいては、まず初めに、３種のＰＣ
Ｍオーディオデータ信号ＤＩ、サンプリング信号ＳＹＮ
およびデータシフトクロック信号ＳＣＫがシリアル形式
で入力シフトレジスタ１１に入力される。次に、この入
力シフトレジスタ１１により上記３種の信号に対してシ
リアル−パラレル変換がなされて１６ビツトのＰＣＭオ
ーディオデータ信号ＤＩのみを他の信号から分離するこ
とができる。さらに、ｍ倍オーバー・サンプリング・フ
ィルタ１２により、上記ＰＣＭオーディオデータ信号Ｄ
Ｉのサンプリング周波数ｆｓを高くして量子化雑音をで
きる限り高周波領域に移行することによりＳＮ比を改善
している。この処理は、ＤＳＰによりすべて実時間内で
行うことができる。さらに、上記ｍ倍オーバー・サンプ
リング・フィルタ１２から出力される１６ビツトのＰＣ
Ｍオーディオデータ信号ＤＩをｎ次Δ−Σ変調部１３に
入力すれば、データの精度を下げることなくにビットの
ＰＣＭオーディオデータ信号ＤＩが得られる。したがっ
て、ＰＣＭ　−ＰＷＭ変換部２のダイナミックレンジ内
でＰＷＭオーディオデータ信号ＤＯ、ＸＤＯを生成する
ことができる。ついで、補助クロック信号生成部３、信
号切替部４および回路クロック信号断検出部５の構成お
よびそれらの動作を説明する。

ここでは、補助クロック信号生成部３として、水晶振動
子７からのシステムクロックパルスｓｐを分周するカウ
ンタ等の分周器３０を設けている。

さらに、信号切替部４は、回路クロック信号断検出部５
からの検出信号Ｓｄを切替制御信号として回路クロック
信号Ｓｃまたは補助クロック信号Ｓａのいずれか一方を
出力するゲート回路等から構成される。さらに、上記回
路クロック信号検出部５は、少なくとも１つ以上の検出
用カウンタ５０と、この検出用カウンタ５０をクリアす
るための微分形のクリア信号を生成するディジタル微分
回路５１とから構成される。ここで、検出用カウンタ５
０のＣＫ。

ＣＬ、ＱおよびＥＮは、それぞれシステムクロックパル
ス入力端子、クリア信号入力端子、カウンタ信号出力端
子およびイネーブル信号入力端子を示している。上記シ
ステムクロックパルス入力端子ＣＫには、水晶振動子６
からの高速出力信号がシステムクロックパルスＳｐとし
て入力される。さらに、上記クリア信号入力端子ＣＬに
は、上記ディジタル微分回路５１から一定の間隔でクリ
ア信号が入力される。さらに、回路クロック信号Ｓｃは
、回路クロック信号生成部６のラッチ回路等において、
データシフトクロック信号ＳＣＫを上記システムクロッ
クパルスＳｐによりラッチすることにより生成される。

したがって、回路クロック信号Ｓｃの繰返し周波数はデ
ータシフトクロック信号ＳＣＫの周波数、すなわちサン
プリング周波数ｆｓの３２倍の周波数に一致する。

第３図は本実施例の具体例を示す回路図である。

ただし、ここでは、オーディオ再生回路の中の分周器３
０、信号切替部４および回路クロック信号断検出部５の
みを示すこととする。第３図において、分周器３０は、
２つの４ビツトの分周用カウンタ３１゜３２を２段にし
て構成される。これらの２つの分周用カウンタ３１　、
３２によりシステムクロックパルスＳｐを分周し、２段
目の分周用カウンタ３２のカウンタ信号出力端子Ｑから
回路クロック信号Ｓｃの繰返し周波数に近い周波数を有
する補助クロック信号Ｓａを出力している。さらに、信
号切替部４は、回路クロック信号Ｓｃおよび検出信号Ｓ
ｄを入力とする第１ＯＲ素子４０と、補助クロック信号
Ｓａおよび反転検出信号Ｓ’Ｔ（検出信号Ｓｄのレベル
を反転した信号）を入力とする第２ＯＲ素子４１と、こ
れらの第１および第２ＯＲ素子４０　、４１の出力側に
接続されるＮＡＮＤ素子４２と、波形整形用のインバー
タ４３とから構成される。さらに、回路クロック信号断
検出部５の検出用カウンタとして、２つの４ビツトの検
出用カウンタ５０　、５０’を使用して１段目の検出用
カウンタ５０のキャリー出力端子ＣＯを２段目の検出用
カウンタ５０のキャリー入力端子ＣＩに接続している。

この２段目の検出用カウンタ５０のカウンタ信号出力端
子Ｑから検出信号Ｓｄが出力される。さらに、上記２つ
のカウンタ５０　、５０’の動作をより確実なものとす
るために、上記カウンタ出力端子Ｑを、インバータを介
して上記カウンタ５０，５０’のイネーブル信号入力端
子ＥＮに接続している。したがって、このイネーブル信
号入力端子ＥＮに入力されるイネーブル信号を反転検出
信号丁「としても使用することができる。さらに、ディ
ジタル微分回路５１は、２つのラッチ回路５２　、５３
と、１つのＮＡＮＤ素子５４とがら構成されており、こ
のＮＡＮＯ素子５４からクリア信号が出力される。

第４図は第３図の動作を説明するためのタイミングチャ
ートである。まず初めに、ＰＣＭオーディオデータ信号
ＤＩと共にデータシフトクロツタ信号ＳＣＫが信号処理
部１（第２図）に入力されると、上記データシフトクロ
ック信号ＳＣＫと同じ周波数を有する回路クロック信号
Ｓｃが回路クロック信号生成部６（第２図）から出力さ
れる（第４図の（Ａ））。一方、水晶振動子７（第２図
）においては、上記回路クロック信号Ｓｃの数百倍の周
波数を有する高速のシステムクロックパルスＳｐが常時
出力されており、このシステムクロックパルスｓｐは、
検出用カウンタ５０　、５０’およびラッチ回路５２　
、５３のシステムクロックパルス入力端子ＣＫに常時印
加されている（第４図の（Ｂ））。

次に、回路クロック信号Ｓｃが一方のラッチ回路５２の
端子りに入力されると、上記回路クロック信号Ｓｃはシ
ステムクロックパルスの１クロック分だけ遅れて上記ラ
ッチ回路５２の端子Ｑ′から出力される。さらに、この
端子Ｑ′からの信号が他方のラッチ回路５３の端子りに
人力されると、この入力信号のレベルを反転した反転信
号が、上記ラッチ回路４３の端子頁７から上記入力信号
より１クロフク分だけ遅れて出力される。さらに、上記
入力信号および反転信号をＮＡＮＤ素子５４に入力する
と、回路クロック信号Ｓｃの立ち上りの時点でシステム
クロックパルスの１クロフク分に相当するパルス幅を有
する信号、すなわち回路クロック信号Ｓｃを微分したク
リア信号が出力される（第４図の（Ｃ））。このクリア
信号によりカウンタ５０，５０’をクリアしながら動作
させれば、回路クロック信号Ｓｃが出力されている限り
一定の回数（例えば、２００回）タケシステムクロック
パルスＳｐのパルス数をカウントすることができる。

ここで、信号線の一部切断等によりタイミング信号の一
種であるデータシフトクロック信号ＳＣＫが停止した場
合、回路クロック信号Ｓｃが断の状態になってパルスが
発生しなくなる（第４図の（Ａ））。このため、ディジ
タル微分回路５がらりリア信号が出力されない状態にな
って検出用カウンタ５０　、５０’　は２００回より多
くのパルス数をカウントすることになる。もし、カウン
タ５０　、５０’における最高カウント数を予め２５０
回に設定しておけば、この２５０回のカウントが完了し
た時点で検出用カウンタ５０′のカウンタ信号出力端子
Ｑのレベルが“Ｌ　”　（ＬＯＷ、）から“Ｈ”（Ｈｉ
ｇｈ）になって回路クロック信号Ｓｃの断を示す“Ｈ”
の検出信号Ｓｄが出力される（第４図の（Ｄ））。これ
と同時に、検出用カウンタ５０　、５０’のイネーブル
信号入力端子ＥＮより反転検出信号丁「が取り出される
。

また一方で、２段目の分周用カウンタ３２のカウンタ信
号出力端子Ｑから補助クロック信号Ｓａが常時出力され
ている（第４図の（Ｅ））。さらに、信号切替部４の第
１ＯＲ素子４０により回路クロック信号Ｓｃと検出信号
Ｓｄとを論理和演算し、かつ、第２ＯＲ素子４１により
補助クロック信号Ｓａと反転検出信号丁「とを論理和演
算した後にこれらの論理和演算結果をＮＡＮＤ素子４２
に入力すると、インバータ４３から第４図の（Ｆ）のよ
うな信号が出力される。ここでは、データシフトクロッ
ク信号ＳＣＫが信号処理部１に入力されているときは、
上記インバータ４３から回路クロック信号Ｓｃが出力さ
れており、上記データシフトクロック信号ＳＣＫが停止
したときは、補助クロック信号Ｓａが出力される。した
がって、データシフトクロック信号ＳＣＫの停止により
回路クロック信号Ｓｃが断の状態になっても、この回路
クロック信号Ｓｃに代えて直ちに補助クロック信号Ｓａ
を信号処理部１およびＰＣＭ　−ＰＷＭ変換部２（第２
図）に供給できるので、これらの信号処理部１およびＰ
ＣＭ　−ＰＷＭ変換部２の動作を継続することが可能と
なる。この結果、ＰＣＭ　−ＰＷＭ変換部２の出力レベ
ルが最大値または最小値に固定されてパワーアンプ８等
に直流電流が流れ込むことはなくなる。

なお、上記補助クロック信号Ｓａにより信号処理部１お
よびＰＣＭ　−ＰＷＭ変換部２を動作させても、ＰＣＭ
オーディオデータ信号ＤＩを正しく処理することは不可
能なので、上記ＰＣＭ　−ＰＷＭ変換部２からは振幅レ
ベルがほぼ０に近いＰＷＭオーディオ信号Ｄｏ　、　Ｘ
ＤＯが出力されるのみである。したがって、ユーザは、
信号線の切断等によりデータシフトクロック信号ＳＣＫ
等が停止したことを速やかに認識することができる。こ
の場合、ＰＷＭオーディオデータ信号ＤＯ、ＸＤＯの振
幅レベルを完全に０にするために、データシフトクロッ
ク信号ＳＣＫが停止すると同時に検出信号ＳｄによりＰ
ＣＭ　−ＰＷＭ変換部２内でミュート回路を動作させて
もよい。

第５図は第３図の変形例を示す回路図である。

ここでは、第３図の分周器３０の２段目の分周用カウン
タ３２に３段目の分周用カウンタ３３を接続している。

この分周用カウンタ３３のカウンタ信号出力端子Ｑから
、サンプリング信号ＳＹＮのサンプリング周波数ｆｓに
近い周波数を有する別の補助クロック信号Ｓａ’を出力
している。さらに、第３図の信号切替部４に、２つのＯ
Ｒ素子４４　、４５．１つのＮＡＮＤ素子４６および１
つのインバータ４７を付設している。さらに、上記補助
クロック信号Ｓａ’を一方のＯＲ素子４５の１つの入力
端子に供給している。なお、上記一方のＯＲ素子４５の
他の入力端子には、第３図と同様に、反転検出信号…が
供給され、かつ、他方のＯＲ素子４４の２つの入力端子
には回路クロック信号Ｓｃおよび検出信号Ｓｄが供給さ
れる。すなわち、第５図の信号切替部４では、２つのイ
ンバータ４３　、４７から別々に出力端子が引き出され
ている。

第５図において、データシフトクロック信号ＳＣＫの代
わりにサンプリング信号ＳＹＮをもとに回路クロック信
号Ｓｃを生成している場合は、この回路クロック信号Ｓ
ｃが断の状態になったときに、インバータ４７の出力側
から上記サンプリングが信号ＳＹＮに類似した補助クロ
ック信号Ｓａを供給することができる。このようにすれ
ば、上記補助クロック信号Ｓａ’により信号処理部１お
よびＰＣＭ　−ＰＷＭ変換部２の動作をほぼ連続的に継
続させることができる。

上記変形例（第５図）は、信号切替部４の２つの出力端
子を適当に選択することにより、データクロツク信号５
ＣＫＯ代わりにサンプリング信号ＳＹＮをもとに回路ク
ロック信号Ｓｃを生成してＤＳＰ等を動作させているオ
ーディオ再生回路にも適用することが可能となる。さら
に、サンプリング信号ＳＹＮおよびデータシフトクロッ
ク信号ＳＣＫの停止を一度に検出することも可能なので
、検出精度の向上が図れる。

〔発明の効果〕

以上説明したように本発明によれば、データシフトクロ
ック信号等のタイミング信号の停止により信号処理部お
よびＰＣＭ　−ＰＷＭ変換部等の動作が停止してパワー
アンプならびにスピーカに不要な直流電流が流れ込むの
を防止することが可能なオーディオ再生回路が実現され
る。したがって、上記のパワーアンプやスピーカが破壊
されるおそれがなくなる。

【図面の簡単な説明】

第１図は本発明の原理構成を示すブロック図、第２図は
本発明の一実施例を示す回路図、第３図は本実施例の具
体例を示す回路図、第４図は第３図の動作を説明するた
めのタイミングチャート、 第５図は第３図の変形例を示す回路図、第６図は従来の
オーディオ再生回路を示すブロック図、 第７図は第６図の動作を説明するためのタイミングチャ
ートである。 図において、 １・・・信号処理部、　　　２・・・ＰＣＭ　−ＰＷＭ
変換部、３・・・補助クロック信号生成部、 ４・・・信号切替部、 ５・・・回路クロック信号断検出部、 ６・・・回路クロック信号生成部、 ７・・・水晶振動子、　　　　８・・・パワーアンプ。

Claims (1)

1. 【特許請求の範囲】 １、ＰＣＭオーディオデータ信号（ＤＩ）を処理する信
   号処理部（１）と、 該信号処理部（１）により処理された前記ＰＣＭオーデ
   ィオデータ信号（ＤＩ）をＰＷＭオーディオデータ信号
   （ＤＯ）に変換してパワーアンプ（８）に入力するため
   のＰＣＭ−ＰＷＭ変換部（２）と、 前記ＰＣＭオーディオデータ信号（ＤＩ）のタイミング
   信号ならびに内蔵の水晶振動子（７）からのシステムク
   ロックパルス（Ｓｐ）に同期させて前記信号処理部（１
   ）および前記ＰＣＭ−ＰＷＭ変換部（２）を動作させる
   ための回路クロック信号（Ｓｃ）を生成する回路クロッ
   ク信号生成部（６）とを有するオーディオ再生回路にお
   いて、 前記システムクロックパルス（Ｓｐ）より補助クロック
   信号（Ｓａ）を生成する補助クロック信号生成部（３）
   と、 該補助クロック信号（Ｓａ）または前記回路クロック信
   号（Ｓｃ）を選択して前記信号処理部（１）および前記
   ＰＣＭ−ＰＷＭ変換部（２）に供給するための信号切替
   部（４）と、 前記回路クロック信号（Ｓｃ）の断を検出する回路クロ
   ック信号断検出部（５）とを設け、該回路クロック信号
   断検出部（５）により前記断が検出されたとき、前記信
   号切替部（４）から、前記回路クロック信号（Ｓｃ）に
   代えて前記補助クロック信号（Ｓａ）を出力することを
   特徴とするオーディオ再生回路。