KR940004183Y1 - 토글식 강/약 스피커음 발생 회로 - Google Patents

토글식 강/약 스피커음 발생 회로 Download PDF

Info

Publication number
KR940004183Y1
KR940004183Y1 KR2019910013510U KR910013510U KR940004183Y1 KR 940004183 Y1 KR940004183 Y1 KR 940004183Y1 KR 2019910013510 U KR2019910013510 U KR 2019910013510U KR 910013510 U KR910013510 U KR 910013510U KR 940004183 Y1 KR940004183 Y1 KR 940004183Y1
Authority
KR
South Korea
Prior art keywords
terminal
speaker sound
speaker
output terminal
end gate
Prior art date
Application number
KR2019910013510U
Other languages
English (en)
Other versions
KR930005385U (ko
Inventor
박원구
Original Assignee
삼성전자주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 강진구 filed Critical 삼성전자주식회사
Priority to KR2019910013510U priority Critical patent/KR940004183Y1/ko
Publication of KR930005385U publication Critical patent/KR930005385U/ko
Application granted granted Critical
Publication of KR940004183Y1 publication Critical patent/KR940004183Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16Sound input; Sound output
    • G06F3/165Management of the audio stream, e.g. setting of volume, audio stream path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

내용 없음.

Description

토글식 강/약 스피커음 발생 회로
도면은 이 고안의 실시예에 따른 토글식 강/약 스피커음 발생 회로의 상세 회로도이다.
이 고안은 토글(toggle)식 강/약 스피커(speaker)음 발생 회로에 관한 것으로서, 더욱 상세하게 말하자면 정보처리기기에 사용되는 소형 스퍼커에 있어서 토글 방식으로 강음과 약음의 스피커음을 발생시키는 토글식 강/약 스피커음 발생 회로에 관한 것이다.
정보처리기기에서는 정보처리기기의 사용자에게 정보처리기기의 현재 처리 상태에 대한 정보 및 경보(alarm)를 나타내기 위한 방법중의 하나로서 스피커음을 발생한다.
종래의 정보처리기기의 스피커음 발생 회로는 스피커음의 크기 조절이 되지 않고 스피커음의 크기가 일정하게 고정되어 있는 단점이 있는데 이러한 단점은 스피커음의 크기가 작을 경우에는 정보처리기기가 수행되고 있는 도중에 정보처리기기에 중대한 영향을 미칠 수 있는 에러(error)의 발생과 같은 긴급한 상황을 정보처리 기기의 사용자에게 보다 강한 스피커음으로써 경보를 발생해주지 못하는 불편함이 있다.
따라서 이 고안의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 토글식으로 강음과 약음의 스피커음을 발생시킴으로써 스피커음의 크기를 2단계로 조절할 수 있는 토글식 강/약 스퍼커음 발생 회로를 제공하는데 있다.
상기한 목적을 이루기 위한 수단으로서 이 고안의 구성은, 가변 주파수 스피커음 신호와 스피커 인에이블(enable) 신호와 전원 유효(power good) 신호를 입력 신호로 하여 가변 주파수 스피커음 신호를 증폭할 것인지 증폭하지 않을 것인지를 스위치에 의해 토글식으로 선택하는 증폭 선택부와, 상기한 증폭 선택부에 연결되어 증폭 선택부의 출력 신호를 증폭하는 증폭부와, 상기한 증폭부와 증폭 선택부에 연결되어 증폭부와 증폭 선택부의 출력 신호를 입력 신호로 하여 스피커음을 발생시키는 스피커음 발생부로 이루어진다.
상기한 구성에 따른 이 고안의 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명하기로 한다.
도면은 이 고안의 실시예에 따른 토글식 강/약 스피커음 발생 회로의 상세 회로도이다.
도면에 도시되어 있듯이 이 고안의 구성은 가변 주파수 스피커음 신호(VFSS)와 스피커 인에이블 신호(SPEN)와 전원 유효 신호(PWRG)를 증폭 입력 신호로 하여 가변 주파수 스피커음 신호를 증폭할것인지 아닌지를 선택하는 증폭 선택부(1)와, 상기한 증폭 선택부(1)에 연결된 증폭부(2)와, 상기한 증폭부(2)와 증폭 선택부(1)에 연결된 스피커음 발생부(3)로 이루어진다.
상기한 증폭 선택부(1)는 한쪽 단자가 접지된 스위치(SW), 한쪽 단자가 전원전압(Vcc)에 연결되고 다른 한쪽 단자가 스위치(SW)의 다른 한쪽 단자에 연결된 저항(R)과, 클리어(clear) 단자(CL)가 전원전압(Vcc)에 연결되고 프리세트(pre-set) 단자(PR)가 전원 유효 신호선(PWRG)에 연결되고 클럭 단자(CK)가 스위치(SW)와 저항(R)의 접속점에 연결되고 입력 단자(D)가 상보 출력 단자()에 연결된 D형 플립플롭(F/F)과, 각각의 입력 단자가 가변 주파수 스피커음 신호선(VFSS)과 스피커 인에이블 신호선(SPEN)에 연결된 제1앤드 게이트(Gl)와, 각각의 입력 단자가 D형 플립플롭(F/F)의 출력단자(Q)와 제1앤드 게이트(G1)의 출력 단자에 연결된 제2앤드 게이트(G2)와, 각각의 입력 단자가 D형 플립플롭(F/F)의 상보 출력 단자()와 제1앤드 게이트(G1)의 증폭 단자에 연결된 제3앤드 게이트(G3)로 구성된다.
상기한 스피커음 발생부(3)는 각각의 입력 단자가 증폭부(2)의 출력 신호선과 증폭 선택부(1)에 있는 제3앤드 게이트(G3)의 출력 단자에 연결된 제1오아 게이트(G4)와, 제1오아 게이트(G4)의 출력 단자에 연결된 스피커(SP)로 이루어진다.
상기한 구성에 의한 이 고안의 실시예에 따른 토글식 강/약 스피커음 발생회로의 동작은 다음과 같다.
전원전압(Vcc)이 인가되면, 스위치(SW)가 오프(off) 상태에서 D형 플립플롭(F/F)의 클리어 단자(CL)와 클럭 단자(CK)는 하이(high) 상태가 되고 전원 유효신호(PWRG)에 의해 프리세트 단자(PR)가 하이 상태가 되므로, D형 플립플롭(F/F)의 출력 단자(Q)는 하이 상태가 되고 반전 출력 단자()는 로우(low) 상태가 된다.
또한 스피커 인에이블 신호(SPEN)가 하이 상태이면 제1앤드 게이트(G1)의 출력 단자에서는 가변 주파수 스피커음 신호(VFSS)가 출력되어 제2앤드 게이트(G2)와 제3앤드 게이트(G3)의 입력단자에 입력된다.
따라서 제2앤드 게이트(G2)는 D형 플립플릅(F/F)의 출력 단자(Q)가 하이 상태이므로 가변 주파수 스피커음 신호(VFSS)를 출력하고 제3앤드 게이트(G3)는 D형 플립플롭(F/F)의 반전 출력 단자()가 로우 상태이므로 디스에이블(disable)된다.
상기한 제2앤드 게이트(G2)의 출력 신호는 증폭부(2)에 의해 크기가 증폭되고 증폭부(2)의 출력 신호는 스피커음 발생부(3)의 제1오아 게이트(G4)를 거쳐 스피커(SP)에 입력됨으로써 스피커(SP)는 증폭부(2)에 의해 증폭된 강한 스피커음을 발생하게 된다.
그러나 증폭 선택부(1)의 스위치(SW)가 온(on)되었다가 오프되면 D형 플립플롭(F/F)의 클럭 단자(CK)에는 한번의 펄스(pulse)가 입력되어지므로 D형 플립플롭(F/F)의 출력 단자(Q)는 로우 상태가 되고 반전 출력 단자()는 하이 상태가 된다.
따라서 제2앤드 게이트(G2)는 D형 플립플롭(F/F)의 출력 단자(Q)가 로우 상태이므로 디스에이블되고, 제3앤드 게이트(G3)는 D형 플립플롭(F/F)의 출력 단자(Q)가 하이 상태이므로 가변 주파수 스피커음 신호(VFSS)를 출력한다.
상기한 제3앤드 게이트(G3)의 출력 신호를 스피커음 발생부(3)의 제1오아 게이트(G4)를 거쳐 스피커(SP)에 입력됨으로써 스피커(SP)는 증폭부(2)에 의해 증폭되지 않은 약한 스피커음을 발생하게 된다.
이와 같이 이 고안의 실시예에서, 토글식으로 강음과 약음의 스피커음을 발생시킴으로써 스피커음의 크기를 조절할 수 있는 효과를 가진 토글식 강/약 스피커음 발생회로를 제공할 수가 있다. 이 고안의 이러한 효과는 소형 스피커를 사용하는 정보처리기기에서 스피커음의 크기를 토글식으로 조절하고자 하는 경우에 이용될 수 있다.

Claims (3)

  1. 정보처리기기의 스피커음 발생 회로에 있어서, 가변 주파수 스피커음 신호(VFSS)와 스피커 인에이블 신호(SPEN)와 전원 유효 신호(PWRG)를 입력 신호로 하여, 상기 가변 주파수 스피커음 신호(VFSS)를 증폭할것인지 아닌지를 토글식으로 선택하는 증폭 선택부(1)와 ; 상기한 증폭 선택부(1)이 연결되어 가변 주파수 스피커음 신호(VFSS)를 증폭하는 증폭부(2)와 ; 상기한 증폭부(2)와 증폭 선택부(1)에 연결되어 스피커음을 발생시키는 스피커음 발생부(3)로 이루어지는 것을 특징으로 하는 토글식 강/약 스피커음 발생 회로.
  2. 1항에 있어서, 상기한 증폭 선택부(1)는 한쪽 단자가 접지된 스위치(SW)와 ; 한쪽 단자가 전원전압(Vcc)에 연결되고 다른 한쪽 단자가 스위치(SW)의 다른 한쪽 단자에 연결된 저항(R)과 ; 클리어(clear) 단자(CL)가 전원전압(Vcc)에 연결되고 프리세트(pre-set) 단자(PR)가 전원 유효 신호선(PWRG)에 연결되며 클럭 단자(CK)가 스위치(SW)와 저항(R)의 접속점에 연결되고 입력 단자(D)가 상보 출력 단자()에 연결된 D형 플립플롭(F/F)과 ; 각각의 입력 단자가 가변 주파수 스피커음 신호선(VFSS)과 스피커 인에이블 신호선(SPEN)에 연결된 제1앤드 게이트(G1)와 ; 각각의 입력 단자가 D형 플립플롭(F/F)의 출력 단자(Q)와 제1앤드 게이트(G1)의 출력 단자에 연결된 제2앤드 게이트(G2)와 ; 각각의 입력 단자가 D형 플립플롭(F/F)의 상보 출력 단자()와 제1앤드 게이트(G1)의 출력 단자에 연결된 제3앤드 게이트(G3)로 이루어지는 것을 특징으로 하는 토글식 강/약 스피커음 발생 회로.
  3. 제1항에 있어서, 상기한 스피커음 발생부(3)는 각각의 입력 단자가 증폭부(2)의 출력 신호선과 증폭 선택부(1)에 있는 제3앤드 게이트(G3)의 출력 단자에 연결된 제1오아 게이트(G4)와 ; 제1오아 게이트(G4)의 출력 단자에 연결된 스피커(SP)로 이루어지는 것을 특징으로 하는 토글식 강/약 스피커음 발생 회로.
KR2019910013510U 1991-08-23 1991-08-23 토글식 강/약 스피커음 발생 회로 KR940004183Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910013510U KR940004183Y1 (ko) 1991-08-23 1991-08-23 토글식 강/약 스피커음 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910013510U KR940004183Y1 (ko) 1991-08-23 1991-08-23 토글식 강/약 스피커음 발생 회로

Publications (2)

Publication Number Publication Date
KR930005385U KR930005385U (ko) 1993-03-22
KR940004183Y1 true KR940004183Y1 (ko) 1994-06-22

Family

ID=19318272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910013510U KR940004183Y1 (ko) 1991-08-23 1991-08-23 토글식 강/약 스피커음 발생 회로

Country Status (1)

Country Link
KR (1) KR940004183Y1 (ko)

Also Published As

Publication number Publication date
KR930005385U (ko) 1993-03-22

Similar Documents

Publication Publication Date Title
US4491800A (en) Switching circuit operable as an amplifier and a muting circuit
KR890017998A (ko) 스테레오 확대 회로 선택 스위치
KR940004183Y1 (ko) 토글식 강/약 스피커음 발생 회로
KR0178677B1 (ko) 하이 엔드 오디오 기기의 밸런스 입력레벨 자동 조절회로
KR930004101B1 (ko) 모뎀의 스피커 제어회로
KR920022883A (ko) 복수의 시상수 신호 제어 장치
JP3063948B2 (ja) 音出力装置
KR930004653Y1 (ko) Op 앰프의 출력 제어회로
KR930003558Y1 (ko) 팩시밀리 선로 모니터장치
KR940000250Y1 (ko) 오디오 프리음향조절증폭부의 음향조절 절환회로
KR900006840Y1 (ko) 스피이커 자동 선택회로
KR100202028B1 (ko) 브이씨알의 경보음 발생장치
KR930007372Y1 (ko) 음향기기의 기능절환회로
KR0113192Y1 (ko) 에코 선택회로
KR920002124Y1 (ko) 음향기기의 모드 제어회로
KR910003609Y1 (ko) 음량 지연시간 가변회로
KR200146250Y1 (ko) 음성신호 스위칭 회로
KR900005302B1 (ko) 동작점 바이어스 유지회로
KR920000843Y1 (ko) 음향기기에서의 녹음. 재생 주파수별 자동이득 조정회로
KR880004159Y1 (ko) 브리지 앰프를 사용한 두신호 증폭회로
KR940002933Y1 (ko) 음성모드 제어회로
KR920003804Y1 (ko) 고출력증폭기의 동시출력회로
JPS61157034A (ja) Fmラジオ受信機用ミユ−テイング回路
JPS6052512B2 (ja) テ−プ・ラジオ音声切換回路
JPS6148296A (ja) 音響装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980529

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee