JP3348935B2 - ミュ−ト回路 - Google Patents
ミュ−ト回路Info
- Publication number
- JP3348935B2 JP3348935B2 JP28670993A JP28670993A JP3348935B2 JP 3348935 B2 JP3348935 B2 JP 3348935B2 JP 28670993 A JP28670993 A JP 28670993A JP 28670993 A JP28670993 A JP 28670993A JP 3348935 B2 JP3348935 B2 JP 3348935B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bias
- differential amplifier
- signal
- mute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電力増幅器のミュ−ト
回路に関するもので、特に音響用のＢＴＬ形式の電力増
幅器に使用されるものである。
回路に関するもので、特に音響用のＢＴＬ形式の電力増
幅器に使用されるものである。
【０００２】
【従来の技術】図２は、従来の電力増幅器のＡＣ信号ミ
ュ−ト回路を示している。このＡＣ信号ミュ−ト回路
は、正規の入力回路２００とダミ−の入力回路３００を
並列に接続した無帰還差動増幅回路４００を有してい
る。また、その動作は、スイッチＳＷの切替えにより制
御されている。
ュ−ト回路を示している。このＡＣ信号ミュ−ト回路
は、正規の入力回路２００とダミ−の入力回路３００を
並列に接続した無帰還差動増幅回路４００を有してい
る。また、その動作は、スイッチＳＷの切替えにより制
御されている。
【０００３】正規の入力回路２００は、ｐｎｐ型トラン
ジスタＱ21〜Ｑ24及び抵抗Ｒ21〜Ｒ24から構成されてい
る。入力信号は、トランジスタＱ21のゲ−トに入力され
ている。ダミ−の入力回路３００は、ｐｎｐ型トランジ
スタＱ31〜Ｑ34及び抵抗Ｒ31，Ｒ32から構成されてい
る。
ジスタＱ21〜Ｑ24及び抵抗Ｒ21〜Ｒ24から構成されてい
る。入力信号は、トランジスタＱ21のゲ−トに入力され
ている。ダミ−の入力回路３００は、ｐｎｐ型トランジ
スタＱ31〜Ｑ34及び抵抗Ｒ31，Ｒ32から構成されてい
る。
【０００４】バイアス回路５００は、電流源Ｉ、スイッ
チＳＷ及びｐｎｐ型トランジスタＱ25〜Ｑ28，Ｑ35〜Ｑ
38から構成されている。トランジスタＱ25〜Ｑ28，Ｑ35
〜Ｑ38は、カレントミラ−を構成している。
チＳＷ及びｐｎｐ型トランジスタＱ25〜Ｑ28，Ｑ35〜Ｑ
38から構成されている。トランジスタＱ25〜Ｑ28，Ｑ35
〜Ｑ38は、カレントミラ−を構成している。
【０００５】電流源Ｉは、スイッチＳＷを介して、正規
の入力回路２００及びダミ−の入力回路３００に接続さ
れている。従って、スイッチＳＷを切替えることによ
り、正規の入力回路２００及びダミ−の入力回路３００
のいずれか一方にバイアス電流を供給することができ
る。
の入力回路２００及びダミ−の入力回路３００に接続さ
れている。従って、スイッチＳＷを切替えることによ
り、正規の入力回路２００及びダミ−の入力回路３００
のいずれか一方にバイアス電流を供給することができ
る。
【０００６】なお、バイアス電流が正規の入力回路２０
０に供給されている場合、入力信号（ＡＣ信号）のミュ
−トは、オフ状態である。バイアス電流がダミ−の入力
回路３００に供給されている場合、入力信号のミュ−ト
は、オン状態である。
０に供給されている場合、入力信号（ＡＣ信号）のミュ
−トは、オフ状態である。バイアス電流がダミ−の入力
回路３００に供給されている場合、入力信号のミュ−ト
は、オン状態である。
【０００７】しかしながら、従来のＡＣ信号ミュ−ト回
路は、正規の入力回路２００とダミ−の入力回路３００
の間にオフセット電圧の差があると、スイッチＳＷの切
替え時（ミュ−トのオン／オフ時）に出力信号にＤＣ変
動が生じ、ショック音が発生する欠点がある。
路は、正規の入力回路２００とダミ−の入力回路３００
の間にオフセット電圧の差があると、スイッチＳＷの切
替え時（ミュ−トのオン／オフ時）に出力信号にＤＣ変
動が生じ、ショック音が発生する欠点がある。
【０００８】この欠点をなくすには、正規の入力回路２
００とダミ−の入力回路３００をペア性を確保しながら
厳密に作成し、オフセット電圧を等しくする必要があ
る。しかし、このようなことは、半導体チップのパタ−
ンレイアウトを制約するという欠点がある。また、正規
の入力回路２００と全く同じ構成を有するダミ−の入力
回路３００が必要となるため、素子数が多くなるという
欠点がある。
００とダミ−の入力回路３００をペア性を確保しながら
厳密に作成し、オフセット電圧を等しくする必要があ
る。しかし、このようなことは、半導体チップのパタ−
ンレイアウトを制約するという欠点がある。また、正規
の入力回路２００と全く同じ構成を有するダミ−の入力
回路３００が必要となるため、素子数が多くなるという
欠点がある。
【０００９】
【発明が解決しようとする課題】このように、従来のミ
ュ−ト回路は、スイッチＳＷの切替え時（ミュ−トのオ
ン／オフ時）に出力信号にＤＣ変動が生じてショック音
が発生したり、半導体チップのパタ−ンレイアウトを制
約したり、さらには素子数が多くなるなどという欠点が
ある。
ュ−ト回路は、スイッチＳＷの切替え時（ミュ−トのオ
ン／オフ時）に出力信号にＤＣ変動が生じてショック音
が発生したり、半導体チップのパタ−ンレイアウトを制
約したり、さらには素子数が多くなるなどという欠点が
ある。
【００１０】本発明は、上記欠点を解決すべくなされた
もので、その目的は、素子数を増やすことなく、かつ、
スイッチＳＷの切替え時（ミュ−トのオン／オフ時）の
ショック音を発生しないようなミュ−ト回路を提供する
ことである。
もので、その目的は、素子数を増やすことなく、かつ、
スイッチＳＷの切替え時（ミュ−トのオン／オフ時）の
ショック音を発生しないようなミュ−ト回路を提供する
ことである。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明のミュ−ト回路は、バイアス電流を発生する
バイアス回路と、前記バイアス電流により動作し、出力
信号が前記バイアス電流の変動分として取り出される無
帰還差動増幅回路と、前記バイアス回路の動作を制御す
るためのスイッチと、前記スイッチのオン／オフ時の前
記バイアス電流の変化に時定数を持たせるための時定数
回路と、前記無帰還差動増幅回路の出力信号を電圧信号
に変換する直流電圧バイアス回路とを備えている。前記
直流電圧バイアス回路は、前記無帰還差動増幅回路の出
力信号に前記バイアス電流に依存しない基準直流電圧を
与える。
め、本発明のミュ−ト回路は、バイアス電流を発生する
バイアス回路と、前記バイアス電流により動作し、出力
信号が前記バイアス電流の変動分として取り出される無
帰還差動増幅回路と、前記バイアス回路の動作を制御す
るためのスイッチと、前記スイッチのオン／オフ時の前
記バイアス電流の変化に時定数を持たせるための時定数
回路と、前記無帰還差動増幅回路の出力信号を電圧信号
に変換する直流電圧バイアス回路とを備えている。前記
直流電圧バイアス回路は、前記無帰還差動増幅回路の出
力信号に前記バイアス電流に依存しない基準直流電圧を
与える。
【００１２】
【作用】上記構成によれば、バイアス回路のバイアス電
流は、時定数を持って変化する。また、無帰還差動増幅
回路の出力信号は、バイアス電流の変動分として取り出
される。このため、無帰還差動増幅回路の出力信号は、
時定数を持つことになり、ミュ−トを開始又は解除する
際のショック音を防止できる。また、時定数回路及び直
流電圧バイアス回路は、他の回路と共用しても差し支え
がなく、従来のミュ−ト回路よりも素子数を少なくでき
る。
流は、時定数を持って変化する。また、無帰還差動増幅
回路の出力信号は、バイアス電流の変動分として取り出
される。このため、無帰還差動増幅回路の出力信号は、
時定数を持つことになり、ミュ−トを開始又は解除する
際のショック音を防止できる。また、時定数回路及び直
流電圧バイアス回路は、他の回路と共用しても差し支え
がなく、従来のミュ−ト回路よりも素子数を少なくでき
る。
【００１３】
【実施例】以下、図面を参照しながら、本発明のミュ−
ト回路について詳細に説明する。図１は、本発明の一実
施例に係わるＡＣ信号ミュ−ト回路を示している。この
ＡＣ信号ミュ−ト回路は、無帰還差動増幅回路１００、
バイアス回路１０１、時定数回路１０２及び直流電圧バ
イアス回路１０３から構成されている。
ト回路について詳細に説明する。図１は、本発明の一実
施例に係わるＡＣ信号ミュ−ト回路を示している。この
ＡＣ信号ミュ−ト回路は、無帰還差動増幅回路１００、
バイアス回路１０１、時定数回路１０２及び直流電圧バ
イアス回路１０３から構成されている。
【００１４】無帰還差動増幅回路１００は、ｐｎｐ型ト
ランジスタＱ11〜Ｑ14、ｎｐｎ型トランジスタＱ41〜Ｑ
44及び抵抗Ｒ11，Ｒ12から構成されている。入力信号
（ＡＣ信号）は、トランジスタＱ11のベ−スに入力され
る。また、トランジスタＱ41〜Ｑ42，Ｑ43〜Ｑ44は、カ
レントミラ−を構成している。無帰還差動増幅回路１０
０の出力信号は、トランジスタＱ42，Ｑ44のコレクタか
ら電流信号として取り出されている。
ランジスタＱ11〜Ｑ14、ｎｐｎ型トランジスタＱ41〜Ｑ
44及び抵抗Ｒ11，Ｒ12から構成されている。入力信号
（ＡＣ信号）は、トランジスタＱ11のベ−スに入力され
る。また、トランジスタＱ41〜Ｑ42，Ｑ43〜Ｑ44は、カ
レントミラ−を構成している。無帰還差動増幅回路１０
０の出力信号は、トランジスタＱ42，Ｑ44のコレクタか
ら電流信号として取り出されている。
【００１５】バイアス回路１０１は、ｐｎｐ型トランジ
スタＱ15〜Ｑ20、ｎｐｎ型トランジスタＱ40及び抵抗Ｒ
15から構成されている。トランジスタＱ40及び抵抗Ｒ15
は、電流源を構成している。トランジスタＱ15〜Ｑ
20は、カレントミラ−を構成している。従って、スイッ
チＳＷが閉じているとき（ミュ−トのオフ時）には、バ
イアス電流が無帰還差動増幅回路１００に供給されるこ
とになる。
スタＱ15〜Ｑ20、ｎｐｎ型トランジスタＱ40及び抵抗Ｒ
15から構成されている。トランジスタＱ40及び抵抗Ｒ15
は、電流源を構成している。トランジスタＱ15〜Ｑ
20は、カレントミラ−を構成している。従って、スイッ
チＳＷが閉じているとき（ミュ−トのオフ時）には、バ
イアス電流が無帰還差動増幅回路１００に供給されるこ
とになる。
【００１６】時定数回路１０２は、コンデンサＣ及び抵
抗Ｒ13，Ｒ14から構成されている。この時定数回路１０
２は、バイアス回路がバイアス電流を無帰還差動増幅回
路に供給又は遮断する際の当該バイアス電流の変化に時
定数を持たせ、その変化の度合を緩やかにしている。
抗Ｒ13，Ｒ14から構成されている。この時定数回路１０
２は、バイアス回路がバイアス電流を無帰還差動増幅回
路に供給又は遮断する際の当該バイアス電流の変化に時
定数を持たせ、その変化の度合を緩やかにしている。
【００１７】直流電圧バイアス回路１０３は、電圧源Ｖ
及び抵抗Ｒ16，Ｒ17から構成されている。この直流電圧
バイアス回路１０３は、無帰還差動増幅回路１００の出
力信号（電流信号）を電圧信号に変換し、次段の回路へ
当該電圧信号を伝達する。
及び抵抗Ｒ16，Ｒ17から構成されている。この直流電圧
バイアス回路１０３は、無帰還差動増幅回路１００の出
力信号（電流信号）を電圧信号に変換し、次段の回路へ
当該電圧信号を伝達する。
【００１８】次に、本発明のＡＣ信号ミュ−ト回路の動
作について説明する。まず、スイッチＳＷが開いている
状態では、トランジスタＱ40がオフであるため、バイア
ス回路１０１から無帰還差動増幅回路１００へのバイア
ス電流は、遮断されている。従って、無帰還差動増幅回
路１００は、動作することができず、入力信号ＩＮは、
ミュ−トされた状態となる。
作について説明する。まず、スイッチＳＷが開いている
状態では、トランジスタＱ40がオフであるため、バイア
ス回路１０１から無帰還差動増幅回路１００へのバイア
ス電流は、遮断されている。従って、無帰還差動増幅回
路１００は、動作することができず、入力信号ＩＮは、
ミュ−トされた状態となる。
【００１９】次に、スイッチＳＷを閉じると、入力信号
のミュ−トが解除される。この時、コンデンサＣは、当
該コンデンサの容量及び抵抗Ｒ13，Ｒ14の抵抗値により
決まる時定数で充電される。そして、トランジスタＱ40
のベ−ス電位は、この時定数により次第に上昇してい
く。
のミュ−トが解除される。この時、コンデンサＣは、当
該コンデンサの容量及び抵抗Ｒ13，Ｒ14の抵抗値により
決まる時定数で充電される。そして、トランジスタＱ40
のベ−ス電位は、この時定数により次第に上昇してい
く。
【００２０】従って、トランジスタＱ40及び抵抗Ｒ15か
らなる電流源の出力電流は、時定数を持って上昇する。
また、無帰還差動増幅回路１００の出力信号は、電流信
号であるため、当該出力信号も時定数を持って緩やかに
上昇することになる。よって、ミュ−トを解除する際の
ショック音を防止することが可能である。
らなる電流源の出力電流は、時定数を持って上昇する。
また、無帰還差動増幅回路１００の出力信号は、電流信
号であるため、当該出力信号も時定数を持って緩やかに
上昇することになる。よって、ミュ−トを解除する際の
ショック音を防止することが可能である。
【００２１】また、無帰還差動増幅回路１００の出力電
流は、直流電圧バイアス回路１０３の抵抗Ｒ16，Ｒ17に
よって電圧信号に変換され、次段の電力増幅回路へ伝達
される。但し、直流電圧は、バイアス回路１０１のバイ
アス電流に依存しない電圧源Ｖにより決定されるため、
当該直流電圧出力が変動することはない。
流は、直流電圧バイアス回路１０３の抵抗Ｒ16，Ｒ17に
よって電圧信号に変換され、次段の電力増幅回路へ伝達
される。但し、直流電圧は、バイアス回路１０１のバイ
アス電流に依存しない電圧源Ｖにより決定されるため、
当該直流電圧出力が変動することはない。
【００２２】次に、スイッチＳＷが閉じている状態で
は、トランジスタＱ40がオンであるため、バイアス回路
１０１から無帰還差動増幅回路１００へのバイアス電流
は、供給されている。従って、無帰還差動増幅回路１０
０は、動作することができるため、入力信号ＩＮは、ミ
ュ−トされずに出力されることになる。
は、トランジスタＱ40がオンであるため、バイアス回路
１０１から無帰還差動増幅回路１００へのバイアス電流
は、供給されている。従って、無帰還差動増幅回路１０
０は、動作することができるため、入力信号ＩＮは、ミ
ュ−トされずに出力されることになる。
【００２３】次に、スイッチＳＷを開くと、入力信号の
ミュ−トが開始される。この時、コンデンサＣは、当該
コンデンサの容量及び抵抗Ｒ13，Ｒ14の抵抗値により決
まる時定数で放電される。そして、トランジスタＱ40の
ベ−ス電位は、この時定数により次第に下降していく。
ミュ−トが開始される。この時、コンデンサＣは、当該
コンデンサの容量及び抵抗Ｒ13，Ｒ14の抵抗値により決
まる時定数で放電される。そして、トランジスタＱ40の
ベ−ス電位は、この時定数により次第に下降していく。
【００２４】従って、トランジスタＱ40及び抵抗Ｒ15か
らなる電流源の出力電流は、時定数を持って低下するこ
とになる。また、無帰還差動増幅回路１００の出力信号
（電流信号）も時定数を持つことになるため、当該出力
信号は、緩やかに減少していくことになる。これによ
り、ミュ−トを開始する際のショック音を防止すること
ができる。
らなる電流源の出力電流は、時定数を持って低下するこ
とになる。また、無帰還差動増幅回路１００の出力信号
（電流信号）も時定数を持つことになるため、当該出力
信号は、緩やかに減少していくことになる。これによ
り、ミュ−トを開始する際のショック音を防止すること
ができる。
【００２５】
【発明の効果】以上、説明したように、本発明のミュ−
ト回路によれば、次のような効果を奏する。電流源の出
力電流は、時定数を持って低下する。また、無帰還差動
増幅回路の出力信号は、電流信号として取り出されるた
め、無帰還差動増幅回路の出力信号も時定数を持つこと
になる。従って、ミュ−トを開始又は解除する際のショ
ック音を防止することができる。
ト回路によれば、次のような効果を奏する。電流源の出
力電流は、時定数を持って低下する。また、無帰還差動
増幅回路の出力信号は、電流信号として取り出されるた
め、無帰還差動増幅回路の出力信号も時定数を持つこと
になる。従って、ミュ−トを開始又は解除する際のショ
ック音を防止することができる。
【００２６】また、無帰還差動増幅回路の入力段でのペ
ア性のずれによるオフセット電圧も、当該無帰還差動増
幅回路の出力段では、オフセット電流という形で現れる
ため、当該オフセット電圧によりショック音が発生する
こともない。
ア性のずれによるオフセット電圧も、当該無帰還差動増
幅回路の出力段では、オフセット電流という形で現れる
ため、当該オフセット電圧によりショック音が発生する
こともない。
【００２７】さらに、時定数回路及び直流電圧バイアス
回路は、他の回路と共用しても差し支えがないため、従
来のダミ−の入力回路を設ける構成のミュ−ト回路より
も、素子数を少なくすることができる。
回路は、他の回路と共用しても差し支えがないため、従
来のダミ−の入力回路を設ける構成のミュ−ト回路より
も、素子数を少なくすることができる。
【図１】本発明の一実施例に係わるＡＣ信号ミュ−ト回
路を示す回路図。
路を示す回路図。
【図２】従来のＡＣ信号ミュ−ト回路を示す回路図。
１００ …無帰還差動増幅回路、 １０１ …バイアス回路、 １０２ …時定数回路、 １０３ …直流電圧バイアス回路、 Ｑ11〜Ｑ20 …ｐｎｐ型バイポ−ラトランジスタ、 Ｑ40〜Ｑ44 …ｎｐｎ型バイポ−ラトランジスタ、 Ｒ11〜Ｒ17 …抵抗、 ＳＷ …スイッチ、 Ｃ …コンデンサ、 Ｖ …電圧源。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/00
Claims (2)
- 【請求項１】 バイアス電流を発生するバイアス回路
と、前記バイアス電流により動作し、出力信号が前記バ
イアス電流の変動分として取り出される無帰還差動増幅
回路と、前記バイアス回路の動作を制御するためのスイ
ッチと、前記スイッチのオン／オフ時の前記バイアス電
流の変化に時定数を持たせるための時定数回路と、前記
無帰還差動増幅回路の出力信号を電圧信号に変換する直
流電圧バイアス回路とを具備することを特徴とするミュ
−ト回路。 - 【請求項２】 前記直流電圧バイアス回路は、前記無帰
還差動増幅回路の出力信号に前記バイアス電流に依存し
ない基準直流電圧を与えていることを特徴とする請求項
１に記載のミュ−ト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28670993A JP3348935B2 (ja) | 1993-11-16 | 1993-11-16 | ミュ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28670993A JP3348935B2 (ja) | 1993-11-16 | 1993-11-16 | ミュ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142931A JPH07142931A (ja) | 1995-06-02 |
| JP3348935B2 true JP3348935B2 (ja) | 2002-11-20 |
Family
ID=17707985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28670993A Expired - Fee Related JP3348935B2 (ja) | 1993-11-16 | 1993-11-16 | ミュ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348935B2 (ja) |
-
1993
- 1993-11-16 JP JP28670993A patent/JP3348935B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07142931A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995017040A1 (en) | Click/pop free bias circuit | |
| US6040740A (en) | Audio transient suppression device | |
| WO1982002128A1 (en) | Driver circuit having reduced cross-over distortion | |
| US4473794A (en) | Current repeater | |
| JP4076373B2 (ja) | 音声出力装置を有する電子装置 | |
| US4390847A (en) | Muting device | |
| JP2003318656A (ja) | ショック音防止回路 | |
| JP2648126B2 (ja) | 低周波増幅器 | |
| US20040239418A1 (en) | Mute circuit and BTL audio amplifier apparatus | |
| JP3348935B2 (ja) | ミュ−ト回路 | |
| US6297695B1 (en) | High volume expander circuit | |
| JP3417792B2 (ja) | アナログ信号選択回路 | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| JP2001244749A (ja) | ミュート回路およびオーディオ増幅回路 | |
| JPH04323907A (ja) | 供給電力ノイズを分離する低オフセット高速ｃｍｏｓ増幅器 | |
| JP3764046B2 (ja) | パワーアンプ立ち上げ回路装置及びその制御方法 | |
| JP3202438B2 (ja) | 入出力装置 | |
| KR920003804Y1 (ko) | 고출력증폭기의 동시출력회로 | |
| JPS6042644B2 (ja) | 電力増幅器 | |
| JP3351590B2 (ja) | 出力増幅回路 | |
| JPH0135534B2 (ja) | ||
| JP3332102B2 (ja) | ショック音防止回路 | |
| JPH082009B2 (ja) | 増幅回路 | |
| JPH0442846B2 (ja) | ||
| JPS641780Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |