JPH0135534B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、磁気ヘツドの再生出力を増幅する
いわゆるヘツドアンプ等に用いられる増幅器に関
する。

第１図は、二段直結型増幅器で構成されたデツ
キ用プリアンプを示す。増幅器２はトランジスタ
４，６、抵抗８，１０，１２，１４，１６，１８
及びコンデンサ２０から構成され、トランジスタ
４のベースに接続された入力端子２２には、カツ
プリングコンデンサ２４を介して磁気ヘツド２６
より再生信号が加えられる。

この増幅器２の増幅出力は、トランジスタ６の
コレクタに接続された出力端子２８から取り出さ
れるとともに、トランジスタ４のエミツタに接続
された帰還端子３０に帰還素子３２を介して帰還
されている。

そして、この増幅器２の入力系の電位基準点
は、接地（GND）ラインに設定されている。

このような増幅器２には、次のような欠点があ
る。

(a) 各コンデンサ２０，２４によつて２個の低域
時定数が存在するため、低域特性が不安定であ
る。

(b) この増幅器２をIC化する場合、外付けコン
デンサ、とりわけカツプリングコンデンサ２４
を外付けする必要があるため、プリアンプ自体
はコスト高になる。特に、この増幅器２では、
入力信号の基準点が接地（GND）電位にある
ため、配線を行う上で接地（GND）ラインの
リツプルが増幅されてノイズが出力される。

(c) 電源（V_CC）の投入に伴い、立上り時間が長
く、ポツプ音が発生し易い。

そこで、この発明は、外乱ノイズの増幅を防止
するとともに、カツプリングコンデンサを除くこ
とにより、低域の安定度を向上させた増幅器の提
供を目的とする。

即ち、この発明の増幅器は、エミツタが共通に
接続された第１及び第２のトランジスタを有する
差動増幅器と、一定電圧のバイアス電圧を発生す
るバイアス回路と、前記第１のトランジスタのベ
ースが接続された信号入力端子と、前記バイアス
回路のバイアス出力点との間に接続されて前記差
動増幅器に増幅すべき信号を与える信号源と、前
記差動増幅器の出力側に設置され、前記差動増幅
器の出力を増幅して取り出す出力側回路と、前記
第２のトランジスタのベースが接続されるととも
に、前記出力側回路の出力がイコライザ素子を介
して帰還される帰還端子と、前記バイアス回路の
バイアス出力点との間に接続されたインビーダン
ス素子とから構成したことを特徴とするものであ
る。

以下、この発明を図面に示した実施例に基づき
詳細に説明する。

第２図は、この発明の増幅器の一実施例である
ヘツドアンプの基本構成を示す。

第２図において、増幅器４０には、バイアス回
路４２、入力段増幅器として差動増幅器４４、中
段増幅器４５及び出力段増幅器４６が設けられて
いる。差動増幅器４４の出力側に設置された中段
増幅器４５及び出力段増幅器４６は、差動増幅器
４４の出力を増幅して取り出す出力側回路を構成
している。

バイアス回路４２は、定電流源４８、例えばツ
エナーダイオードで構成された定電圧源５０、ト
ランジスタ５２及び抵抗５４，５６で構成され、
一定のバイアス電圧を発生する。トランジスタ５
２のエミツタには、バイアス電圧を取り出すため
のバイアス出力端子５８が接続され、このバイア
ス出力端子５８は、増幅器４０の専用の外部端子
として設けられている。

差動増幅器４４には、能動負荷としてカレント
ミラー回路を成すトランジスタ６０，６２が設置
されるとともに、エミツタが共通に接続された第
１のトランジスタ６４及び第２のトランジスタ６
６が設置され、トランジスタ６４，６６のエミツ
タ側には定電流源６８が接続されている。トラン
ジスタ６４のベースは信号入力端子７０に接続さ
れ、トランジスタ６６のベースは帰還端子７２に
接続されている。

また、中段及び出力段増幅器４５，４６はトラ
ンジスタ７４，７６、抵抗７８及び高域位相補正
用のコンデンサ８０から構成されている。トラン
ジスタ７６及び抵抗７８からなるエミツタフオロ
ワ回路は、バツフアアンプを構成しており、トラ
ンジスタ７６のエミツタには出力端子８２が接続
されている。なお、端子８４は直流電圧V_CCが印
加される電源供給端子であり、また、端子８６は
接地端子（GND）である。

この実施例では、信号入力端子７０及びバイア
ス出力端子５８間には、差動増幅器４４に増幅す
べき信号を与える信号源として再生用の磁気ヘツ
ド８８がカツプリングコンデンサを介さずに直結
されている。

そして、帰還端子７２及びバイアス出力端子５
８間には、抵抗８９及びコンデンサ９０の直列回
路で構成されるインビーダンス素子９２が接続さ
れているとともに、出力端子８２と帰還端子７２
との間には、出力を帰還端子７２に帰還して任意
の補正をする抵抗９４，９６及びコンデンサ９８
からなるイコライザ素子１００が接続されてい
る。

以上のように構成したので、磁気ヘツド８８に
検出された再生入力は、差動増幅器４４で増幅さ
れた後、出力段増幅器４６で増幅され、その増幅
出力は出力端子８２より取り出される。

そして、バイアス回路４２においては、トラン
ジスタ５２のベースに、定電圧源５０より一定の
ベース電圧が加えられるとともに、定電流源４８
より一定のベース電流が加えられることから、ト
ランジスタ５２のエミツタ側の抵抗５６には一定
のバイアス電圧が発生する。トランジスタ５２の
エミツタに発生したバイアス電圧は、バイアス回
路４２のバイアス出力端子５８から磁気ヘツド８
８を介して信号入力端子７０に加えられるととも
に、インビーダンス素子９２を介して帰還端子７
２に加えられる。

ところで、平衡状態にある差動増幅器４４で
は、各トランジスタ６４，６６の各ベース電圧が
等しくなることから、トランジスタ６４のベース
電圧がバイアス回路４２のバイアス電圧によつて
設定されると、その平衡状態を維持するためにト
ランジスタ６６のベース電圧もそのバイアス電圧
に維持されることになる。このような関係から、
信号入力端子７０及び帰還端子７２の直流電位が
バイアス電圧によつて設定されるので、入力系及
び帰還系の直流電位がそのバイアス電圧に保持さ
れる。この結果、入力系及び帰還系の直流電位が
一定のバイアス電圧を以てフローテイング状態に
維持され、インビーダンス素子９２の端子間はバ
イアス電圧によつて等直流電位に保持される。

そして、このような入力系及び帰還系の電位が
バイアス電圧によつて設定されるので、差動増幅
器４４、中段増幅器４５及び出力段増幅器４６と
ともにイコライザ素子１００を含めた帰還増幅器
の帰還動作によつて出力端子８２の直流出力電圧
もバイアス電圧に等しくなる。

そこで、増幅動作中において入力側に何等かの
外乱ノイズが混入しても、差動増幅器４４の差動
増幅動作により相殺され、外乱ノイズは出力とし
て発生しない。即ち、トランジスタ６４，６６は
前記のような接続形態によりほぼ同相同電位レベ
ルで外乱ノイズの影響を受けるので、出力段増幅
器４６の入力側には、何等の変化分をも生じさせ
ないためである。この場合、交流（AC）利得を
G_VCとすれば、交流利得G_VCは、 G_VC≒20log（Z_N100／Z_N92） …(1) となる。但し、Z_N100はイコライザ素子１００の
インビーダンス、Z_N92はインビーダンス素子９２
のインビーダンスである。

このような動作により、接地（GND）ライン
からのノイズの影響、特に、ハムの影響を受け難
く、増幅器４０のＳ／Ｎが改善されるとともに、
入力カツプリングコンデンサが不要になるために
コスト低減が図られ、しかも、低減時定数の減少
により、低減の安定度の向上を図ることができ
る。

次に、第３図は、この発明の増幅器の応用例で
あるIC増幅器の等価回路を示す。前記実施例で
は、単一入力のプリアンプについて説明したが、
この発明の増幅器は片チヤンネル２入力のオート
リバースデツキ用のプリアンプに好適な入力切換
増幅器にも適用できるものである。

即ち、オートリバースデツキでは、録音テープ
の再生方向が自動的に反転可能に構成されている
ことから、ステレオ再生のために左右各チヤンネ
ル毎に２組の磁気ヘツド８８Ａ，８８Ｂが並設さ
れている。これに対応して、増幅器１０２には、
２組の差動増幅器４４Ａ，４４Ｂとともに、これ
ら差動増幅器４４Ａ，４４Ｂの動作を切り換える
切換回路１０４が設置されている。

差動増幅器４４Ａ，４４Ｂには、トランジスタ
６０，６２からなるカレントミラー回路と、トラ
ンジスタ１０６及び抵抗１０８からなる定電流源
６８とが共通に設置されるとともに、第１のトラ
ンジスタ６４Ａ，６４Ｂ及び第２のトランジスタ
６６Ａ，６６Ｂが設置されている。また、切換回
路１０４は、トランジスタ１１０，１１２及び抵
抗１１４，１１６，１１８から構成されている。

この増幅器１０２の場合、バイアス回路４２
は、差動増幅器４４Ａ，４４Ｂの入力系及び帰還
系の基準電圧を付与するだけでなく、定電流源６
８のトランジスタ１０６並びに切換回路１０４の
トランジスタ１１０にも、バイアス電圧を与える
ように構成されている。即ち、バイアス回路４２
において、定電流源４８はトランジスタ１２０，
１２２、ダイオード１２４及び抵抗１２６，１２
８から構成され、定電圧源５０はダイオード１３
０，１３２，１３４，１３６，１３８，１４０で
構成されている。トランジスタ１０６のベースに
は、定電圧ダイオード１３８，１４０で設定され
るバイアス電圧が与えられ、また、トランジスタ
１１０のベースにはダイオード１３６，１３８，
１４０で設定されるバイアス電圧が与えられてい
る。

そして、前記実施例と同様にトランジスタ５２
のエミツタに接続されたバイアス出力端子５８に
は、一定のバイアス電圧が発生し、このバイアス
電圧は、トランジスタ６４Ａ，６４Ｂのベースに
接続された信号入力端子７０Ａ，７０Ｂに信号源
としての各磁気ヘツド８８Ａ，８８Ｂを介して加
えられるとともに、トランジスタ６６Ａ，６６Ｂ
のベースに接続された帰還端子７２にもインビー
ダンス素子９２を介して加えられ、入力系及び帰
還系の基準電位に成つている。

また、切換回路１０４において、トランジスタ
１１２のベースに接続された制御入力端子１４２
には、切換制御回路１４４から制御入力が与えら
れる。この実施例の場合、切換制御回路１４４は
録音テープの再生方向を検出してオン、オフする
オートリバーススイツチ１４６で構成され、この
スイツチ１４６がオンするとき、制御入力端子１
４２は電圧V_CCの印加で高レベルに維持される。

増幅器１０２では、中段増幅器４５は、トラン
ジスタ７４及びコンデンサ８０に抵抗８１を加え
て構成され、出力段増幅器４６のトランジスタ７
６のエミツタに接続された出力端子８２には、ト
ーンコントロール回路１４８が接続され、さら
に、この出力端子８２と帰還端子７２との間に
は、前記実施例と同様にイコライザ素子１００が
挿入されている。

また、この増幅器１０２の場合、電源投入時の
急激な電位変化に伴うポツプ音の発生防止を図る
ため、トランジスタ６６Ａ，６６Ｂのベースとト
ランジスタ５２のエミツタとの間には、電位調整
用の抵抗１５０が挿入されている。

このような構成によれば、制御入力端子１４２
に与えられるオートリバーススイツチ１４６のオ
ン、オフに伴う電位変化によつて切換回路１０４
のトランジスタ１１０，１１２が交互に切り換え
られ、これによつて差動増幅器４４Ａ，４４Ｂの
何れか一方の動作が選択されることになる。この
結果、磁気ヘツド８８Ａ又は磁気ヘツド８８Ｂの
再生入力が増幅されて出力端子８２からトーンコ
ントロール回路１４８に出力される。

このような入力切換えが可能にされた増幅器１
０２においても、入力側及び負帰還側の基準電位
がバイアス出力端子５８からのバイアス電圧で与
えられているので、差動増幅器４４Ａ，４４Ｂの
差動増幅動作により前記と同様の効果が得られる
ものである。

以上説明したように、この発明によれば、入力
系及び帰還系の基準電位がバイアス回路が発生す
る一定のバイアス電圧に保持されるので、増幅動
作中において入力側に何等かの外乱ノイズが混入
しても、差動増幅器の増幅動作により相殺され、
外乱ノイズを出力として発生させることがないの
で、外乱ノイズによる悪影響を除去できるととも
に、入力側のカツプリングコンデンサが不要に成
るので、コスト低減とともに低減の安定度を向上
させることができる。

【図面の簡単な説明】

第１図は従来のヘツドアンプの一例を示す回路
図、第２図はこの発明の増幅器の一実施例を示す
回路図、第３図はこの発明の増幅器の応用例であ
るIC増幅器の等価回路を示す回路図である。 ４０，１０２……増幅器、４２……バイアス回
路、４４，４４Ａ，４４Ｂ……差動増幅器、４５
……中段増幅器（出力側回路）、４６……出力段
増幅器（出力側回路）、５８……バイアス出力端
子、７０，７０Ａ，７０Ｂ……信号入力端子、７
２……帰還端子、６４，６４Ａ，６４Ｂ……第１
のトランジスタ、６６，６６Ａ，６６Ｂ……第２
のトランジスタ、８８，８８Ａ，８８Ｂ……磁気
ヘツド（信号源）、９２……インピーダンス素子、
１００……イコライザ素子。

Claims (1)

1. 【特許請求の範囲】 １ エミツタが共通に接続された第１及び第２の
   トランジスタを有する差動増幅器と、 一定電圧のバイアス電圧を発生するバイアス回
   路と、 前記第１のトランジスタのベースが接続された
   信号入力端子と、前記バイアス回路のバイアス出
   力点との間に接続されて前記差動増幅器に増幅す
   べき信号を与える信号源と、 前記差動増幅器の出力側に設置され、前記差動
   増幅器の出力を増幅して取り出す出力側回路と、 前記第２のトランジスタのベースが接続される
   とともに、前記出力側回路の出力がイコライザ素
   子を介して帰還される帰還端子と、前記バイアス
   回路のバイアス出力点との間に接続されたインピ
   ーダンス素子とから構成したことを特徴とする増
   幅器。