JP2888837B2 - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JP2888837B2 JP2888837B2 JP63177790A JP17779088A JP2888837B2 JP 2888837 B2 JP2888837 B2 JP 2888837B2 JP 63177790 A JP63177790 A JP 63177790A JP 17779088 A JP17779088 A JP 17779088A JP 2888837 B2 JP2888837 B2 JP 2888837B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- mirror circuit
- differential amplifier
- transistor
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、オーディオ信号などの信号振幅の加減、
制御などに用いられる利得可変増幅器に関する。
制御などに用いられる利得可変増幅器に関する。
従来、音響再生手段としてヘッドフォンを主体とする
テープレコーダ、CDプレーヤなどのいわゆるヘッドフォ
ンオーディオ分野では、たとえば、第４図に示すよう
に、最終段の電力増幅器２の前段側に再生出力の振幅レ
ベルを聴き易い音量レベルに調整するための電子ボリュ
ームとしての利得可変増幅器４が設置されている。
テープレコーダ、CDプレーヤなどのいわゆるヘッドフォ
ンオーディオ分野では、たとえば、第４図に示すよう
に、最終段の電力増幅器２の前段側に再生出力の振幅レ
ベルを聴き易い音量レベルに調整するための電子ボリュ
ームとしての利得可変増幅器４が設置されている。
この利得可変増幅器４の前段には、磁気ヘッドやFM復
調回路が設置され、入力端子６には増幅すべき入力信号
Viが加えられる。そして、この利得可変増幅器４には、
動作電流の加減によって増幅利得が加減可能な差動増幅
器40が設置されており、一対のトランジスタ402、404の
エミッタを共通に接続した差動対に対し、動作電流を加
減するための電流源406が設置されている。各トランジ
スタ402、404のベースには、バイアス回路41から一定の
バイアス電圧VBが抵抗408、410を通して加えられてい
る。
調回路が設置され、入力端子６には増幅すべき入力信号
Viが加えられる。そして、この利得可変増幅器４には、
動作電流の加減によって増幅利得が加減可能な差動増幅
器40が設置されており、一対のトランジスタ402、404の
エミッタを共通に接続した差動対に対し、動作電流を加
減するための電流源406が設置されている。各トランジ
スタ402、404のベースには、バイアス回路41から一定の
バイアス電圧VBが抵抗408、410を通して加えられてい
る。
この場合、バイアス回路41では、電源端子42および接
地端子43の間に加えられた電源電圧VCCを抵抗412、414
およびキャパシタ416を以て分圧することにより、バイ
アス電圧VBとして電源電圧VCCの1/2の電圧VCC/2が設定
されている。
地端子43の間に加えられた電源電圧VCCを抵抗412、414
およびキャパシタ416を以て分圧することにより、バイ
アス電圧VBとして電源電圧VCCの1/2の電圧VCC/2が設定
されている。
そして、トランジスタ402のベースには、入力信号Vi
が抵抗418を通して加えられている。したがって、入力
信号Viは、電流源406により動作電流Ｉで増幅利得が設
定された差動増幅器40によって増幅される。そして、差
動増幅器40の各トランジスタ402、404に流れる差動電流
は、各トランジスタ402、404のコレクタ側に能動負荷と
して設置されたトランジスタ420、422を以て取り出さ
れ、トランジスタ422に流れる電流は、トランジスタ422
と電流ミラー回路を構成するトランジスタ424、トラン
ジスタ42に流れる電流は、トランジスタ420と電流ミラ
ー回路を構成するトランジスタ426に流れる。各トラン
ジスタ424、426に流れる電流は、電流合成回路としての
電流ミラー回路を構成するトランジスタ428、430に加え
られて合成され、トランジスタ426、430の電流の授受に
よる不足電流または余剰電流によって振幅調整された出
力信号Vjが、バイアス回路41から抵抗432を通して加え
られるバイアス電圧VBを基準にして出力端子８から取り
出される。
が抵抗418を通して加えられている。したがって、入力
信号Viは、電流源406により動作電流Ｉで増幅利得が設
定された差動増幅器40によって増幅される。そして、差
動増幅器40の各トランジスタ402、404に流れる差動電流
は、各トランジスタ402、404のコレクタ側に能動負荷と
して設置されたトランジスタ420、422を以て取り出さ
れ、トランジスタ422に流れる電流は、トランジスタ422
と電流ミラー回路を構成するトランジスタ424、トラン
ジスタ42に流れる電流は、トランジスタ420と電流ミラ
ー回路を構成するトランジスタ426に流れる。各トラン
ジスタ424、426に流れる電流は、電流合成回路としての
電流ミラー回路を構成するトランジスタ428、430に加え
られて合成され、トランジスタ426、430の電流の授受に
よる不足電流または余剰電流によって振幅調整された出
力信号Vjが、バイアス回路41から抵抗432を通して加え
られるバイアス電圧VBを基準にして出力端子８から取り
出される。
この出力信号Vjは、出力端子８から電力増幅器２に加
えられて増幅され、電力増幅器２を通して得られた最終
的な出力信号V0が、出力端子10からヘッドフォン12に加
えられる。この結果、利得可変増幅器４の可変利得に応
じた音量がヘッドフォン12によって再生される。
えられて増幅され、電力増幅器２を通して得られた最終
的な出力信号V0が、出力端子10からヘッドフォン12に加
えられる。この結果、利得可変増幅器４の可変利得に応
じた音量がヘッドフォン12によって再生される。
そして、このような利得可変増幅器４を用いた場合に
は、ICによって構成しても、トランジスタ420、422、42
4、426の素子特性のばらつきや電流ミラー回路を構成す
るトランジスタ428、430におけるベース電流による誤差
によって出力信号Vjにオフセットを生じさせ、これが電
力増幅器２の利得倍されて出力信号V0に生じることが知
られている。
は、ICによって構成しても、トランジスタ420、422、42
4、426の素子特性のばらつきや電流ミラー回路を構成す
るトランジスタ428、430におけるベース電流による誤差
によって出力信号Vjにオフセットを生じさせ、これが電
力増幅器２の利得倍されて出力信号V0に生じることが知
られている。
たとえば、ヘッドフォンオーディオ機器では、携帯の
便利さから、低電圧動作が行われており、3Vでの動作で
は、入力信号Viが無い無信号入力のとき、入力換算値で
1mV程度のオフセットを生じ、電力増幅器２の利得を50d
B程度とすると、出力信号V0には300mV程度のオフセット
出力が生じることになる。
便利さから、低電圧動作が行われており、3Vでの動作で
は、入力信号Viが無い無信号入力のとき、入力換算値で
1mV程度のオフセットを生じ、電力増幅器２の利得を50d
B程度とすると、出力信号V0には300mV程度のオフセット
出力が生じることになる。
このため、このような利得可変増幅器４を用いた場合
には、出力信号V0のダイナミックレンジが低下するとい
う欠点があった。
には、出力信号V0のダイナミックレンジが低下するとい
う欠点があった。
そこで、第５図に示すように、オフセットを回避した
利得可変増幅器４が用いられている。この利得可変増幅
器４では、電流ミラー回路を構成するトランジスタ42
8、430に代え、差動増幅器40の各トランジスタ402、404
に対して能動負荷を構成する電流ミラー回路を成すトラ
ンジスタ434、436が設置されている。そして、トランジ
スタ434、436に生じるベース電流誤差に対応した電流
が、定電流源438およびトランジスタ440を通じて差動増
幅器40の出力側に供給され、オフセットの軽減が図られ
ている。
利得可変増幅器４が用いられている。この利得可変増幅
器４では、電流ミラー回路を構成するトランジスタ42
8、430に代え、差動増幅器40の各トランジスタ402、404
に対して能動負荷を構成する電流ミラー回路を成すトラ
ンジスタ434、436が設置されている。そして、トランジ
スタ434、436に生じるベース電流誤差に対応した電流
が、定電流源438およびトランジスタ440を通じて差動増
幅器40の出力側に供給され、オフセットの軽減が図られ
ている。
ところで、このような利得可変増幅器４では、トラン
ジスタ434、436のベース電流誤差に対応して定電流源43
8の定電流I0を設定することが不可欠であって、トラン
ジスタ434、436のベース電流誤差と、トランジスタ440
から供給されるベース電流とを確実に相殺することが困
難であるので、オフセットを無視できる程度に軽減させ
ることは不可能であった。
ジスタ434、436のベース電流誤差に対応して定電流源43
8の定電流I0を設定することが不可欠であって、トラン
ジスタ434、436のベース電流誤差と、トランジスタ440
から供給されるベース電流とを確実に相殺することが困
難であるので、オフセットを無視できる程度に軽減させ
ることは不可能であった。
そこで、この発明は、オフセットを無視できる程度に
軽減させた利得可変増幅器の提供を目的とする。
軽減させた利得可変増幅器の提供を目的とする。
この発明の利得可変増幅器は、第１の電流ミラー回路
を負荷とし、動作電流によって増幅利得が可変可能な差
動増幅器と、この差動増幅器に設置されて前記動作電流
を流す第１の電流源と、所定の電流を発生させる第２の
電流源と、この第２の電流源が発生した前記電流に応じ
て前記第１の電流ミラー回路のダイオード側から電流を
引き込む第２の電流ミラー回路とを備え、前記第２の電
流源が発生する電流値、前記第２の電流ミラー回路に設
定する電流比率の設定により、前記第２の電流ミラー回
路が引き込む電流を前記第１の電流ミラー回路の電流誤
差に相当する電流に設定してなることを特徴とする。
を負荷とし、動作電流によって増幅利得が可変可能な差
動増幅器と、この差動増幅器に設置されて前記動作電流
を流す第１の電流源と、所定の電流を発生させる第２の
電流源と、この第２の電流源が発生した前記電流に応じ
て前記第１の電流ミラー回路のダイオード側から電流を
引き込む第２の電流ミラー回路とを備え、前記第２の電
流源が発生する電流値、前記第２の電流ミラー回路に設
定する電流比率の設定により、前記第２の電流ミラー回
路が引き込む電流を前記第１の電流ミラー回路の電流誤
差に相当する電流に設定してなることを特徴とする。
また、この発明の利得可変増幅器は、第１の電流ミラ
ー回路を負荷とし、動作電流によって増幅利得が可変可
能な第１の差動増幅器と、この第１の差動増幅器に設置
されて前記動作電流を流す第１の電流源と、前記第１の
差動増幅器と共通の入力関係を持つ第２の差動増幅器
と、この第２の差動増幅器に対して動作電流を流す第２
の電流源と、前記第２の差動増幅器によって得られる電
流を取り出す第２の電流ミラー回路と、この第２の電流
ミラー回路から前記電流を受けて発生させたベース電流
を前記第１の差動増幅器の出力側に供給するトランジス
タと（トランジスタ49）を備え、前記第２の差動増幅
器、前記第２の電流ミラー回路及び前記トランジスタに
より、前記第１の電流ミラー回路の電流誤差に相当する
前記ベース電流を生じさせることにより、前記第１の電
流ミラー回路の電流誤差を前記ベース電流を以て相殺さ
せたことを特徴とする。
ー回路を負荷とし、動作電流によって増幅利得が可変可
能な第１の差動増幅器と、この第１の差動増幅器に設置
されて前記動作電流を流す第１の電流源と、前記第１の
差動増幅器と共通の入力関係を持つ第２の差動増幅器
と、この第２の差動増幅器に対して動作電流を流す第２
の電流源と、前記第２の差動増幅器によって得られる電
流を取り出す第２の電流ミラー回路と、この第２の電流
ミラー回路から前記電流を受けて発生させたベース電流
を前記第１の差動増幅器の出力側に供給するトランジス
タと（トランジスタ49）を備え、前記第２の差動増幅
器、前記第２の電流ミラー回路及び前記トランジスタに
より、前記第１の電流ミラー回路の電流誤差に相当する
前記ベース電流を生じさせることにより、前記第１の電
流ミラー回路の電流誤差を前記ベース電流を以て相殺さ
せたことを特徴とする。
そして、この発明の利得可変増幅器は、第１の電流ミ
ラー回路を負荷とし、動作電流によって増幅利得が可変
可能な第１の差動増幅器と、この第１の差動増幅器に設
置されて前記動作電流を流す第１の電流源と、前記第１
の差動増幅器と共通の入力関係を持つ第２の差動増幅器
と、この第２の差動増幅器に対して動作電流を流す第２
の電流源と、前記第２の差動増幅器によって得られる電
流を取り出す第２の電流ミラー回路と、この第２の電流
ミラー回路に発生させた電流を前記第１の電流ミラー回
路のダイオード側から引き込む第３の電流ミラー回路と
を備え、前記第２の差動増幅器、前記第２の電流ミラー
回路及び前記第３の電流ミラー回路により、前記第１の
電流ミラー回路の電流誤差に相当する前記電流を生じさ
せて、前記第１の電流ミラー回路の電流誤差を相殺させ
たことを特徴とする。
ラー回路を負荷とし、動作電流によって増幅利得が可変
可能な第１の差動増幅器と、この第１の差動増幅器に設
置されて前記動作電流を流す第１の電流源と、前記第１
の差動増幅器と共通の入力関係を持つ第２の差動増幅器
と、この第２の差動増幅器に対して動作電流を流す第２
の電流源と、前記第２の差動増幅器によって得られる電
流を取り出す第２の電流ミラー回路と、この第２の電流
ミラー回路に発生させた電流を前記第１の電流ミラー回
路のダイオード側から引き込む第３の電流ミラー回路と
を備え、前記第２の差動増幅器、前記第２の電流ミラー
回路及び前記第３の電流ミラー回路により、前記第１の
電流ミラー回路の電流誤差に相当する前記電流を生じさ
せて、前記第１の電流ミラー回路の電流誤差を相殺させ
たことを特徴とする。
〔作用〕 このように構成すると、第１の電流源に対応して設置
されて前記動作電流に対応した電流が第２の電流源によ
って得られ、第２の電流源に生じた電流が第２の電流ミ
ラー回路に、第１の電流ミラー回路のダイオード側から
引き込まれるので、第１の電流ミラー回路側の電流誤差
が第２の電流ミラー回路の電流引込みによって相殺さ
れ、オフセットが無視できる程度に軽減される。
されて前記動作電流に対応した電流が第２の電流源によ
って得られ、第２の電流源に生じた電流が第２の電流ミ
ラー回路に、第１の電流ミラー回路のダイオード側から
引き込まれるので、第１の電流ミラー回路側の電流誤差
が第２の電流ミラー回路の電流引込みによって相殺さ
れ、オフセットが無視できる程度に軽減される。
また、第１の差動増幅器に対して入力関係を共通にし
た第２の差動増幅器が設置され、この第２の差動増幅器
に対し、第１の電流ミラー回路に対応する第２の電流ミ
ラー回路を設置することにより、第１の電流ミラー回路
と等しい電流を第２の電流ミラー回路に流し、この電流
に基づいて第３の電流源から第１の電流ミラー回路の誤
差電流分に等しい電流を生じさせ、この電流を第１の差
動増幅器の出力側に供給しているので、第１の電流ミラ
ー回路の誤差電流分が相殺され、オフセットが無視でき
る程度に軽減される。
た第２の差動増幅器が設置され、この第２の差動増幅器
に対し、第１の電流ミラー回路に対応する第２の電流ミ
ラー回路を設置することにより、第１の電流ミラー回路
と等しい電流を第２の電流ミラー回路に流し、この電流
に基づいて第３の電流源から第１の電流ミラー回路の誤
差電流分に等しい電流を生じさせ、この電流を第１の差
動増幅器の出力側に供給しているので、第１の電流ミラ
ー回路の誤差電流分が相殺され、オフセットが無視でき
る程度に軽減される。
そして、第３の電流源に生じさせた電流に等しい電流
を第１の電流ミラー回路のダイオード側から第３の電流
ミラー回路に引き込んでも、同様に第１の電流ミラー回
路の誤差電流分を相殺でき、オフセットを軽減すること
ができる。
を第１の電流ミラー回路のダイオード側から第３の電流
ミラー回路に引き込んでも、同様に第１の電流ミラー回
路の誤差電流分を相殺でき、オフセットを軽減すること
ができる。
第１図は、この発明の利得可変増幅器の第１実施例を
示す。
示す。
利得可変増幅２には、動作電流によって増幅利得が加
減可能にされた差動増幅器40が設置されており、差動増
幅器40には、一対のトランジスタ402、404が設置されて
いるとともに、動作電流Ｉを任意に加減するための第１
の電流源45Aが設置されている。電流源45Aは、任意に電
流を加減可能にした電流源を以て構成することができ
る。
減可能にされた差動増幅器40が設置されており、差動増
幅器40には、一対のトランジスタ402、404が設置されて
いるとともに、動作電流Ｉを任意に加減するための第１
の電流源45Aが設置されている。電流源45Aは、任意に電
流を加減可能にした電流源を以て構成することができ
る。
トランジスタ402、404の各ベースには、抵抗412、414
およびキャパシタ416からなるバイアス回路41から一定
のバイアス電圧VBが加えられ、一方のトランジスタ402
のベースには、入力端子６から任意の振幅を持つ入力信
号Viが抵抗418を通して加えられている。
およびキャパシタ416からなるバイアス回路41から一定
のバイアス電圧VBが加えられ、一方のトランジスタ402
のベースには、入力端子６から任意の振幅を持つ入力信
号Viが抵抗418を通して加えられている。
そこで、電流源45Aによって差動増幅器40の各トラン
ジスタ402、404に流れる動作電流Ｉを加減すると、その
動作電流Ｉを動作点として各トランジスタ402、404に入
力信号Viの信号振幅に対応した差動電流が流れる。
ジスタ402、404に流れる動作電流Ｉを加減すると、その
動作電流Ｉを動作点として各トランジスタ402、404に入
力信号Viの信号振幅に対応した差動電流が流れる。
各トランジスタ402、404のコレクタ側には、差動増幅
器40の負荷を構成する第１の電流ミラー回路46Aが設置
されている。この電流ミラー回路46Aは、トランジスタ4
62、464を以て構成されており、トランジスタ402側のト
ランジスタ462がダイオードとして構成されている。
器40の負荷を構成する第１の電流ミラー回路46Aが設置
されている。この電流ミラー回路46Aは、トランジスタ4
62、464を以て構成されており、トランジスタ402側のト
ランジスタ462がダイオードとして構成されている。
また、トランジスタ404、464のコレクタ側から振幅調
整出力としての出力信号Vjがバイアス回路41で設定され
たバイアス電圧VBを中点レベルとして得られ、出力端子
８から取り出される。
整出力としての出力信号Vjがバイアス回路41で設定され
たバイアス電圧VBを中点レベルとして得られ、出力端子
８から取り出される。
そして、電流源45Aに対応した第２の電流源45Bが設置
されている。この電流源45Bは、トランジスタ462、464
のベース電流誤差を相殺する電流IKを生じさせる電流源
であり、電流源45Aの動作電流Ｉと等しい変化率を以て
変化する電流IKを発生させる。たとえば、ICでは、電流
源45A、45Bは同等のトランジスタから共通の電流ミラー
回路によって構成され、電流源45Aの電流制御に応じた
電流IKが得られる。
されている。この電流源45Bは、トランジスタ462、464
のベース電流誤差を相殺する電流IKを生じさせる電流源
であり、電流源45Aの動作電流Ｉと等しい変化率を以て
変化する電流IKを発生させる。たとえば、ICでは、電流
源45A、45Bは同等のトランジスタから共通の電流ミラー
回路によって構成され、電流源45Aの電流制御に応じた
電流IKが得られる。
この電流源45Bで得られた電流IKと等しい電流を電流
ミラー回路45Aのトランジスタ462からなるダイオード側
から引き込んで接地側に放流するため、電流ミラー回路
46Aと等しい第２の電流ミラー回路46Bが設置されてい
る。電流ミラー回路46Bは、電流ミラー回路46Aのトラン
ジスタ462に対応するトランジスタ463、トランジスタ46
4に対応するトランジスタ465を以て構成され、トランジ
スタ465のコレクタがトランジスタ462のベース・コレク
タに共通に接続されている。
ミラー回路45Aのトランジスタ462からなるダイオード側
から引き込んで接地側に放流するため、電流ミラー回路
46Aと等しい第２の電流ミラー回路46Bが設置されてい
る。電流ミラー回路46Bは、電流ミラー回路46Aのトラン
ジスタ462に対応するトランジスタ463、トランジスタ46
4に対応するトランジスタ465を以て構成され、トランジ
スタ465のコレクタがトランジスタ462のベース・コレク
タに共通に接続されている。
このように構成すれば、電流源45Aによって差動増幅
器40および電流ミラー回路46Aに動作電流Ｉが流れ、電
流源45Aに対応した電流源45Bには、動作電流Ｉに対応し
た等しい変化率を持つ電流IKが流れる。この電流IKは、
電流ミラー回路46Aのトランジスタ462、464のベース電
流による誤差電流と等しいので、この電流IKが、電流ミ
ラー回路46Bを通して電流ミラー回路46Aのトランジスタ
462、464のベースから引き出されると、オフセット出力
の原因となる電流ミラー回路46Aの誤差電流分が相殺さ
れることになる。この結果、入力信号Viに基づき、電流
ミラー回路46Aによる誤差電流分を含まない純粋な振幅
調整出力としての出力信号Vjが、出力端子８から取り出
される。
器40および電流ミラー回路46Aに動作電流Ｉが流れ、電
流源45Aに対応した電流源45Bには、動作電流Ｉに対応し
た等しい変化率を持つ電流IKが流れる。この電流IKは、
電流ミラー回路46Aのトランジスタ462、464のベース電
流による誤差電流と等しいので、この電流IKが、電流ミ
ラー回路46Bを通して電流ミラー回路46Aのトランジスタ
462、464のベースから引き出されると、オフセット出力
の原因となる電流ミラー回路46Aの誤差電流分が相殺さ
れることになる。この結果、入力信号Viに基づき、電流
ミラー回路46Aによる誤差電流分を含まない純粋な振幅
調整出力としての出力信号Vjが、出力端子８から取り出
される。
次に、第２図は、この発明の利得可変増幅器の第２実
施例を示す。
施例を示す。
第１の差動増幅器40Aに対応する第２の差動増幅器40B
が設置されている。差動増幅器40Bは、各トランジスタ4
02、404と入力関係が共通化されたトランジスタ403、40
5を以て構成され、差動増幅器40A側の第１の電流源45a
に対応する第２の電流源45bが設置され、電流源45aによ
って動作電流が制御される。
が設置されている。差動増幅器40Bは、各トランジスタ4
02、404と入力関係が共通化されたトランジスタ403、40
5を以て構成され、差動増幅器40A側の第１の電流源45a
に対応する第２の電流源45bが設置され、電流源45aによ
って動作電流が制御される。
また、差動増幅器40Bには、第１の電流ミラー回路46A
に対応する第２の電流ミラー回路46Bが設置され、トラ
ンジスタ403側の電流が電流ミラー回路46Bを以て取り出
される。この場合、トランジスタ403、405に流れる電流
の双方の加算電流を取り出すため、トランジスタ403の
電流能力を基準にしてトランジスタ463の電流能力が設
定され、トランジスタ463に対するトランジスタ465の電
流比が1:2に設定されている。
に対応する第２の電流ミラー回路46Bが設置され、トラ
ンジスタ403側の電流が電流ミラー回路46Bを以て取り出
される。この場合、トランジスタ403、405に流れる電流
の双方の加算電流を取り出すため、トランジスタ403の
電流能力を基準にしてトランジスタ463の電流能力が設
定され、トランジスタ463に対するトランジスタ465の電
流比が1:2に設定されている。
そして、トランジスタ465で引き出された電流は、第
３の電流源としてのトランジスタ49に供給されている。
すなわち、トランジスタ462、464と等価なトランジスタ
463が設置されており、トランジスタ465にはトランジス
タ463の２倍の電流が流れ、この電流によってトランジ
スタ49にはトランジスタ462、464のベース電流と等しい
ベース電流が得られる。
３の電流源としてのトランジスタ49に供給されている。
すなわち、トランジスタ462、464と等価なトランジスタ
463が設置されており、トランジスタ465にはトランジス
タ463の２倍の電流が流れ、この電流によってトランジ
スタ49にはトランジスタ462、464のベース電流と等しい
ベース電流が得られる。
ここで、トランジスタ463側からトランジスタ403に流
れる電流をId、トランジスタ462側からトランジスタ402
に流れる電流をIf、トランジスタ465からトランジスタ4
9に流れる電流をIg、誤差電流をIh、トランジスタ464か
らトランジスタ404側に流れる電流をIj、トランジスタ4
62のベース電流をIB1、トランジスタ464のベース電流を
IB2とすると、電流ミラー回路46Aでは、カレントミラー
効果により、電流Ifは、 If＝IB1＋IB2＋Ij≒Ij ・・・（１） となり、式（１）において、ベース電流（IB1＋IB2）が
オフセットの原因であるので、このベース電流（IB1＋I
B2）を相殺するための補正電流Ihを形成する。
れる電流をId、トランジスタ462側からトランジスタ402
に流れる電流をIf、トランジスタ465からトランジスタ4
9に流れる電流をIg、誤差電流をIh、トランジスタ464か
らトランジスタ404側に流れる電流をIj、トランジスタ4
62のベース電流をIB1、トランジスタ464のベース電流を
IB2とすると、電流ミラー回路46Aでは、カレントミラー
効果により、電流Ifは、 If＝IB1＋IB2＋Ij≒Ij ・・・（１） となり、式（１）において、ベース電流（IB1＋IB2）が
オフセットの原因であるので、このベース電流（IB1＋I
B2）を相殺するための補正電流Ihを形成する。
このため、トランジスタ462、463は等価であり、トラ
ンジスタ463に対するトランジスタ465の電流比を1:2、
トランジスタ462に対するトランジスタ464の電流比を1:
1とすると、Id＝If、Ig≒2Id、If≒Ijから、 Ig≒If＋Ij ・・・（２） となる。各トランジスタ462、463、464の電流増幅率を
βとすると、 から、 Ih≒IB1＋IB2 ・・・（５） となり、補正電流Ihは、電流ミラー回路46Aによって生
じる誤差電流であるベース電流（IB1＋IB2）と等しくな
る。
ンジスタ463に対するトランジスタ465の電流比を1:2、
トランジスタ462に対するトランジスタ464の電流比を1:
1とすると、Id＝If、Ig≒2Id、If≒Ijから、 Ig≒If＋Ij ・・・（２） となる。各トランジスタ462、463、464の電流増幅率を
βとすると、 から、 Ih≒IB1＋IB2 ・・・（５） となり、補正電流Ihは、電流ミラー回路46Aによって生
じる誤差電流であるベース電流（IB1＋IB2）と等しくな
る。
したがって、トランジスタ465のコレクタから流れる
電流Igによって、電流ミラー回路46Aの誤差電流である
トランジスタ462、464のベース電流と等しい補正電流Ih
が、トランジスタ462、464からトランジスタ402側に流
出したベース電流（IB1＋IB2）を補償する電流としてト
ランジスタ404側から引き出される。この結果、電流ミ
ラー回路46Aに生じた電流誤差が相殺され、誤差電流分
を含まない純粋な振幅調整出力としての出力信号Vjが、
出力端子８から取り出される。
電流Igによって、電流ミラー回路46Aの誤差電流である
トランジスタ462、464のベース電流と等しい補正電流Ih
が、トランジスタ462、464からトランジスタ402側に流
出したベース電流（IB1＋IB2）を補償する電流としてト
ランジスタ404側から引き出される。この結果、電流ミ
ラー回路46Aに生じた電流誤差が相殺され、誤差電流分
を含まない純粋な振幅調整出力としての出力信号Vjが、
出力端子８から取り出される。
次に、第３図は、この発明の利得可変増幅器の第３実
施例を示す。
施例を示す。
この実施例の利得可変増幅器では、第１の差動増幅器
40Aに対応して第２の差動増幅器40Bが設置されていると
ともに、第１の電流源45aに対応して第２の電流源45b、
第１の電流ミラー回路46Aに対して第２の電流ミラー回
路46Bが設置されている。
40Aに対応して第２の差動増幅器40Bが設置されていると
ともに、第１の電流源45aに対応して第２の電流源45b、
第１の電流ミラー回路46Aに対して第２の電流ミラー回
路46Bが設置されている。
電流ミラー回路46Bのトランジスタ463に対するトラン
ジスタ465の電流比が1:3に設定され、トランジスタ465
に流れる電流が電流源としてのトランジスタ49に供給さ
れている。
ジスタ465の電流比が1:3に設定され、トランジスタ465
に流れる電流が電流源としてのトランジスタ49に供給さ
れている。
そして、トランジスタ49で得られたベース電流を電流
ミラー回路46Aのトランジスタ462からなるダイオード側
から引き込むための第３の電流ミラー回路46Cが設置さ
れている。電流ミラー回路46Cは、トランジスタ466、46
7を以て構成され、トランジスタ49で得られたベース電
流がトランジスタ466、467の電流ミラー効果によってト
ランジスタ462からトランジスタ467側に引き込まれ、接
地側に放流されている。
ミラー回路46Aのトランジスタ462からなるダイオード側
から引き込むための第３の電流ミラー回路46Cが設置さ
れている。電流ミラー回路46Cは、トランジスタ466、46
7を以て構成され、トランジスタ49で得られたベース電
流がトランジスタ466、467の電流ミラー効果によってト
ランジスタ462からトランジスタ467側に引き込まれ、接
地側に放流されている。
ところで、電流補正動作において、トランジスタ49、
462、463、464、465のPNP型トランジスタの電流増幅率h
feをβ、トランジスタ402、403、404、405、466、467の
NPN型トランジスタの電流増幅率hfeをβＮとし、また、
トランジスタ463に流れる電流をI1、トランジスタ465に
流れる電流をI2、トランジスタ49に流れる電流をI3、ト
ランジスタ49のベース電流をI4、トランジスタ466のベ
ースに流れる電流をI5、トランジスタ467に流れる補正
電流をI6、トランジスタ462に流れる電流をI7、トラン
ジスタ464に流れる電流をI8、トランジスタ402に流れる
電流をI9、出力端子８側から差動増幅器40A側に流れ込
む誤差電流をIRとすると、トランジスタ463、465の電流
比を1:2とするとき、各電流I1、I2、I4、I6、I7およびI
8には、 の関係が成立し、式（９）を変形し、 式（９）、（10）から、 となり、式（７）、（８）から、 となる。ここで、（1/β）・I6≒０とすると、I1＝I7と
近似できるので、補正電流I6は、 となり、電流I9は、 となる。
462、463、464、465のPNP型トランジスタの電流増幅率h
feをβ、トランジスタ402、403、404、405、466、467の
NPN型トランジスタの電流増幅率hfeをβＮとし、また、
トランジスタ463に流れる電流をI1、トランジスタ465に
流れる電流をI2、トランジスタ49に流れる電流をI3、ト
ランジスタ49のベース電流をI4、トランジスタ466のベ
ースに流れる電流をI5、トランジスタ467に流れる補正
電流をI6、トランジスタ462に流れる電流をI7、トラン
ジスタ464に流れる電流をI8、トランジスタ402に流れる
電流をI9、出力端子８側から差動増幅器40A側に流れ込
む誤差電流をIRとすると、トランジスタ463、465の電流
比を1:2とするとき、各電流I1、I2、I4、I6、I7およびI
8には、 の関係が成立し、式（９）を変形し、 式（９）、（10）から、 となり、式（７）、（８）から、 となる。ここで、（1/β）・I6≒０とすると、I1＝I7と
近似できるので、補正電流I6は、 となり、電流I9は、 となる。
式（11）、（13）から、誤差電流IRと補正電流I6の差
電流Irは、 となり、I9、I8の差は（1/β）・I7程度となる。
電流Irは、 となり、I9、I8の差は（1/β）・I7程度となる。
また、たとえば、NPN型トランジスタの電流増幅率hfe
＝βＮ＝60、PNP型トランジスタの電流増幅率hfe＝β＝
35、I7＝120μＡとして差電流Irを算出すると、式（1
5）から、 となり、電力増幅器２の出力信号V0側に生じるオフセッ
トの換算（出力オフセット換算）では、−267mVとな
る。
＝βＮ＝60、PNP型トランジスタの電流増幅率hfe＝β＝
35、I7＝120μＡとして差電流Irを算出すると、式（1
5）から、 となり、電力増幅器２の出力信号V0側に生じるオフセッ
トの換算（出力オフセット換算）では、−267mVとな
る。
ここで、βＮ＝120、β＝70、I7＝120μＡとすると、
式（15）から、 となり、出力オフセット換算では、−136mVとなる。
式（15）から、 となり、出力オフセット換算では、−136mVとなる。
これらの値から明らかなように、誤差が補正できない
ことが判る。誤差が大きい原因は、式（15）におけるβ
Ｎβ２の項があるためである。これを打ち消すために
は、式（12）と式（15）の第３式から、電流ミラー回路
46Bのトランジスタ463、465の電流比を1:3にすればよい
ことが判る。
ことが判る。誤差が大きい原因は、式（15）におけるβ
Ｎβ２の項があるためである。これを打ち消すために
は、式（12）と式（15）の第３式から、電流ミラー回路
46Bのトランジスタ463、465の電流比を1:3にすればよい
ことが判る。
そこで、トランジスタ463、465の電流比を1:3にする
と、 であるから、式（15）と同様に、 となる。
と、 であるから、式（15）と同様に、 となる。
たとえば、βＮ＝120、β＝70、I7＝120μＡのとき、
Ir＝0.03μＡ、出力オフセット換算で−2.4mVとなり、
最悪条件であるβＮ＝60、β＝35、I7＝120μＡのと
き、Ir＝0.1μＡ、出力オフセット換算で−8.1mVとな
る。したがって、オフセットを確実に補正するには、ト
ランジスタ466、467の電流比を1:1に設定し、これを基
準にして電流能力をトランジスタ463、462、464を２
倍、トランジスタ402、403、404、405を３倍、また、ト
ランジスタ465を６倍に設定すればよい。
Ir＝0.03μＡ、出力オフセット換算で−2.4mVとなり、
最悪条件であるβＮ＝60、β＝35、I7＝120μＡのと
き、Ir＝0.1μＡ、出力オフセット換算で−8.1mVとな
る。したがって、オフセットを確実に補正するには、ト
ランジスタ466、467の電流比を1:1に設定し、これを基
準にして電流能力をトランジスタ463、462、464を２
倍、トランジスタ402、403、404、405を３倍、また、ト
ランジスタ465を６倍に設定すればよい。
そして、式（15）において、（1/β）・I6を無視しな
いときの差電流Irは、トランジスタ463、465の電流比を
1:nとすると、差電流Irは、 となり、ｎ＝３の場合、分子のβ２βＮの項が無くなる
ので、 となる。
いときの差電流Irは、トランジスタ463、465の電流比を
1:nとすると、差電流Irは、 となり、ｎ＝３の場合、分子のβ２βＮの項が無くなる
ので、 となる。
したがって、トランジスタ465から供給されたコレク
タ電流に基づき、電流ミラー回路46Aの誤差電流である
トランジスタ462、464のベース電流と等しい補正電流I6
が、トランジスタ49で求められ、電流ミラー回路46Cを
通じてトランジスタ467に引き込まれて接地側に放流さ
れるので、電流ミラー回路46Aに生じた電流誤差が相殺
され、誤差電流分を含まない純粋な振幅調整出力として
の出力信号Vjが、出力端子８から取り出される。
タ電流に基づき、電流ミラー回路46Aの誤差電流である
トランジスタ462、464のベース電流と等しい補正電流I6
が、トランジスタ49で求められ、電流ミラー回路46Cを
通じてトランジスタ467に引き込まれて接地側に放流さ
れるので、電流ミラー回路46Aに生じた電流誤差が相殺
され、誤差電流分を含まない純粋な振幅調整出力として
の出力信号Vjが、出力端子８から取り出される。
なお、実施例では、オーディオ増幅を例に取って説明
したが、この発明は、オーディオ増幅以外のアナログ信
号の増幅に用いることができる。
したが、この発明は、オーディオ増幅以外のアナログ信
号の増幅に用いることができる。
この発明によれば、差動増幅器に設置された電流ミラ
ー回路の電流誤差を抑制でき、オフセットを無視できる
程度に軽減でき、特に、トランジスタの電流増幅率の大
小による影響を受けることなく、オフセットを軽減で
き、しかも、ICで容易に構成することができる。
ー回路の電流誤差を抑制でき、オフセットを無視できる
程度に軽減でき、特に、トランジスタの電流増幅率の大
小による影響を受けることなく、オフセットを軽減で
き、しかも、ICで容易に構成することができる。
第１図はこの発明の利得可変増幅器の第１実施例を示す
回路図、第２図はこの発明の利得可変増幅器の第２実施
例を示す回路図、第３図はこの発明の利得可変増幅器の
第３実施例を示す回路図、第４図は従来の利得可変増幅
器を用いた増幅回路を示す回路図、第５図は従来の利得
可変増幅器を示す回路図である。 40……差動増幅器 40A……第１の差動増幅器 40B……第２の差動増幅器 45A、45a……第１の電流源 45B、45b……第２の電流源 46A……第１の電流ミラー回路 46B……第２の電流ミラー回路 46C……第３の電流ミラー回路 49……トランジスタ
回路図、第２図はこの発明の利得可変増幅器の第２実施
例を示す回路図、第３図はこの発明の利得可変増幅器の
第３実施例を示す回路図、第４図は従来の利得可変増幅
器を用いた増幅回路を示す回路図、第５図は従来の利得
可変増幅器を示す回路図である。 40……差動増幅器 40A……第１の差動増幅器 40B……第２の差動増幅器 45A、45a……第１の電流源 45B、45b……第２の電流源 46A……第１の電流ミラー回路 46B……第２の電流ミラー回路 46C……第３の電流ミラー回路 49……トランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03G 3/00
Claims (3)
- 【請求項１】第１の電流ミラー回路を負荷とし、動作電
流によって増幅利得が可変可能な差動増幅器と、 この差動増幅器に設置されて前記動作電流を流す第１の
電流源と、 所定の電流を発生させる第２の電流源と、 この第２の電流源が発生した前記電流に応じて前記第１
の電流ミラー回路のダイオード側から電流を引き込む第
２の電流ミラー回路と、 を備え、前記第２の電流源が発生する電流値、前記第２
の電流ミラー回路に設定する電流比率の設定により、前
記第２の電流ミラー回路が引き込む電流を前記第１の電
流ミラー回路の電流誤差に相当する電流に設定してなる
ことを特徴とする利得可変増幅器。 - 【請求項２】第１の電流ミラー回路を負荷とし、動作電
流によって増幅利得が可変可能な第１の差動増幅器と、 この第１の差動増幅器に設置されて前記動作電流を流す
第１の電流源と、 前記第１の差動増幅器と共通の入力関係を持つ第２の差
動増幅器と、 この第２の差動増幅器に対して動作電流を流す第２の電
流源と、 前記第２の差動増幅器によって得られる電流を取り出す
第２の電流ミラー回路と、 この第２の電流ミラー回路から前記電流を受けて発生さ
せたベース電流を前記第１の差動増幅器の出力側に供給
するトランジスタと、 を備え、前記第２の差動増幅器、前記第２の電流ミラー
回路及び前記トランジスタにより、前記第１の電流ミラ
ー回路の電流誤差に相当する前記ベース電流を生じさせ
ることにより、前記第１の電流ミラー回路の電流誤差を
前記ベース電流を以て相殺させたことを特徴とする利得
可変増幅器。 - 【請求項３】第１の電流ミラー回路を負荷とし、動作電
流によって増幅利得が可変可能な第１の差動増幅器と、 この第１の差動増幅器に設置されて前記動作電流を流す
第１の電流源と、 前記第１の差動増幅器と共通の入力関係を持つ第２の差
動増幅器と、 この第２の差動増幅器に対して動作電流を流す第２の電
流源と、 前記第２の差動増幅器によって得られる電流を取り出す
第２の電流ミラー回路と、 この第２の電流ミラー回路に発生させた電流を前記第１
の電流ミラー回路のダイオード側から引き込む第３の電
流ミラー回路と、 を備え、前記第２の差動増幅器、前記第２の電流ミラー
回路及び前記第３の電流ミラー回路により、前記第１の
電流ミラー回路の電流誤差に相当する前記電流を生じさ
せて、前記第１の電流ミラー回路の電流誤差を相殺させ
たことを特徴とする利得可変増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177790A JP2888837B2 (ja) | 1988-07-16 | 1988-07-16 | 利得可変増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177790A JP2888837B2 (ja) | 1988-07-16 | 1988-07-16 | 利得可変増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0227808A JPH0227808A (ja) | 1990-01-30 |
| JP2888837B2 true JP2888837B2 (ja) | 1999-05-10 |
Family
ID=16037149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63177790A Expired - Fee Related JP2888837B2 (ja) | 1988-07-16 | 1988-07-16 | 利得可変増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2888837B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2716560B2 (ja) * | 1990-03-10 | 1998-02-18 | 三菱電機株式会社 | 半導体集積回路 |
| KR20020072884A (ko) * | 2001-03-13 | 2002-09-19 | 이상문 | 공구홀더 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105243U (ja) * | 1977-12-31 | 1979-07-24 | ||
| JPS5690609A (en) * | 1979-12-25 | 1981-07-22 | Toshiba Corp | Offset circuit |
| JPS5879476A (ja) * | 1981-11-02 | 1983-05-13 | Hitachi Ltd | 全波整流回路 |
| JPS59193012U (ja) * | 1983-06-06 | 1984-12-21 | 東光株式会社 | 直流増幅器 |
| JPS62161204A (ja) * | 1986-01-10 | 1987-07-17 | Sony Corp | 増幅装置 |
| JPS6382005A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Micro Comput Eng Ltd | 増幅回路 |
-
1988
- 1988-07-16 JP JP63177790A patent/JP2888837B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0227808A (ja) | 1990-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7075358B1 (en) | Base current compensation for a bipolar transistor current mirror circuit | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| US4928074A (en) | Automatic gain control circuit | |
| JP2888837B2 (ja) | 利得可変増幅器 | |
| KR930002040B1 (ko) | 증폭기 | |
| US5717361A (en) | DC feedback common emitter type amplifier circuit having stable gain irrespective of power supply voltage | |
| JP2823867B2 (ja) | 利得可変増幅器 | |
| US4167708A (en) | Transistor amplifier | |
| JPS6051806B2 (ja) | 可聴周波増幅器 | |
| US5160897A (en) | Push-pull power amplifying circuit | |
| US4084129A (en) | Voltage controlled variable gain circuit | |
| JP3177521B2 (ja) | 電源回路 | |
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JPH0135534B2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JPH057886B2 (ja) | ||
| JP3294355B2 (ja) | 電流源回路 | |
| JP3396524B2 (ja) | 電圧電流変換回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JPH0535606B2 (ja) | ||
| JPS6123691B2 (ja) | ||
| JPH0363847B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |