JPH04104505A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04104505A JPH04104505A JP2224024A JP22402490A JPH04104505A JP H04104505 A JPH04104505 A JP H04104505A JP 2224024 A JP2224024 A JP 2224024A JP 22402490 A JP22402490 A JP 22402490A JP H04104505 A JPH04104505 A JP H04104505A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit section
- input
- oscillation
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000010355 oscillation Effects 0.000 claims abstract description 70
- 238000001514 detection method Methods 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- -1 etc. Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要コ
半導体集積回路に係り、詳しくは発振回路からの発振出
力を入力する差動増幅回路に関し、発振トランジスタの
ベース電流が変化して入力側バイアスが変動されても、
差動増幅回路部の入力側バイアスと基準バイアスとの間
で電位差が生じないようにしてオフセット出力を含まな
い出力を生成することを目的とし、 差動増幅回路部の一方の差動入力側に設けられ、基準バ
イアスを印加する基準バイアス回路部と、前記差動増幅
回路部の他方の差動入力側に設けられ、入力バイアスを
印加する入力バイアス回路部と、前記入力バイアス回路
部にそのベース端子か接続され、該入力バイアス回路部
を介して前記差動増幅回路部の他方の差動入力側に発振
信号を出力し、発振器の一部を構成する発振トランジス
タと、前記発振トランジスタに流れる電流を調整するた
めの外部抵抗と、前記発振トランジスタが前記入力バイ
アス回路部に与える入力バイアスの変動を検知する変動
検出回路部と、前記変動検出回路部が検出した変動分に
基づいて前記基準バイアス回路部を制御して基準バイア
スをその変動に応じて調整する調整回路部とから構成す
る。
力を入力する差動増幅回路に関し、発振トランジスタの
ベース電流が変化して入力側バイアスが変動されても、
差動増幅回路部の入力側バイアスと基準バイアスとの間
で電位差が生じないようにしてオフセット出力を含まな
い出力を生成することを目的とし、 差動増幅回路部の一方の差動入力側に設けられ、基準バ
イアスを印加する基準バイアス回路部と、前記差動増幅
回路部の他方の差動入力側に設けられ、入力バイアスを
印加する入力バイアス回路部と、前記入力バイアス回路
部にそのベース端子か接続され、該入力バイアス回路部
を介して前記差動増幅回路部の他方の差動入力側に発振
信号を出力し、発振器の一部を構成する発振トランジス
タと、前記発振トランジスタに流れる電流を調整するた
めの外部抵抗と、前記発振トランジスタが前記入力バイ
アス回路部に与える入力バイアスの変動を検知する変動
検出回路部と、前記変動検出回路部が検出した変動分に
基づいて前記基準バイアス回路部を制御して基準バイア
スをその変動に応じて調整する調整回路部とから構成す
る。
［産業上の利用分野］
本発明は半導体集積回路に係り、詳しくは発振回路から
の発振出力を入力する差動増幅回路に関するものである
。
の発振出力を入力する差動増幅回路に関するものである
。
近年、自動車電話、携帯電話等の移動電話の小型化が図
られ、無線送受信回路のＩＣ化が進んでいる。そして、
その要素回路である発振回路の発振トランジスタがＩＣ
に内蔵されるようになった。
られ、無線送受信回路のＩＣ化が進んでいる。そして、
その要素回路である発振回路の発振トランジスタがＩＣ
に内蔵されるようになった。
従って、ＩＣに外付けされる発振回路の部品によるＩＣ
の内部回路への影響を無くす必要がある。
の内部回路への影響を無くす必要がある。
［従来の技術］
無線送受信回路のＩＣ化が進み、その要素回路であるコ
ルピッツ型トランジスタ発振回路の発振トランジスタが
ＩＣに内蔵され、バッファアンプを構成する素子と配線
で接続されている。第４図は水晶発振器のバッファアン
プを示し、発振トランジスタＱ１を除いて、破線で示す
他の発振器を構成する水晶発振器〇Ｒ、コンデンサＣ、
コイルＣＬ及び抵抗（以下、外部抵抗という）ＲＸは外
付けになっている。
ルピッツ型トランジスタ発振回路の発振トランジスタが
ＩＣに内蔵され、バッファアンプを構成する素子と配線
で接続されている。第４図は水晶発振器のバッファアン
プを示し、発振トランジスタＱ１を除いて、破線で示す
他の発振器を構成する水晶発振器〇Ｒ、コンデンサＣ、
コイルＣＬ及び抵抗（以下、外部抵抗という）ＲＸは外
付けになっている。
このバッファアンプを説明すると、差動増幅回路部、基
準バイアス回路部、入力側バイアス回路部及びカレント
ミラーバイアス回路部とから構成されている。
準バイアス回路部、入力側バイアス回路部及びカレント
ミラーバイアス回路部とから構成されている。
差動増幅回路部はエミッタ結合したトランジスタＱ３．
Ｑ４と、カレントミラーバイアス回路部のトランジスタ
Ｑ９．ＱＩＯ，Ｒ９，ＲＩＯとで定電流回路を構成する
抵抗Ｒ７及びトランジスタＱ７と、抵抗Ｒ３，Ｒ４とか
ら構成されている。
Ｑ４と、カレントミラーバイアス回路部のトランジスタ
Ｑ９．ＱＩＯ，Ｒ９，ＲＩＯとで定電流回路を構成する
抵抗Ｒ７及びトランジスタＱ７と、抵抗Ｒ３，Ｒ４とか
ら構成されている。
基準バイアス回路部はエミッタが前記トランジスタＱ４
のベースに接続されコレクタが電源に接続されたトラン
ジスタＱ５、そのトランジスタＱ５のベース・コレクタ
間に接続された抵抗Ｒ５及び前記カレントミラーバイア
ス回路部とで定電流回路を構成する抵抗Ｒ８及びトラン
ジスタＱ８とから構成されている。
のベースに接続されコレクタが電源に接続されたトラン
ジスタＱ５、そのトランジスタＱ５のベース・コレクタ
間に接続された抵抗Ｒ５及び前記カレントミラーバイア
ス回路部とで定電流回路を構成する抵抗Ｒ８及びトラン
ジスタＱ８とから構成されている。
入力側バイアス回路部はエミッタが前記トランジスタＱ
３のベースに接続されコレクタが電源に接続されるとと
もにベース端子が抵抗Ｒ１を介して前記発振トランジス
タＱ１のベースに接続したトランジスタＱ２、そのトラ
ンジスタＱ２のベース・コレクタ間に接続された抵抗Ｒ
２及び前記カレントミラーバイアス回路部とで定電流回
路を構成する抵抗Ｒ６及びトランジスタＱ６とから構成
されている。尚、トランジスタＱ２．Ｑ５、トランジス
タＱ３．Ｑ４又トランジスタＱ６〜Ｑ９はそれぞれ互い
に同一特性のトランジスタである。
３のベースに接続されコレクタが電源に接続されるとと
もにベース端子が抵抗Ｒ１を介して前記発振トランジス
タＱ１のベースに接続したトランジスタＱ２、そのトラ
ンジスタＱ２のベース・コレクタ間に接続された抵抗Ｒ
２及び前記カレントミラーバイアス回路部とで定電流回
路を構成する抵抗Ｒ６及びトランジスタＱ６とから構成
されている。尚、トランジスタＱ２．Ｑ５、トランジス
タＱ３．Ｑ４又トランジスタＱ６〜Ｑ９はそれぞれ互い
に同一特性のトランジスタである。
そして、上記構成のバッファアンプにおいて、外部抵抗
ＲＸを調整して発振トランジスタＱｌに流れる電流を決
めて発振器を所定の消費電流で所望の周波数にて発振さ
せると、その発振信号は入力側バッファ回路部を介して
差動増幅回路部のトランジスタＱ３に入力される。そし
て、各トランジスタＱ３．Ｑ４のコレクタ端子からそれ
ぞれ互いに逆相の発振出力ｆ １． ／ｆ １が差動増
幅されて出力される。
ＲＸを調整して発振トランジスタＱｌに流れる電流を決
めて発振器を所定の消費電流で所望の周波数にて発振さ
せると、その発振信号は入力側バッファ回路部を介して
差動増幅回路部のトランジスタＱ３に入力される。そし
て、各トランジスタＱ３．Ｑ４のコレクタ端子からそれ
ぞれ互いに逆相の発振出力ｆ １． ／ｆ １が差動増
幅されて出力される。
［発明が解決しようとする課題］
しかしながら、前記所望の周波数を得る場合、外部抵抗
ＲＸを調整すると、抵抗Ｒ２及１び抵抗Ｒ１を介して流
れる発振トランジスタＱ１のベース電流が変動するため
、入力側バイアス回路部のトランジスタＱ３のベース電
位が変動する。
ＲＸを調整すると、抵抗Ｒ２及１び抵抗Ｒ１を介して流
れる発振トランジスタＱ１のベース電流が変動するため
、入力側バイアス回路部のトランジスタＱ３のベース電
位が変動する。
従って、基準バイアス回路部のトランジスタＱ４のベー
ス電位は一定なことから、そのトランジスタＱ３のベー
ス電位の変動に基づいて差動増幅された発振出力ｆ １
． ／ｆ １にはオフセット出力が発生する。その結果
、例えばバッファアンプの次段に設けられるミキサ回路
において、ＩＦ（中間周波数）入力とこのオフセット出
力を含んだ発振出力ｆ １． ／ｆ １をローカル入力
として混合すると、ミキサ変換特性が低下する。
ス電位は一定なことから、そのトランジスタＱ３のベー
ス電位の変動に基づいて差動増幅された発振出力ｆ １
． ／ｆ １にはオフセット出力が発生する。その結果
、例えばバッファアンプの次段に設けられるミキサ回路
において、ＩＦ（中間周波数）入力とこのオフセット出
力を含んだ発振出力ｆ １． ／ｆ １をローカル入力
として混合すると、ミキサ変換特性が低下する。
そこで、トランジスタＱ２のベース端子と抵抗Ｒ１，Ｒ
２の接続点間にコンデンサを入れて、水晶発振器の出力
を容量結合とすることが考えられる。しかし、このコン
デンサは面積が大きいので、半導体集積回路中に同コン
デンサを内蔵することはコストアップにつながり問題で
あった。
２の接続点間にコンデンサを入れて、水晶発振器の出力
を容量結合とすることが考えられる。しかし、このコン
デンサは面積が大きいので、半導体集積回路中に同コン
デンサを内蔵することはコストアップにつながり問題で
あった。
本発明は上記問題点を解消するためになされたものであ
って、その目的は、発振トランジスタのベース電流が変
化して入力側バイアスが変動されても、コンデンサを使
用することなく差動増幅回路部の入力側バイアスと基準
バイアスとの間で電位差が生じないようにすることがで
き、オフセット出力を含まない出力を生成することがで
きる半導体集積回路を提供することにある。
って、その目的は、発振トランジスタのベース電流が変
化して入力側バイアスが変動されても、コンデンサを使
用することなく差動増幅回路部の入力側バイアスと基準
バイアスとの間で電位差が生じないようにすることがで
き、オフセット出力を含まない出力を生成することがで
きる半導体集積回路を提供することにある。
［課題を解決するための手段］
第１図は本発明の詳細な説明するための原理説明図であ
る。
る。
差動増幅回路部１はエミッタ結合したトランジスタ、定
電流源等から構成され、２つの入力端子にそれぞれ入力
される入力信号の差信号を増幅し出力する。基準バイア
ス回路部２はトランジスタ、定電流源等から構成され、
差動増幅回路部１の一方の入力端子に基準バイアス電圧
を印加している。
電流源等から構成され、２つの入力端子にそれぞれ入力
される入力信号の差信号を増幅し出力する。基準バイア
ス回路部２はトランジスタ、定電流源等から構成され、
差動増幅回路部１の一方の入力端子に基準バイアス電圧
を印加している。
入力バイアス回路部３は同じくトランジスタ、定電流源
等から構成され、差動増幅回路部ｌの他方の入力端子に
入力バイアス電圧を印加している。
等から構成され、差動増幅回路部ｌの他方の入力端子に
入力バイアス電圧を印加している。
発振トランジスタ４は例えば水晶発振子、コンデンサ等
とで発振器を構成するトランジスタであって、そのベー
ス端子と前記入力バイアス回路３とが接続され、発振器
の発振出力が同人力バイアス回路３を介して差動増幅回
路部ｌの他方入力端子に入力されるようになっている。
とで発振器を構成するトランジスタであって、そのベー
ス端子と前記入力バイアス回路３とが接続され、発振器
の発振出力が同人力バイアス回路３を介して差動増幅回
路部ｌの他方入力端子に入力されるようになっている。
外部抵抗ＲＸは発振トランジスタ４に対して外付けで接
続され、発振トランジスタ４に流れる電流を調整するよ
うになっている。
続され、発振トランジスタ４に流れる電流を調整するよ
うになっている。
変動検出回路部５は前記発振トランジスタ４のベース電
流に基づいて同発振トランジスタ４が入力バイアス回路
部３に与える入力バイアス電圧の変動を検知する。調整
回路部６は前記変動検出回路部５が検出した変動分に基
づいて前記基準バイアス回路部２を制御して前記基準バ
イアス電圧と変動する入力バイアス電圧の電位差が０と
なるように基準バイアス電圧を調整する。
流に基づいて同発振トランジスタ４が入力バイアス回路
部３に与える入力バイアス電圧の変動を検知する。調整
回路部６は前記変動検出回路部５が検出した変動分に基
づいて前記基準バイアス回路部２を制御して前記基準バ
イアス電圧と変動する入力バイアス電圧の電位差が０と
なるように基準バイアス電圧を調整する。
［作用コ
発振器の例えば外部抵抗を調整して発振周波数が変更さ
れると、その外部抵抗の調整により発振トランジスタ４
のベース電流が変動する。この変動は入力バイアス回路
部３の入力バイアス電圧を変動させ、基準バイアス電圧
との間で電位差を生じさせることになる。
れると、その外部抵抗の調整により発振トランジスタ４
のベース電流が変動する。この変動は入力バイアス回路
部３の入力バイアス電圧を変動させ、基準バイアス電圧
との間で電位差を生じさせることになる。
しかし、変動検出回路部５がこの外部抵抗の調整に基づ
く発振トランジスタ４のベース電流が変動、即ち入力バ
イアス電圧の変動を検出する。そして、変動検出回路部
５の検出結果に基づいて調整回路部６は基準バイアス電
圧が入力バイアス電圧と同じになるように基準バイアス
回路部２を制御して基準バイアス電圧を調整する。
く発振トランジスタ４のベース電流が変動、即ち入力バ
イアス電圧の変動を検出する。そして、変動検出回路部
５の検出結果に基づいて調整回路部６は基準バイアス電
圧が入力バイアス電圧と同じになるように基準バイアス
回路部２を制御して基準バイアス電圧を調整する。
従って、発振周波数を変更する毎に、入力バイアス電圧
が変動しても基準バイアス電圧もそれに追従して常に入
力バイアス電圧と同じになるため、差動増幅回路部１か
ら出力される発振出力には常にオフセット出力が含まれ
ない。
が変動しても基準バイアス電圧もそれに追従して常に入
力バイアス電圧と同じになるため、差動増幅回路部１か
ら出力される発振出力には常にオフセット出力が含まれ
ない。
［実施例〕
以下、本発明を具体化した一実施例を図面に従って説明
する。尚、本実施例は前記従来で示したバッファアンプ
に具体化したものなので、同一の回路素子については符
号を同じにしてその詳細な説明は省略する。
する。尚、本実施例は前記従来で示したバッファアンプ
に具体化したものなので、同一の回路素子については符
号を同じにしてその詳細な説明は省略する。
第２図において、基準バイアス回路部のトランジスタＱ
５のベース端子に基準バイアス調整用のトランジスタ（
以下、調整用トランジスタという）Ｑｌｌのコレクタ端
子が接続されている。この調整用トランジスタＱｌｌは
ベース端子がカレントミラーバイアス回路部のトランジ
スタＱＩＯのベース端子に接続され、エミッタ端子が変
動検出用のトランジスタ（以下、検出用トランジスタと
いう）Ｑ１２のベース端子に接続されている。検出用ト
ランジスタＱ１２はそのコレクタ端子が前記発振トラン
ジスタＱ１のエミッタ端子に接続され、エミッタ端子が
外部電極に接続される。そして、その外部電極には外部
抵抗ＲＸが外付けされるようになっている。
５のベース端子に基準バイアス調整用のトランジスタ（
以下、調整用トランジスタという）Ｑｌｌのコレクタ端
子が接続されている。この調整用トランジスタＱｌｌは
ベース端子がカレントミラーバイアス回路部のトランジ
スタＱＩＯのベース端子に接続され、エミッタ端子が変
動検出用のトランジスタ（以下、検出用トランジスタと
いう）Ｑ１２のベース端子に接続されている。検出用ト
ランジスタＱ１２はそのコレクタ端子が前記発振トラン
ジスタＱ１のエミッタ端子に接続され、エミッタ端子が
外部電極に接続される。そして、その外部電極には外部
抵抗ＲＸが外付けされるようになっている。
従って、調整用トランジスタＱｌｌは検出用トランジス
タＱ１２のベースに電圧を与えて同トランジスタＱ１２
のベース電流を抵抗Ｒ５を介して供給することになる。
タＱ１２のベースに電圧を与えて同トランジスタＱ１２
のベース電流を抵抗Ｒ５を介して供給することになる。
又、検出用トランジスタＱ１２は外部抵抗ＲＸとでカレ
ントミラー回路を構成することになり、発振トランジス
タＱ１に電流に流すことになる。
ントミラー回路を構成することになり、発振トランジス
タＱ１に電流に流すことになる。
次に、上記のように構成したバッファアンプの作用につ
いて説明する。
いて説明する。
今、差動増幅回路部のトランジスタＱ３のベース電圧（
入力バイアス電圧）とトランジスタＱ４のベース電圧（
基準バイアス電圧）が等しいとき、抵抗Ｒ２，Ｒ５の電
圧降下が等しくなっている。
入力バイアス電圧）とトランジスタＱ４のベース電圧（
基準バイアス電圧）が等しいとき、抵抗Ｒ２，Ｒ５の電
圧降下が等しくなっている。
この時、抵抗Ｒ２の電圧降下ＶＲ２はトランジスタＱ２
のベース電流をＩＢＱ２、発振トランジスタＱ１のベー
ス電流をＩ ＢＱＩとすると、ＶＲ２＝ （Ｉ ＲＱ２
＋ ＩＢＱＩ ） Ｒ２となる。
のベース電流をＩＢＱ２、発振トランジスタＱ１のベー
ス電流をＩ ＢＱＩとすると、ＶＲ２＝ （Ｉ ＲＱ２
＋ ＩＢＱＩ ） Ｒ２となる。
一方、抵抗Ｒ５の電圧降下ＶＲ５はトランジスタＱ５の
ベース電流をＩ ＢＱ５、トランジスタＱｌｌのコレク
タ電流をＩＣＱｌｌとすると、ＶＲ５＝ （Ｉ ＢＱ５
＋ Ｉ ＣＱＩＩ） Ｒ５となる。そして、ＶＲ２＝
ＶＲ５ならば、即ち（ＩＢＱ２ ＋ ＩＢＱＩ ） Ｒ
２ ＝ （Ｉ ＢＱ５ ＋ ＩＣＱＩＩ） Ｒ５となる。
ベース電流をＩ ＢＱ５、トランジスタＱｌｌのコレク
タ電流をＩＣＱｌｌとすると、ＶＲ５＝ （Ｉ ＢＱ５
＋ Ｉ ＣＱＩＩ） Ｒ５となる。そして、ＶＲ２＝
ＶＲ５ならば、即ち（ＩＢＱ２ ＋ ＩＢＱＩ ） Ｒ
２ ＝ （Ｉ ＢＱ５ ＋ ＩＣＱＩＩ） Ｒ５となる。
このとき、トランジスタＱ２．Ｑ５は共に同一特性のト
ランジスタであるとともに、同一特性の定電流源に接続
されていることから、 Ｉ ＲＱ２ ＝ Ｉ ＢＱ５ となる。
ランジスタであるとともに、同一特性の定電流源に接続
されていることから、 Ｉ ＲＱ２ ＝ Ｉ ＢＱ５ となる。
一方、トランジスタＱ１２のベース電流をＩ ＢＱＩ２
とすると、 Ｉ ＢＱ１２＝ Ｉ ＣＱＩＩ・ （ｈＦＥ＋ １ ）
／ｈＦＥとなり、Ｉ ＲＱ１２″＝、Ｉ ＣＱＩＩと
なる。
とすると、 Ｉ ＢＱ１２＝ Ｉ ＣＱＩＩ・ （ｈＦＥ＋ １ ）
／ｈＦＥとなり、Ｉ ＲＱ１２″＝、Ｉ ＣＱＩＩと
なる。
又、発振トランジスタＱ１のコレクタ電流をＩＣＱｌ、
検出用トランジスタＱ１２のコレクタ電流をＩ ＣＱＩ
２すると、 Ｉ ＣＱＩ 叫Ｉ ＣＱＩ２ なので、 Ｉ ＢＱＩ ＃ Ｉ ＢＱＩ２ （ζＩ ＣＱＩＩ）と
なる。
検出用トランジスタＱ１２のコレクタ電流をＩ ＣＱＩ
２すると、 Ｉ ＣＱＩ 叫Ｉ ＣＱＩ２ なので、 Ｉ ＢＱＩ ＃ Ｉ ＢＱＩ２ （ζＩ ＣＱＩＩ）と
なる。
従って、
（ＩＲＱ２ ＋ＩＢＱ１ ） Ｒ２
＝ （ＩＢＱ５ ＋ＩＣＱ１１） Ｒ５の関係において
、 Ｉ ＢＱＩとＩ ＢＱＩ２及びＩ ＢＱＩ２とＩＣＱｌ
ｌの誤差をキャンセルするように抵抗Ｒ２，Ｒ５を予め
選定しおおくことによって、常にＶＲ２＝ＶＲ５の関係
が成り立つことになる。
、 Ｉ ＢＱＩとＩ ＢＱＩ２及びＩ ＢＱＩ２とＩＣＱｌ
ｌの誤差をキャンセルするように抵抗Ｒ２，Ｒ５を予め
選定しおおくことによって、常にＶＲ２＝ＶＲ５の関係
が成り立つことになる。
即ち、発振周波数を変更すべく外部抵抗ＲＸが調整変更
されると、発振トランジスタＱ１のコレクタ電流ＩＣＱ
Ｉが変動する。このとき、例えばコレクタ電流ＩＣＱＩ
が増加したとすると、発振トランジスタＱ１のベース電
流Ｉ ＢＱＩも増加する。従って、入力バイアス電圧は
下がることになる。
されると、発振トランジスタＱ１のコレクタ電流ＩＣＱ
Ｉが変動する。このとき、例えばコレクタ電流ＩＣＱＩ
が増加したとすると、発振トランジスタＱ１のベース電
流Ｉ ＢＱＩも増加する。従って、入力バイアス電圧は
下がることになる。
しかし、発振トランジスタＱ１のコレクタ電流ＩＣＱＩ
の増加は検出用トランジスタＱ１２のコレクタ電流Ｉ
ＣＱＩ２ （＃ Ｉ ＣＱＩ ）の増加となってあられ
れる。即ち、検出用トランジスタＱ１２のベース電流Ｉ
ＢＱ１２ （＝ Ｉ ＣＱｌｔ）の増加となってあられ
れる。
の増加は検出用トランジスタＱ１２のコレクタ電流Ｉ
ＣＱＩ２ （＃ Ｉ ＣＱＩ ）の増加となってあられ
れる。即ち、検出用トランジスタＱ１２のベース電流Ｉ
ＢＱ１２ （＝ Ｉ ＣＱｌｔ）の増加となってあられ
れる。
従って、発振トランジスタＱ１のベース電流ＩＢＱＩが
増加して、トランジスタＱ３の入力バイアス電圧が降下
するとき、それに追従して調整用トランジスタＱｌｌの
コレクタ電流Ｉ ＣＱＩＩも増加するため、トランジス
タＱ４の基準バイアス電圧はこれに追従して常に入力バ
イアス電圧と同じ値になるように降下する。
増加して、トランジスタＱ３の入力バイアス電圧が降下
するとき、それに追従して調整用トランジスタＱｌｌの
コレクタ電流Ｉ ＣＱＩＩも増加するため、トランジス
タＱ４の基準バイアス電圧はこれに追従して常に入力バ
イアス電圧と同じ値になるように降下する。
反対に、発振トランジスタＱ１のベース電流ＩＢＱＩか
減少した場合にも同様で、トランジスタＱ３の入力バイ
アス電圧が上昇するとき、調整用トランジスタＱｌｌの
コレクタ電流Ｉ ＣＱＩＩは減少するため、トランジス
タＱ４の基準バイアス電圧はこれに追従して常に入力バ
イアス電圧と同じ値になるように上昇する。
減少した場合にも同様で、トランジスタＱ３の入力バイ
アス電圧が上昇するとき、調整用トランジスタＱｌｌの
コレクタ電流Ｉ ＣＱＩＩは減少するため、トランジス
タＱ４の基準バイアス電圧はこれに追従して常に入力バ
イアス電圧と同じ値になるように上昇する。
このように本実施例においては、発振周波数を変更する
毎に、入力バイアス電圧が変動しても基準バイアス電圧
もそれに追従して常に入力バイアス電圧と同じになるた
め、差動増幅回路部のトランジスタＱ３．Ｑ４から出力
される互いに逆相の発振出力ｆ １． ／ｆ １にはオ
フセット出力が含まれず発振出力ｆ １． ／ｆ １の
改善を図ることができる。
毎に、入力バイアス電圧が変動しても基準バイアス電圧
もそれに追従して常に入力バイアス電圧と同じになるた
め、差動増幅回路部のトランジスタＱ３．Ｑ４から出力
される互いに逆相の発振出力ｆ １． ／ｆ １にはオ
フセット出力が含まれず発振出力ｆ １． ／ｆ １の
改善を図ることができる。
第３図は本発明の別個を示し、バッファアンプにミキサ
回路が加えられた回路である。
回路が加えられた回路である。
バファアンプは前記したバッファアンプと実質的に同じ
であるので符号を同じにしてその詳細な説明は省略する
。尚、バッファアンプのトランジスタＱ２．Ｑ３及びト
ランジスタＱ４．Ｑ５間に接続されたダイオードＤｉ、
Ｄ２はレベルシフト用のダイオードである。又、ダイオ
−１”Ｄ３は゛発振振幅制限用ダイオードである。又、
外部電極Ｐ１に外部抵抗ＲＸが接続されるようになって
いて、この外部抵抗ＲＸに対して並列に接続されること
になる抵抗Ｒ１１と共に検出用トランジスタＱ１２の電
流を調整する。
であるので符号を同じにしてその詳細な説明は省略する
。尚、バッファアンプのトランジスタＱ２．Ｑ３及びト
ランジスタＱ４．Ｑ５間に接続されたダイオードＤｉ、
Ｄ２はレベルシフト用のダイオードである。又、ダイオ
−１”Ｄ３は゛発振振幅制限用ダイオードである。又、
外部電極Ｐ１に外部抵抗ＲＸが接続されるようになって
いて、この外部抵抗ＲＸに対して並列に接続されること
になる抵抗Ｒ１１と共に検出用トランジスタＱ１２の電
流を調整する。
そして、バッファアンプから出力される発振出力ｆ ｌ
、 ／ｆ ｌはそれぞれエミッタホロワトランジスタＱ
１５．Ｑ１６、定電流源を構成するトランジスタＱ１７
．ＱＩ８及び抵抗Ｒ１２，Ｒ１３とからなるレベルシフ
ト回路を介してミキサ回路に出力される。
、 ／ｆ ｌはそれぞれエミッタホロワトランジスタＱ
１５．Ｑ１６、定電流源を構成するトランジスタＱ１７
．ＱＩ８及び抵抗Ｒ１２，Ｒ１３とからなるレベルシフ
ト回路を介してミキサ回路に出力される。
ミキサ回路はダブルバランスドミキサ回路であって、Ｉ
Ｆ入力ｆｘとローカル入力となる発振出力ｆ １． ／
ｆ １とをそれぞれ混合して周波数がｆｘａ±ｆｌａ（
ｆｘａはＩＦ入力ｆｘの周波数、ｆｌａは発振出力ｆ１
の周波数）のミキサ出力ｆａ、ｆｂを出力する。
Ｆ入力ｆｘとローカル入力となる発振出力ｆ １． ／
ｆ １とをそれぞれ混合して周波数がｆｘａ±ｆｌａ（
ｆｘａはＩＦ入力ｆｘの周波数、ｆｌａは発振出力ｆ１
の周波数）のミキサ出力ｆａ、ｆｂを出力する。
ＩＦ人力ｆｘはエミッタホロワトランジスタＱ４１と、
トランジスタＱ４２〜Ｑ４４及び抵抗Ｒ４１、Ｒ４２か
らなる定電流源とからなるレベルシフト回路を介して差
動増幅回路を構成するトランジスタＱ４５に入力される
。差動増幅回路のトランジスタＱ４６．Ｑ４６は抵抗Ｒ
４８及びダイオ−ｔ”Ｄ７〜Ｄ９からなる定電圧回路か
ら、抵抗Ｒ４８，Ｒ５０を介して基準電圧が印加されて
いる。又、前記差動増幅回路のトランジスタＱ４５゜Ｑ
４６は抵抗Ｒ４４，Ｒ４５を介して定電流源を構成する
トランジスタＱ４９に接続されているとともに、両トラ
ンジスタＱ４５．Ｑ４６の負荷側はエミッタ結合したト
ランジスタＱ５０．Ｑ５１及びＱ５２．Ｑ５３よりなる
差動対にそれぞれ接続されている。
トランジスタＱ４２〜Ｑ４４及び抵抗Ｒ４１、Ｒ４２か
らなる定電流源とからなるレベルシフト回路を介して差
動増幅回路を構成するトランジスタＱ４５に入力される
。差動増幅回路のトランジスタＱ４６．Ｑ４６は抵抗Ｒ
４８及びダイオ−ｔ”Ｄ７〜Ｄ９からなる定電圧回路か
ら、抵抗Ｒ４８，Ｒ５０を介して基準電圧が印加されて
いる。又、前記差動増幅回路のトランジスタＱ４５゜Ｑ
４６は抵抗Ｒ４４，Ｒ４５を介して定電流源を構成する
トランジスタＱ４９に接続されているとともに、両トラ
ンジスタＱ４５．Ｑ４６の負荷側はエミッタ結合したト
ランジスタＱ５０．Ｑ５１及びＱ５２．Ｑ５３よりなる
差動対にそれぞれ接続されている。
この両差動対のトランジスタＱ５０．Ｑ５３は抵抗Ｒ４
６、レベルシフト用ダイオードＤ４を介して電源線に接
続され、他方のトランジスタＱ５１、Ｑ５２は抵抗Ｒ４
７、レベルシフト用ダイオードＤ４を介して電源線に接
続されている。又、両差動対のトランジスタＱ５０．Ｑ
５２のベースには前記バッファアンプからの発振出力ｆ
１が人力され、他方のトランジスタＱ５１．Ｑ５３のベ
ースには前記発振出力／ｆｌが入力される。尚、トラン
ジスタＱ５０．Ｑ５１のコレクタ間にはコンデンサＣ１
が接続されている。
６、レベルシフト用ダイオードＤ４を介して電源線に接
続され、他方のトランジスタＱ５１、Ｑ５２は抵抗Ｒ４
７、レベルシフト用ダイオードＤ４を介して電源線に接
続されている。又、両差動対のトランジスタＱ５０．Ｑ
５２のベースには前記バッファアンプからの発振出力ｆ
１が人力され、他方のトランジスタＱ５１．Ｑ５３のベ
ースには前記発振出力／ｆｌが入力される。尚、トラン
ジスタＱ５０．Ｑ５１のコレクタ間にはコンデンサＣ１
が接続されている。
従って、一方のローカル入力差動対のトランジスタＱ５
０．Ｑ５１はそれぞれ発振出力ｆ１．／ｆ１の半周期毎
に交互に動作し、トランジスタＱ４５のコレクタ電流を
スイッチングする。他方の差動対のトランジスタＱ５２
．Ｑ５３は発振出力ｆ １． ／ｆ １の逆の半周期毎
に交互に動作することにより、トランジスタＱ４６のコ
レクタ電流をスイッチングする。その結果、ＩＦ入力ｆ
ｘと発振出力ｆ １． ／ｆ １とが混合され、その和
差周波数の出力ｆａ、ｆｂが出力される。
０．Ｑ５１はそれぞれ発振出力ｆ１．／ｆ１の半周期毎
に交互に動作し、トランジスタＱ４５のコレクタ電流を
スイッチングする。他方の差動対のトランジスタＱ５２
．Ｑ５３は発振出力ｆ １． ／ｆ １の逆の半周期毎
に交互に動作することにより、トランジスタＱ４６のコ
レクタ電流をスイッチングする。その結果、ＩＦ入力ｆ
ｘと発振出力ｆ １． ／ｆ １とが混合され、その和
差周波数の出力ｆａ、ｆｂが出力される。
尚、ダイオードＤ５．Ｄ６は保護用ダイオードであって
、抵抗Ｒ４８，ダイオードＤ７〜Ｄ９よりなる定電圧回
路からの定電圧が抵抗Ｒ４９，Ｒ５０を介して印加され
ている。
、抵抗Ｒ４８，ダイオードＤ７〜Ｄ９よりなる定電圧回
路からの定電圧が抵抗Ｒ４９，Ｒ５０を介して印加され
ている。
従って、この実施例においてはミキサ回路に前段のバッ
ファアンプでオフセット電圧を含まない発振出力ｆｌ、
／ｆｌが入力され、その発振出力ｆ １． ／ｆ １に
よりトランジスタＱ５０．Ｑ５１及びＱ５２．Ｑ５３か
らなる差動対かスイッチングされるので、オフセット電
圧に基づくミキサ変換特性の低下がなく、ひずみのない
きれいな和差周波数の出力ｆａ、ｆｂを生成することが
できる。
ファアンプでオフセット電圧を含まない発振出力ｆｌ、
／ｆｌが入力され、その発振出力ｆ １． ／ｆ １に
よりトランジスタＱ５０．Ｑ５１及びＱ５２．Ｑ５３か
らなる差動対かスイッチングされるので、オフセット電
圧に基づくミキサ変換特性の低下がなく、ひずみのない
きれいな和差周波数の出力ｆａ、ｆｂを生成することが
できる。
尚、本発明は前記実施例に限定されるものではなく、例
えば、第３図に示すミキサ回路において、バッファアン
プを介さなく直接発振トランジスタＱ１からの発振信号
をシングルエンドで入力するミキサ回路に応用してもよ
い。この場合、入力バイアス回路部のダイオードＤ１の
カソードがミキサ回路のトランジスタＱ５０．Ｑ５２の
ベース端子に接続される。一方、ミキサ回路のトランジ
スタＱ５１．Ｑ５３のベース端子には前記基準バイアス
回路部のダイオードＤ２のカソード端子が接続され、ト
ランジスタＱ５のベース端子に調整用トランジスタＱｌ
ｌのコレクタを接続する。そして、この調整用トランジ
スタＱｌｌのエミッタを検出用トランジスタＱ１２のベ
ースに接続する。
えば、第３図に示すミキサ回路において、バッファアン
プを介さなく直接発振トランジスタＱ１からの発振信号
をシングルエンドで入力するミキサ回路に応用してもよ
い。この場合、入力バイアス回路部のダイオードＤ１の
カソードがミキサ回路のトランジスタＱ５０．Ｑ５２の
ベース端子に接続される。一方、ミキサ回路のトランジ
スタＱ５１．Ｑ５３のベース端子には前記基準バイアス
回路部のダイオードＤ２のカソード端子が接続され、ト
ランジスタＱ５のベース端子に調整用トランジスタＱｌ
ｌのコレクタを接続する。そして、この調整用トランジ
スタＱｌｌのエミッタを検出用トランジスタＱ１２のベ
ースに接続する。
従って、このように構成したミキサ回路も同様にオフセ
ット電圧を含まないことからひずみのないきれいな混合
出力を生成することができる。
ット電圧を含まないことからひずみのないきれいな混合
出力を生成することができる。
［発明の効果］
以上詳述したように、本発明によれば発振トランジスタ
のベース電流が変化して入力側バイアスが変動されても
、コンデンサを使用することなく差動増幅回路部の入力
側バイアスと基準バイアスとの間で電位差が生じないよ
うにすることができ、オフセット出力を含まない出力を
生成することができる優れた効果を有する。
のベース電流が変化して入力側バイアスが変動されても
、コンデンサを使用することなく差動増幅回路部の入力
側バイアスと基準バイアスとの間で電位差が生じないよ
うにすることができ、オフセット出力を含まない出力を
生成することができる優れた効果を有する。
【図面の簡単な説明】
第１図は本発明の詳細な説明するための原理説明図、
第２図は本発明の一実施例を示す水晶発振器のバッファ
アンプの回路図、 第３図は本発明の詳細な説明するための電気回路図、 第４図は従来の水晶発振器のバッファアンプの回路図で
ある。 図において、 ■は差動増幅回路部、 ２は基準バイアス回路部、 ３は入力バイアス回路部、 ４は発振トランジスタ、 ５は変動検出回路部、 ６は調整回路部である。 図 従来の水晶発振器のバッフ７アンプの回路図図
アンプの回路図、 第３図は本発明の詳細な説明するための電気回路図、 第４図は従来の水晶発振器のバッファアンプの回路図で
ある。 図において、 ■は差動増幅回路部、 ２は基準バイアス回路部、 ３は入力バイアス回路部、 ４は発振トランジスタ、 ５は変動検出回路部、 ６は調整回路部である。 図 従来の水晶発振器のバッフ７アンプの回路図図
Claims (1)
- 【特許請求の範囲】 １、差動増幅回路部（１）の一方の差動入力側に設けら
れ、基準バイアスを印加する基準バイアス回路部（２）
と、 前記差動増幅回路部（１）の他方の差動入力側に設けら
れ、入力バイアスを印加する入力バイアス回路部（３）
と、 前記入力バイアス回路部（３）にそのベース端子が接続
され、該入力バイアス回路部（３）を介して前記差動増
幅回路部（１）の他方の差動入力側に発振信号を出力し
、発振器の一部を構成する発振トランジスタ（４）と、 前記発振トランジスタ（４）に流れる電流を調整するた
めの外部抵抗（ＲＸ）と、 前記発振トランジスタ（４）が前記入力バイアス回路部
（３）に与える入力バイアスの変動を検知する変動検出
回路部（５）と、 前記変動検出回路部（５）が検出した変動分に基づいて
前記基準バイアス回路部（２）を制御して基準バイアス
をその変動に応じて調整する調整回路部（６）と を有することを特徴とする半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224024A JPH04104505A (ja) | 1990-08-23 | 1990-08-23 | 半導体集積回路 |
| US07/747,980 US5136259A (en) | 1990-08-23 | 1991-08-21 | Differential amplifier having a bias stabilizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224024A JPH04104505A (ja) | 1990-08-23 | 1990-08-23 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04104505A true JPH04104505A (ja) | 1992-04-07 |
Family
ID=16807396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224024A Pending JPH04104505A (ja) | 1990-08-23 | 1990-08-23 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5136259A (ja) |
| JP (1) | JPH04104505A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7164326B2 (en) | 2003-10-07 | 2007-01-16 | Nec Electronics Corporation | Oscillator circuit |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0551530B1 (en) * | 1991-12-16 | 1997-12-29 | Alcatel | Amplifier biasing circuit suitable for a ring-trip detection system |
| JPH07111484A (ja) * | 1993-08-20 | 1995-04-25 | Hitachi Ltd | 無線通信装置 |
| US5543976A (en) * | 1995-02-09 | 1996-08-06 | Nvision, Inc. | Providing transitions of slew rate dependent on pulse frequency |
| KR19990018189A (ko) * | 1997-08-26 | 1999-03-15 | 윤종용 | 폴디드 캐스 코드 연산 증폭기 회로 |
| JP4695519B2 (ja) * | 2006-02-08 | 2011-06-08 | 株式会社東芝 | 差動増幅装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5781711A (en) * | 1980-11-10 | 1982-05-21 | Rohm Co Ltd | Amplifier |
| US4425551A (en) * | 1981-03-26 | 1984-01-10 | Dbx, Inc. | Differential amplifier stage having bias compensating means |
| JPS60128703A (ja) * | 1983-12-16 | 1985-07-09 | Toshiba Corp | ダ−リントン差動増幅器 |
| US4575685A (en) * | 1984-08-03 | 1986-03-11 | Linear Technology Corporation | Arrangement for cancelling the input bias current, at picoampere levels, in an integrated circuit |
| US4760286A (en) * | 1987-07-20 | 1988-07-26 | Motorola, Inc. | Comparator with input offset current elimination |
| US4843342A (en) * | 1987-12-09 | 1989-06-27 | Vtc Incorporated | Differential amplifier with input bias current cancellation |
-
1990
- 1990-08-23 JP JP2224024A patent/JPH04104505A/ja active Pending
-
1991
- 1991-08-21 US US07/747,980 patent/US5136259A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7164326B2 (en) | 2003-10-07 | 2007-01-16 | Nec Electronics Corporation | Oscillator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5136259A (en) | 1992-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100463792B1 (ko) | 주파수변환기, 직교복조기 및 직교변조기 | |
| JPH04104505A (ja) | 半導体集積回路 | |
| EP0696847B1 (en) | Voltage-to-current converting circuit operating with low supply voltage | |
| US5371476A (en) | Amplifying circuit | |
| JP2002198778A (ja) | フィルタ具備装置 | |
| JP2000511027A (ja) | 高周波レシーバ | |
| US6889038B2 (en) | Dynamic biasing of a transmitter | |
| US6046639A (en) | Amplifier/oscillator circuit with common-emitter amplifier and differential amplifier | |
| JPH07240663A (ja) | アクティブフィルタ回路 | |
| JP4393926B2 (ja) | ミキサ回路 | |
| JP2000307365A (ja) | Ｒｆバッファ回路および動作方法 | |
| JP2006157141A (ja) | 可変利得増幅回路、送信装置および受信装置 | |
| US20090079510A1 (en) | Integrated circuit and receiver of a global positioning system (gps) | |
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JP2000022449A (ja) | イメージ抑圧ミキサ | |
| KR19990030039A (ko) | 대칭 신호를 비대칭 신호로 변환하는 장치 | |
| JPH0974317A (ja) | ミキサ回路 | |
| JP4642299B2 (ja) | 位相シフト構成 | |
| JP2714714B2 (ja) | 信号極性切換回路 | |
| JPH0451787B2 (ja) | ||
| JP2000151287A (ja) | ダブルバランスドミキサ回路 | |
| JPH10173450A (ja) | 信号処理回路 | |
| JP4075127B2 (ja) | 位相シフト回路 |