JP2002198778A - フィルタ具備装置 - Google Patents
フィルタ具備装置Info
- Publication number
- JP2002198778A JP2002198778A JP2000395821A JP2000395821A JP2002198778A JP 2002198778 A JP2002198778 A JP 2002198778A JP 2000395821 A JP2000395821 A JP 2000395821A JP 2000395821 A JP2000395821 A JP 2000395821A JP 2002198778 A JP2002198778 A JP 2002198778A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- constant current
- filter
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/06—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges
- H03J3/08—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges by varying a second parameter simultaneously with the tuning, e.g. coupling bandpass filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
- H04B1/1036—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal with automatic suppression of narrow band noise or interference, e.g. by using tuneable notch filters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 フィルタの通過周波数特性を示す周波数値を
高精度に設定することのできるフィルタ具備装置を提供
する。 【解決手段】 高周波受信装置５１において、分周回路
４１はＡ／Ｄ変換器１８・１９のサンプリングクロック
信号を制御信号発生器４７からの制御信号Ｔ１に従った
分周比で分周し、設定するローパスフィルタ１４・１５
のカットオフ周波数と等しい周波数の定電流基準信号を
生成する。定電流基準信号を基に、位相シフト回路４
２、ミキサ４３、ローパスフィルタ４４、ＤＣ増幅回路
４５、および定電流源４６はミキサ４３の出力が０とな
るように制御を行い、ＤＣ増幅回路４５の出力信号を制
御回路４０の出力信号として定電流源２６に入力する。
これにより、定電流源２６が倍率調整を行うことなく、
設定するカットオフ周波数に応じた電流をローパスフィ
ルタ１４・１５に入力する。
高精度に設定することのできるフィルタ具備装置を提供
する。 【解決手段】 高周波受信装置５１において、分周回路
４１はＡ／Ｄ変換器１８・１９のサンプリングクロック
信号を制御信号発生器４７からの制御信号Ｔ１に従った
分周比で分周し、設定するローパスフィルタ１４・１５
のカットオフ周波数と等しい周波数の定電流基準信号を
生成する。定電流基準信号を基に、位相シフト回路４
２、ミキサ４３、ローパスフィルタ４４、ＤＣ増幅回路
４５、および定電流源４６はミキサ４３の出力が０とな
るように制御を行い、ＤＣ増幅回路４５の出力信号を制
御回路４０の出力信号として定電流源２６に入力する。
これにより、定電流源２６が倍率調整を行うことなく、
設定するカットオフ周波数に応じた電流をローパスフィ
ルタ１４・１５に入力する。
Description
【０００１】
【発明の属する技術分野】本発明は、制御信号として入
力される電流の値に応じて通過周波数特性を示す周波数
値が設定されるフィルタを備えるフィルタ具備装置に係
り、特にデジタル信号を受信して復調する高周波受信装
置のローパスフィルタのカットオフ周波数制御に関する
ものである。
力される電流の値に応じて通過周波数特性を示す周波数
値が設定されるフィルタを備えるフィルタ具備装置に係
り、特にデジタル信号を受信して復調する高周波受信装
置のローパスフィルタのカットオフ周波数制御に関する
ものである。
【０００２】
【従来の技術】従来、制御信号として入力される電流の
値に応じて通過周波数特性を示す周波数値が設定される
フィルタを備えるフィルタ具備装置として、衛星放送用
のチュ−ナなどに用いられる高周波受信装置がある。図
５は、従来の高周波受信装置１０１の概略的構成を示す
回路ブロック図であり、フィルタがローパスフィルタ、
通過周波数特性を示す周波数値がカットオフ周波数であ
る場合について説明する。同図の高周波受信装置１０１
では、受信端子１にデジタル変調された高周波信号が入
力されると、受信信号を増幅回路２によって増幅し、増
幅回路２の出力信号をさらに増幅回路３がコントロール
されたゲインで増幅する。次いで、増幅回路３の出力信
号は周波数変換回路４・５のそれぞれに入力され、周波
数変換回路４・５は増幅回路３から入力される信号と、
移相回路６から入力される信号とのミキシングを行い、
ベースバンド信号を出力する。
値に応じて通過周波数特性を示す周波数値が設定される
フィルタを備えるフィルタ具備装置として、衛星放送用
のチュ−ナなどに用いられる高周波受信装置がある。図
５は、従来の高周波受信装置１０１の概略的構成を示す
回路ブロック図であり、フィルタがローパスフィルタ、
通過周波数特性を示す周波数値がカットオフ周波数であ
る場合について説明する。同図の高周波受信装置１０１
では、受信端子１にデジタル変調された高周波信号が入
力されると、受信信号を増幅回路２によって増幅し、増
幅回路２の出力信号をさらに増幅回路３がコントロール
されたゲインで増幅する。次いで、増幅回路３の出力信
号は周波数変換回路４・５のそれぞれに入力され、周波
数変換回路４・５は増幅回路３から入力される信号と、
移相回路６から入力される信号とのミキシングを行い、
ベースバンド信号を出力する。
【０００３】また、分周比を決める制御信号Ｓ１が入力
されるＰＬＬ回路８が、基準信号発振器９で発生された
基準周波数信号を基に、局部発振回路７で発生される受
信周波数の中心周波数とほぼ等しい周波数の局部発振信
号の位相を制御し、この局部発振回路７の局部発振信号
が移相回路６に入力される。移相回路６は局部発振信号
から位相を９０度シフトさせた信号を生成して、元の位
相の局部発振信号を周波数変換回路４・５のいずれか一
方に、位相が９０度ずれた信号を他方に入力する。
されるＰＬＬ回路８が、基準信号発振器９で発生された
基準周波数信号を基に、局部発振回路７で発生される受
信周波数の中心周波数とほぼ等しい周波数の局部発振信
号の位相を制御し、この局部発振回路７の局部発振信号
が移相回路６に入力される。移相回路６は局部発振信号
から位相を９０度シフトさせた信号を生成して、元の位
相の局部発振信号を周波数変換回路４・５のいずれか一
方に、位相が９０度ずれた信号を他方に入力する。
【０００４】周波数変換回路４・５の各出力信号はそれ
ぞれローパスフィルタ１０・１１に入力され、ローパス
フィルタ１０・１１は入力された信号の高周波成分を除
去する。ローパスフィルタ１０・１１の各出力信号はそ
れぞれＡＧＣアンプ部１２・１３に入力され、ＡＧＣア
ンプ部１２・１３は入力された信号をコントロールされ
たゲインで増幅する。ＡＧＣアンプ部１２・１３の各出
力信号はそれぞれローパスフィルタ１４・１５に入力さ
れ、ローパスフィルタ１４・１５は入力された信号から
後述する制御回路３０により制御されたカットオフ周波
数で隣接チャンネルなどの妨害信号やノイズを除去す
る。ローパスフィルタ１４・１５の各出力信号はそれぞ
れ増幅回路１６・１７で増幅された後、Ａ／Ｄ変換器１
８・１９に入力される。Ａ／Ｄ変換器１８・１９は、ア
ナログ信号を後述する復調回路２０で復調処理するため
にデジタル信号に変換する。Ａ／Ｄ変換器１８・１９の
各出力信号はともに復調回路２０に入力され、復調回路
２０はデジタル変調された入力信号を復調してトランス
ポート信号ＴＳを出力する。
ぞれローパスフィルタ１０・１１に入力され、ローパス
フィルタ１０・１１は入力された信号の高周波成分を除
去する。ローパスフィルタ１０・１１の各出力信号はそ
れぞれＡＧＣアンプ部１２・１３に入力され、ＡＧＣア
ンプ部１２・１３は入力された信号をコントロールされ
たゲインで増幅する。ＡＧＣアンプ部１２・１３の各出
力信号はそれぞれローパスフィルタ１４・１５に入力さ
れ、ローパスフィルタ１４・１５は入力された信号から
後述する制御回路３０により制御されたカットオフ周波
数で隣接チャンネルなどの妨害信号やノイズを除去す
る。ローパスフィルタ１４・１５の各出力信号はそれぞ
れ増幅回路１６・１７で増幅された後、Ａ／Ｄ変換器１
８・１９に入力される。Ａ／Ｄ変換器１８・１９は、ア
ナログ信号を後述する復調回路２０で復調処理するため
にデジタル信号に変換する。Ａ／Ｄ変換器１８・１９の
各出力信号はともに復調回路２０に入力され、復調回路
２０はデジタル変調された入力信号を復調してトランス
ポート信号ＴＳを出力する。
【０００５】また、分周比を決める制御信号Ｓ２が入力
されるＰＬＬ回路２２が、基準信号発振器２３で発生さ
れた基準周波数信号を基に、局部発振回路２１で発生さ
れる所定の周波数の局部発振信号の位相を制御し、この
位相が制御された局部発振信号がＡ／Ｄ変換器１８・１
９および復調回路２０に入力される。Ａ／Ｄ変換器１８
・１９および復調回路２０は、この局部発振信号を動作
信号として動作する。この動作信号は、Ａ／Ｄ変換器１
８・１９に対してはサンプリングクロック信号となる。
されるＰＬＬ回路２２が、基準信号発振器２３で発生さ
れた基準周波数信号を基に、局部発振回路２１で発生さ
れる所定の周波数の局部発振信号の位相を制御し、この
位相が制御された局部発振信号がＡ／Ｄ変換器１８・１
９および復調回路２０に入力される。Ａ／Ｄ変換器１８
・１９および復調回路２０は、この局部発振信号を動作
信号として動作する。この動作信号は、Ａ／Ｄ変換器１
８・１９に対してはサンプリングクロック信号となる。
【０００６】ローパスフィルタ１４・１５は、前述した
ような隣接チャンネルなどの妨害信号やノイズの除去、
およびＡ／Ｄ変換器１８・１９のアンチエリアスとして
の役割を担うフィルタである。この入力信号は数Ｍbaud
〜数十Ｍbaudの変調レートであるので、ローパスフィル
タ１４・１５を有効に機能させるためには、カットオフ
周波数は固定ではなく、入力信号のボーレートに応じて
適した値に設定する必要がある。また、カットオフ周波
数設定用回路をＩＣ内の回路にて抵抗とコンデンサとで
形成した場合、ＩＣプロセスのばらつきにより、それぞ
れに±１５％〜２０％のカットオフ周波数のばらつきが
生じてしまう。そのため、図５に示す制御回路３０にお
いて、水晶発振器などの基準信号発振器２４で発生させ
た正確な周波数（同図では４ＭＨｚ）の基準周波数信号
を基にした信号を入力信号とする定電流源３７を形成
し、定電流源３７が出力する定電流を制御回路３１で変
化させることにより、ローパスフィルタ１４・１５のカ
ットオフ周波数を設定するようにしている。
ような隣接チャンネルなどの妨害信号やノイズの除去、
およびＡ／Ｄ変換器１８・１９のアンチエリアスとして
の役割を担うフィルタである。この入力信号は数Ｍbaud
〜数十Ｍbaudの変調レートであるので、ローパスフィル
タ１４・１５を有効に機能させるためには、カットオフ
周波数は固定ではなく、入力信号のボーレートに応じて
適した値に設定する必要がある。また、カットオフ周波
数設定用回路をＩＣ内の回路にて抵抗とコンデンサとで
形成した場合、ＩＣプロセスのばらつきにより、それぞ
れに±１５％〜２０％のカットオフ周波数のばらつきが
生じてしまう。そのため、図５に示す制御回路３０にお
いて、水晶発振器などの基準信号発振器２４で発生させ
た正確な周波数（同図では４ＭＨｚ）の基準周波数信号
を基にした信号を入力信号とする定電流源３７を形成
し、定電流源３７が出力する定電流を制御回路３１で変
化させることにより、ローパスフィルタ１４・１５のカ
ットオフ周波数を設定するようにしている。
【０００７】定電流源３７の入力信号を生成する回路
は、位相シフト回路３２、ミキサ３３、ローパスフィル
タ３４、ＤＣ増幅回路３５、および定電流源３６で構成
されるループである。位相シフト回路３２は基準信号発
振器２４から入力される基準周波数信号の位相を９０度
シフトさせ、ミキサ３３にはこの位相が９０度シフトさ
れた信号と基準信号発振器２４から出力される基準周波
数信号とが入力される。ミキサ３３は両信号の乗算を行
い、ローパスフィルタ３４がミキサ３３からの出力信号
の高周波成分を除去し、ＤＣ増幅器３５はローパスフィ
ルタ３４からの出力信号を増幅する。ＤＣ増幅器３５の
出力信号は定電流源３６・３７に入力され、定電流源３
６・３７はこれによって電流値を変化させるが、定電流
源３６の定電流は位相シフト回路３２に入力され、上記
ループはミキサ３３の出力信号ＭＩＸout ＝０となるよ
うに制御を行う。これにより、定電流源３６・３７は基
準信号発振器２４の基準周波数信号の周波数（図５では
４ＭＨｚ）に応じた一定の電流を出力する。
は、位相シフト回路３２、ミキサ３３、ローパスフィル
タ３４、ＤＣ増幅回路３５、および定電流源３６で構成
されるループである。位相シフト回路３２は基準信号発
振器２４から入力される基準周波数信号の位相を９０度
シフトさせ、ミキサ３３にはこの位相が９０度シフトさ
れた信号と基準信号発振器２４から出力される基準周波
数信号とが入力される。ミキサ３３は両信号の乗算を行
い、ローパスフィルタ３４がミキサ３３からの出力信号
の高周波成分を除去し、ＤＣ増幅器３５はローパスフィ
ルタ３４からの出力信号を増幅する。ＤＣ増幅器３５の
出力信号は定電流源３６・３７に入力され、定電流源３
６・３７はこれによって電流値を変化させるが、定電流
源３６の定電流は位相シフト回路３２に入力され、上記
ループはミキサ３３の出力信号ＭＩＸout ＝０となるよ
うに制御を行う。これにより、定電流源３６・３７は基
準信号発振器２４の基準周波数信号の周波数（図５では
４ＭＨｚ）に応じた一定の電流を出力する。
【０００８】制御回路３１はカレントミラー回路を基本
としたスイッチ回路を備えており、所望の周波数に応じ
て外部から入力される制御信号Ｓ３に従ってスイッチを
切り替え、定電流源３７から出力される定電流の値を、
ローパスフィルタ１４・１５の目的のカットオフ周波数
に対応した値に調整する。調整倍率は制御信号Ｓ３で定
まり、任意である。そして、制御回路３１から出力され
る電流はカットオフ周波数の制御を行うための制御信号
としてローパスフィルタ１４・１５のぞれぞれに入力さ
れる。
としたスイッチ回路を備えており、所望の周波数に応じ
て外部から入力される制御信号Ｓ３に従ってスイッチを
切り替え、定電流源３７から出力される定電流の値を、
ローパスフィルタ１４・１５の目的のカットオフ周波数
に対応した値に調整する。調整倍率は制御信号Ｓ３で定
まり、任意である。そして、制御回路３１から出力され
る電流はカットオフ周波数の制御を行うための制御信号
としてローパスフィルタ１４・１５のぞれぞれに入力さ
れる。
【０００９】このような構成の制御回路３０から出力さ
れる電流によりカットオフ周波数が制御されるローパス
フィルタ１４・１５はそれぞれ、トランスコンダクタン
スアンプ（以下、ｇｍアンプと称する）およびコンデン
サで構成されたｇｍ・Ｃフィルタと、定電流制御回路な
どとで実現される。制御回路３０の位相シフト回路３２
は、ローパスフィルタ１４・１５と同じｇｍ・Ｃフィル
タを用いるローパスフィルタであり、上記カットオフ周
波数の制御はいわゆるマスタースレーブ方式により行わ
れている。
れる電流によりカットオフ周波数が制御されるローパス
フィルタ１４・１５はそれぞれ、トランスコンダクタン
スアンプ（以下、ｇｍアンプと称する）およびコンデン
サで構成されたｇｍ・Ｃフィルタと、定電流制御回路な
どとで実現される。制御回路３０の位相シフト回路３２
は、ローパスフィルタ１４・１５と同じｇｍ・Ｃフィル
タを用いるローパスフィルタであり、上記カットオフ周
波数の制御はいわゆるマスタースレーブ方式により行わ
れている。
【００１０】以上のようなカットオフ周波数の制御は、
可変電流源を用いてトランスコンダクタ回路に入力する
電流を変化させる構成の、特開平１０−２５７１０８号
公報の受信機などでも一般に行われている。
可変電流源を用いてトランスコンダクタ回路に入力する
電流を変化させる構成の、特開平１０−２５７１０８号
公報の受信機などでも一般に行われている。
【００１１】
【発明が解決しようとする課題】しかしながら、ローパ
スフィルタ１４・１５のカットオフ周波数を制御する制
御回路３１を構成するスイッチ回路には、カレントミラ
ー回路とＭＯＳ−ＦＥＴとが多数用いられており、定電
流源３７から出力される定電流の値を目的のカットオフ
周波数用の値に調整する際に素子特性のばらつきや電流
増幅度ｈFEの影響を受けて、電流値の目標値に対する誤
差が大きくなるという問題がある。制御回路３１により
定電流源３７からの定電流を等倍する場合にも、信号は
上記スイッチ回路を経由するため、誤差は大きい。基準
信号発振器２４から出力されるリファレンスとしての基
準周波数信号の周波数と、カットオフ周波数との差が大
きい場合には、信号が制御回路３１内でより多くの回路
を経由することになり、電流値の誤差が特に大きくな
る。従って、カットオフ周波数をローパスフィルタ１４
・１５の外部から制御しても、依然、カットオフ周波数
を高精度に設定することができない。
スフィルタ１４・１５のカットオフ周波数を制御する制
御回路３１を構成するスイッチ回路には、カレントミラ
ー回路とＭＯＳ−ＦＥＴとが多数用いられており、定電
流源３７から出力される定電流の値を目的のカットオフ
周波数用の値に調整する際に素子特性のばらつきや電流
増幅度ｈFEの影響を受けて、電流値の目標値に対する誤
差が大きくなるという問題がある。制御回路３１により
定電流源３７からの定電流を等倍する場合にも、信号は
上記スイッチ回路を経由するため、誤差は大きい。基準
信号発振器２４から出力されるリファレンスとしての基
準周波数信号の周波数と、カットオフ周波数との差が大
きい場合には、信号が制御回路３１内でより多くの回路
を経由することになり、電流値の誤差が特に大きくな
る。従って、カットオフ周波数をローパスフィルタ１４
・１５の外部から制御しても、依然、カットオフ周波数
を高精度に設定することができない。
【００１２】また、このカットオフ周波数を高精度に設
定するためには、制御回路３１の定電流源を制御する電
流スイッチ回路の規模を大きくする必要があり、消費電
力も大きくなるという問題がある。
定するためには、制御回路３１の定電流源を制御する電
流スイッチ回路の規模を大きくする必要があり、消費電
力も大きくなるという問題がある。
【００１３】上述した問題は、ハイパスフィルタのカッ
トオフ周波数制御やバンドパスフィルタの通過帯域の中
心周波数制御についても同様に起こり得る。
トオフ周波数制御やバンドパスフィルタの通過帯域の中
心周波数制御についても同様に起こり得る。
【００１４】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的は、ローパスフィルタやハイパ
スフィルタのカットオフ周波数、バンドパスフィルタの
通過帯域の中心周波数など、フィルタの通過周波数特性
を示す周波数値を高精度に設定することのできるフィル
タ具備装置を提供することにある。また、他の目的は、
上記周波数値を高精度に設定可能としながら、簡単な構
成で消費電力を低減することのできるフィルタ具備装置
を提供することにある。
たものであり、その目的は、ローパスフィルタやハイパ
スフィルタのカットオフ周波数、バンドパスフィルタの
通過帯域の中心周波数など、フィルタの通過周波数特性
を示す周波数値を高精度に設定することのできるフィル
タ具備装置を提供することにある。また、他の目的は、
上記周波数値を高精度に設定可能としながら、簡単な構
成で消費電力を低減することのできるフィルタ具備装置
を提供することにある。
【００１５】
【課題を解決するための手段】本発明のフィルタ具備装
置は、上記課題を解決するために、制御信号として入力
される電流の値に応じて通過周波数特性を示す周波数値
が設定されるフィルタを備えるフィルタ具備装置におい
て、上記フィルタに上記電流を入力する定電流源と、上
記定電流源が設定する上記通過周波数特性を示す周波数
値に応じた値の上記電流を出力するように上記定電流源
を制御する定電流源制御手段とを備えていることを特徴
としている。
置は、上記課題を解決するために、制御信号として入力
される電流の値に応じて通過周波数特性を示す周波数値
が設定されるフィルタを備えるフィルタ具備装置におい
て、上記フィルタに上記電流を入力する定電流源と、上
記定電流源が設定する上記通過周波数特性を示す周波数
値に応じた値の上記電流を出力するように上記定電流源
を制御する定電流源制御手段とを備えていることを特徴
としている。
【００１６】上記の発明によれば、定電流源制御手段が
定電流源に対し、ローパスフィルタのカットオフ周波数
など、設定する通過周波数特性を示す周波数値に応じた
値の電流を出力するように制御する。定電流源から倍率
調整を行われることなく出力された電流は制御信号とし
てフィルタに直接入力され、フィルタの通過周波数特性
を示す周波数値は所望値に設定される。電流値の倍率調
整を行わないため、倍率調整するためのスイッチ回路が
不要となり、フィルタに入力される電流値の誤差が抑制
される。
定電流源に対し、ローパスフィルタのカットオフ周波数
など、設定する通過周波数特性を示す周波数値に応じた
値の電流を出力するように制御する。定電流源から倍率
調整を行われることなく出力された電流は制御信号とし
てフィルタに直接入力され、フィルタの通過周波数特性
を示す周波数値は所望値に設定される。電流値の倍率調
整を行わないため、倍率調整するためのスイッチ回路が
不要となり、フィルタに入力される電流値の誤差が抑制
される。
【００１７】この結果、フィルタの通過周波数特性を示
す周波数値を高精度に設定することのできるフィルタ具
備装置を提供することができる。
す周波数値を高精度に設定することのできるフィルタ具
備装置を提供することができる。
【００１８】さらに本発明のフィルタ具備装置は、上記
課題を解決するために、アナログ信号をデジタル信号に
変換するアナログデジタル変換手段と、上記アナログデ
ジタル変換手段のサンプリングクロック信号を生成する
サンプリングクロック信号生成手段とを備えている場合
に、上記定電流源制御手段は、上記サンプリングクロッ
ク信号から上記通過周波数特性を示す周波数値の情報を
含む定電流基準信号を生成し、上記定電流基準信号に基
づいて上記定電流源を制御することを特徴としている。
課題を解決するために、アナログ信号をデジタル信号に
変換するアナログデジタル変換手段と、上記アナログデ
ジタル変換手段のサンプリングクロック信号を生成する
サンプリングクロック信号生成手段とを備えている場合
に、上記定電流源制御手段は、上記サンプリングクロッ
ク信号から上記通過周波数特性を示す周波数値の情報を
含む定電流基準信号を生成し、上記定電流基準信号に基
づいて上記定電流源を制御することを特徴としている。
【００１９】上記の発明によれば、定電流源制御手段
は、既存のサンプリングクロック信号生成手段によって
生成されたサンプリングクロック信号から、フィルタの
通過周波数特性を示す周波数値の情報を含む定電流基準
信号を生成し、定電流基準信号に基づいて定電流源を制
御するので、上記通過周波数特性を示す周波数値を高精
度に設定可能としながら、簡単な構成で消費電力を低減
することのできるフィルタ具備装置を提供することがで
きる。
は、既存のサンプリングクロック信号生成手段によって
生成されたサンプリングクロック信号から、フィルタの
通過周波数特性を示す周波数値の情報を含む定電流基準
信号を生成し、定電流基準信号に基づいて定電流源を制
御するので、上記通過周波数特性を示す周波数値を高精
度に設定可能としながら、簡単な構成で消費電力を低減
することのできるフィルタ具備装置を提供することがで
きる。
【００２０】また、フィルタによって処理した信号が変
調レートの小さい信号であって、それをアナログデジタ
ル変換手段によりアナログ信号からデジタル信号に変換
する場合には、サンプリングクロック信号の周波数を低
減することができるため、周波数を低減する分、消費電
力を削減することができる。
調レートの小さい信号であって、それをアナログデジタ
ル変換手段によりアナログ信号からデジタル信号に変換
する場合には、サンプリングクロック信号の周波数を低
減することができるため、周波数を低減する分、消費電
力を削減することができる。
【００２１】さらに本発明のフィルタ具備装置は、上記
課題を解決するために、上記定電流源制御手段は、上記
サンプリングクロック信号から設定する上記通過周波数
特性を示す周波数値と等しい周波数の上記定電流基準信
号を生成する周波数変換手段を備えていることを特徴と
している。
課題を解決するために、上記定電流源制御手段は、上記
サンプリングクロック信号から設定する上記通過周波数
特性を示す周波数値と等しい周波数の上記定電流基準信
号を生成する周波数変換手段を備えていることを特徴と
している。
【００２２】上記の発明によれば、定電流源制御手段
は、サンプリングクロック信号から生成する定電流基準
信号の周波数を通過周波数特性を示す周波数値と等しく
することにより定電流基準信号に通過周波数特性を示す
周波数値の情報を含め、これに基づいた制御を行うこと
によって、定電流源が設定する通過周波数特性を示す周
波数値に応じた値の電流を出力する。これにより、容易
に、定電流源の電流を設定する通過周波数特性を示す周
波数値に応じた値とすることができる。
は、サンプリングクロック信号から生成する定電流基準
信号の周波数を通過周波数特性を示す周波数値と等しく
することにより定電流基準信号に通過周波数特性を示す
周波数値の情報を含め、これに基づいた制御を行うこと
によって、定電流源が設定する通過周波数特性を示す周
波数値に応じた値の電流を出力する。これにより、容易
に、定電流源の電流を設定する通過周波数特性を示す周
波数値に応じた値とすることができる。
【００２３】さらに本発明のフィルタ具備装置は、上記
課題を解決するために、上記周波数変換手段は上記定電
流基準信号を生成する分周回路を備えていることを特徴
としている。
課題を解決するために、上記周波数変換手段は上記定電
流基準信号を生成する分周回路を備えていることを特徴
としている。
【００２４】上記の発明によれば、分周回路を用いるの
で、サンプリングクロック信号の周波数が通過周波数特
性を示す周波数値よりも高い場合に容易に周波数変換手
段を構成することができる。
で、サンプリングクロック信号の周波数が通過周波数特
性を示す周波数値よりも高い場合に容易に周波数変換手
段を構成することができる。
【００２５】さらに本発明のフィルタ具備装置は、上記
課題を解決するために、上記周波数変換手段に入力され
て上記定電流基準信号の変換周波数を制御する周波数変
換用制御信号と、上記サンプリングクロック信号生成手
段に入力されて上記サンプリングクロック信号の周波数
を制御するサンプリング周波数用制御信号とが共通のバ
スで伝送されることを特徴としている。
課題を解決するために、上記周波数変換手段に入力され
て上記定電流基準信号の変換周波数を制御する周波数変
換用制御信号と、上記サンプリングクロック信号生成手
段に入力されて上記サンプリングクロック信号の周波数
を制御するサンプリング周波数用制御信号とが共通のバ
スで伝送されることを特徴としている。
【００２６】上記の発明によれば、周波数変換用制御信
号とサンプリング周波数用制御信号とが共通のバスで伝
送されるので、定電流基準信号の変換周波数の制御と、
サンプリングクロック信号の周波数の制御を行う構成を
簡略化することができる。
号とサンプリング周波数用制御信号とが共通のバスで伝
送されるので、定電流基準信号の変換周波数の制御と、
サンプリングクロック信号の周波数の制御を行う構成を
簡略化することができる。
【００２７】さらに本発明のフィルタ具備装置は、上記
課題を解決するために、変調された高周波信号を処理す
るフィルタ具備装置であって、上記高周波信号から周波
数領域において分離されたスペクトルを生成するために
用いられるスペクトル分離用信号を生成するスペクトル
分離用信号生成手段を備えている場合に、上記スペクト
ル分離用信号生成手段に入力されて上記スペクトル分離
用信号の周波数を制御するスペクトル分離用制御信号が
上記バスで伝送されることを特徴としている。
課題を解決するために、変調された高周波信号を処理す
るフィルタ具備装置であって、上記高周波信号から周波
数領域において分離されたスペクトルを生成するために
用いられるスペクトル分離用信号を生成するスペクトル
分離用信号生成手段を備えている場合に、上記スペクト
ル分離用信号生成手段に入力されて上記スペクトル分離
用信号の周波数を制御するスペクトル分離用制御信号が
上記バスで伝送されることを特徴としている。
【００２８】上記の発明によれば、スペクトル分離用制
御信号が周波数変換用制御信号とサンプリング周波数用
制御信号との共通のバスでさらに伝送されるので、高周
波信号の周波数領域におけるスペクトルを分離するため
に用いられるスペクトル分離用信号の周波数の制御をも
含めた制御を行う構成が簡略化される。
御信号が周波数変換用制御信号とサンプリング周波数用
制御信号との共通のバスでさらに伝送されるので、高周
波信号の周波数領域におけるスペクトルを分離するため
に用いられるスペクトル分離用信号の周波数の制御をも
含めた制御を行う構成が簡略化される。
【００２９】さらに本発明のフィルタ具備装置は、上記
課題を解決するために、変調された高周波信号を処理す
るフィルタ具備装置であって、上記高周波信号から周波
数領域において分離されたスペクトルを生成するために
用いられるスペクトル分離用信号を生成するスペクトル
分離用信号生成手段を備えており、上記サンプリングク
ロック信号生成手段が所定の周波数の第１基準周波数信
号を基にしたＰＬＬ制御により上記サンプリングクロッ
ク信号を生成し、上記スペクトル分離用信号生成手段が
所定の周波数の第２基準周波数信号を基にしたＰＬＬ制
御により上記スペクトル分離用信号を生成する場合に、
上記第１基準周波数信号と第２基準周波数信号とを兼ね
る基準周波数信号を生成する共通基準信号発振器を備え
ていることを特徴としている。
課題を解決するために、変調された高周波信号を処理す
るフィルタ具備装置であって、上記高周波信号から周波
数領域において分離されたスペクトルを生成するために
用いられるスペクトル分離用信号を生成するスペクトル
分離用信号生成手段を備えており、上記サンプリングク
ロック信号生成手段が所定の周波数の第１基準周波数信
号を基にしたＰＬＬ制御により上記サンプリングクロッ
ク信号を生成し、上記スペクトル分離用信号生成手段が
所定の周波数の第２基準周波数信号を基にしたＰＬＬ制
御により上記スペクトル分離用信号を生成する場合に、
上記第１基準周波数信号と第２基準周波数信号とを兼ね
る基準周波数信号を生成する共通基準信号発振器を備え
ていることを特徴としている。
【００３０】上記の発明によれば、サンプリングクロッ
ク信号のＰＬＬ制御による生成に用いられる第１基準周
波数信号と、スペクトル分離用信号のＰＬＬ制御による
生成に用いられる第２基準周波数信号とを、共通基準信
号発振器から同じ基準周波数信号として供給するので、
構成を簡略化することができるとともに、コストを削減
することができる。
ク信号のＰＬＬ制御による生成に用いられる第１基準周
波数信号と、スペクトル分離用信号のＰＬＬ制御による
生成に用いられる第２基準周波数信号とを、共通基準信
号発振器から同じ基準周波数信号として供給するので、
構成を簡略化することができるとともに、コストを削減
することができる。
【００３１】
【発明の実施の形態】本発明のフィルタ具備装置を具現
する一実施の形態について、図１ないし図４に基づいて
説明すれば以下の通りである。なお、前記従来の技術で
述べた構成要素と同一の機能を有する構成要素について
は同一の符号を付し、その説明を省略する。
する一実施の形態について、図１ないし図４に基づいて
説明すれば以下の通りである。なお、前記従来の技術で
述べた構成要素と同一の機能を有する構成要素について
は同一の符号を付し、その説明を省略する。
【００３２】図１に、本実施の形態に係るフィルタ具備
装置としての高周波受信装置５１の構成を示す。同図の
高周波受信装置５１は、受信端子１、増幅回路２・３、
周波数変換回路４・５、移相回路６、局部発振回路７、
ＰＬＬ回路８、ローパスフィルタ１０・１１、ＡＧＣア
ンプ部１２・１３、ローパスフィルタ１４・１５、増幅
回路１６・１７、Ａ／Ｄ変換器１８・１９、復調回路２
０、局部発振回路２１、ＰＬＬ回路２２、共通基準信号
発振器２５、定電流源２６、および制御回路４０を備え
ている。共通基準信号発振器２５は、前記基準信号発振
器２３が発生する第１基準周波数信号と、前記基準信号
発振器９が発生する第２基準周波数信号とを兼ねる基準
周波数信号を発生する基準信号発振器として、基準信号
発振器９・２３の代わりに設けられたものである。定電
流源２６および制御回路４０については後述する。
装置としての高周波受信装置５１の構成を示す。同図の
高周波受信装置５１は、受信端子１、増幅回路２・３、
周波数変換回路４・５、移相回路６、局部発振回路７、
ＰＬＬ回路８、ローパスフィルタ１０・１１、ＡＧＣア
ンプ部１２・１３、ローパスフィルタ１４・１５、増幅
回路１６・１７、Ａ／Ｄ変換器１８・１９、復調回路２
０、局部発振回路２１、ＰＬＬ回路２２、共通基準信号
発振器２５、定電流源２６、および制御回路４０を備え
ている。共通基準信号発振器２５は、前記基準信号発振
器２３が発生する第１基準周波数信号と、前記基準信号
発振器９が発生する第２基準周波数信号とを兼ねる基準
周波数信号を発生する基準信号発振器として、基準信号
発振器９・２３の代わりに設けられたものである。定電
流源２６および制御回路４０については後述する。
【００３３】図２（ａ）に、ローパスフィルタ１４・１
５を構成するｇｍ・Ｃフィルタ６１の回路ブロック図、
同図（ｂ）に同図（ａ）のｇｍ・Ｃフィルタ６１に用い
られるｇｍアンプ６２の回路構成例を示す。同図（ａ）
のｇｍ・Ｃフィルタ６１はｇｍアンプ６２およびコンデ
ンサ６３・６４を備えたアクティブフィルタである。ｇ
ｍアンプ６２は入力端子Ｖ＋・Ｖ−、出力端子ｉout ・
ｉoutx、および制御端子ＢＩＡＳａ・ＢＩＡＳｂを備え
ている。入力端子Ｖ＋・Ｖ−にはそれぞれ、ローパスフ
ィルタ１４からの２つの出力信号、あるいはローパスフ
ィルタ１５からの２つの出力信号が入力される。そし
て、ｇｍアンプ６２は入力端子Ｖ＋・Ｖ−の電位差ΔＶ
に応じた電流を出力端子ｉout ・ｉoutxから出力する。
制御端子ＢＩＡＳａには図示しない回路からの電流ＩA
が入力され、制御端子ＢＩＡＳｂには後述する制御回路
４０から出力される電流ＩB ／２が入力される。また、
コンデンサ６３は出力端子ｉout とＧＮＤとの間に、コ
ンデンサ６４は出力端子ｉoutxとＧＮＤとの間に接続さ
れ、コンデンサ６３の出力端子ｉout 側の端子がｇｍ・
Ｃフィルタ６１の一方の出力端子Ｖout ＋、コンデンサ
６４の出力端子ｉoutx側の端子がｇｍ・Ｃフィルタ６１
の他方の出力端子Ｖout −である。
５を構成するｇｍ・Ｃフィルタ６１の回路ブロック図、
同図（ｂ）に同図（ａ）のｇｍ・Ｃフィルタ６１に用い
られるｇｍアンプ６２の回路構成例を示す。同図（ａ）
のｇｍ・Ｃフィルタ６１はｇｍアンプ６２およびコンデ
ンサ６３・６４を備えたアクティブフィルタである。ｇ
ｍアンプ６２は入力端子Ｖ＋・Ｖ−、出力端子ｉout ・
ｉoutx、および制御端子ＢＩＡＳａ・ＢＩＡＳｂを備え
ている。入力端子Ｖ＋・Ｖ−にはそれぞれ、ローパスフ
ィルタ１４からの２つの出力信号、あるいはローパスフ
ィルタ１５からの２つの出力信号が入力される。そし
て、ｇｍアンプ６２は入力端子Ｖ＋・Ｖ−の電位差ΔＶ
に応じた電流を出力端子ｉout ・ｉoutxから出力する。
制御端子ＢＩＡＳａには図示しない回路からの電流ＩA
が入力され、制御端子ＢＩＡＳｂには後述する制御回路
４０から出力される電流ＩB ／２が入力される。また、
コンデンサ６３は出力端子ｉout とＧＮＤとの間に、コ
ンデンサ６４は出力端子ｉoutxとＧＮＤとの間に接続さ
れ、コンデンサ６３の出力端子ｉout 側の端子がｇｍ・
Ｃフィルタ６１の一方の出力端子Ｖout ＋、コンデンサ
６４の出力端子ｉoutx側の端子がｇｍ・Ｃフィルタ６１
の他方の出力端子Ｖout −である。
【００３４】ｇｍアンプ６２においては、同図（ｂ）に
示すように、入力端子Ｖ−に入力された電圧が、ＮＰＮ
型のトランジスタＱ１のベースに印加される。トランジ
スタＱ１のコレクタは、アノードに電源電圧ＶＣＣが印
加されるダイオードＤ１のカソードに接続されている。
入力端子Ｖ＋に入力された電圧は、ＮＰＮ型のトランジ
スタＱ２のベースに印加される。トランジスタＱ２のコ
レクタは、アノードに電源電圧ＶＣＣが印加されるダイ
オードＤ２のカソードに接続されている。トランジスタ
Ｑ１・Ｑ２の両エミッタ間には入力抵抗ＲE が接続され
ている。また、上記両エミッタと入力抵抗ＲE との接続
点と、ＧＮＤとの間に、制御端子ＢＩＡＳａに入力され
る電流ＩA と同じ電流を流すカレントミラー回路６２ａ
が設けられている。
示すように、入力端子Ｖ−に入力された電圧が、ＮＰＮ
型のトランジスタＱ１のベースに印加される。トランジ
スタＱ１のコレクタは、アノードに電源電圧ＶＣＣが印
加されるダイオードＤ１のカソードに接続されている。
入力端子Ｖ＋に入力された電圧は、ＮＰＮ型のトランジ
スタＱ２のベースに印加される。トランジスタＱ２のコ
レクタは、アノードに電源電圧ＶＣＣが印加されるダイ
オードＤ２のカソードに接続されている。トランジスタ
Ｑ１・Ｑ２の両エミッタ間には入力抵抗ＲE が接続され
ている。また、上記両エミッタと入力抵抗ＲE との接続
点と、ＧＮＤとの間に、制御端子ＢＩＡＳａに入力され
る電流ＩA と同じ電流を流すカレントミラー回路６２ａ
が設けられている。
【００３５】カレントミラー回路６２ａはＮＰＮ型のト
ランジスタＱ１１・Ｑ１２・Ｑ１３を備えている。トラ
ンジスタＱ１１のコレクタは制御端子ＢＩＡＳａに接続
されており、エミッタはＧＮＤに接続されている。トラ
ンジスタＱ１２のコレクタはトランジスタＱ１のエミッ
タと入力抵抗ＲE との接続点に接続されており、エミッ
タはＧＮＤに接続されている。トランジスタＱ１３のコ
レクタはトランジスタＱ２のエミッタと入力抵抗ＲE と
の接続点に接続されており、エミッタはＧＮＤに接続さ
れている。また、トランジスタＱ１１・Ｑ１２・Ｑ１３
の各ベースは互いに接続されており、これらベースとト
ランジスタＱ１１のコレクタとが接続されている。上記
カレントミラー回路６２ａにより、トランジスタＱ１の
エミッタと入力抵抗ＲE との接続点と、ＧＮＤとの間に
電流ＩA を流す定電流源が構成され、トランジスタＱ２
のエミッタと入力抵抗ＲE との接続点と、ＧＮＤとの間
に電流ＩA を流す定電流源が構成される。
ランジスタＱ１１・Ｑ１２・Ｑ１３を備えている。トラ
ンジスタＱ１１のコレクタは制御端子ＢＩＡＳａに接続
されており、エミッタはＧＮＤに接続されている。トラ
ンジスタＱ１２のコレクタはトランジスタＱ１のエミッ
タと入力抵抗ＲE との接続点に接続されており、エミッ
タはＧＮＤに接続されている。トランジスタＱ１３のコ
レクタはトランジスタＱ２のエミッタと入力抵抗ＲE と
の接続点に接続されており、エミッタはＧＮＤに接続さ
れている。また、トランジスタＱ１１・Ｑ１２・Ｑ１３
の各ベースは互いに接続されており、これらベースとト
ランジスタＱ１１のコレクタとが接続されている。上記
カレントミラー回路６２ａにより、トランジスタＱ１の
エミッタと入力抵抗ＲE との接続点と、ＧＮＤとの間に
電流ＩA を流す定電流源が構成され、トランジスタＱ２
のエミッタと入力抵抗ＲE との接続点と、ＧＮＤとの間
に電流ＩA を流す定電流源が構成される。
【００３６】さらに、トランジスタＱ１のコレクタはＮ
ＰＮ型のトランジスタＱ３のベースに接続されており、
トランジスタＱ２のコレクタはＮＰＮ型のトランジスタ
Ｑ４のベースに接続されている。トランジスタＱ３のエ
ミッタとトランジスタＱ４のエミッタとは互いに接続さ
れている。また、上記両エミッタとＧＮＤとの間には、
該経路に制御端子ＢＩＡＳｂに入力される電流ＩB ／２
の２倍の電流ＩB を流すカレントミラー回路６２ｂが設
けられている。
ＰＮ型のトランジスタＱ３のベースに接続されており、
トランジスタＱ２のコレクタはＮＰＮ型のトランジスタ
Ｑ４のベースに接続されている。トランジスタＱ３のエ
ミッタとトランジスタＱ４のエミッタとは互いに接続さ
れている。また、上記両エミッタとＧＮＤとの間には、
該経路に制御端子ＢＩＡＳｂに入力される電流ＩB ／２
の２倍の電流ＩB を流すカレントミラー回路６２ｂが設
けられている。
【００３７】カレントミラー回路６２ｂはＮＰＮ型のト
ランジスタＱ１４・Ｑ１５・Ｑ１６を備えている。トラ
ンジスタＱ１４のコレクタは制御端子ＢＩＡＳｂに接続
されており、エミッタはＧＮＤに接続されている。トラ
ンジスタＱ１５のコレクタはトランジスタＱ３・Ｑ４の
両エミッタの接続点に接続されており、エミッタはＧＮ
Ｄに接続されている。トランジスタＱ１６のコレクタは
後述するトランジスタＱ１９のコレクタに接続されてお
り、エミッタはＧＮＤに接続されている。また、トラン
ジスタＱ１３・Ｑ１４・Ｑ１５の各ベースは互いに接続
されており、これらベースとトランジスタＱ１４のコレ
クタとが接続されている。上記カレントミラー回路６２
ｂにより、トランジスタＱ３・Ｑ４の両エミッタの接続
点とＧＮＤとの間に電流ＩB を流す定電流源が構成され
る。
ランジスタＱ１４・Ｑ１５・Ｑ１６を備えている。トラ
ンジスタＱ１４のコレクタは制御端子ＢＩＡＳｂに接続
されており、エミッタはＧＮＤに接続されている。トラ
ンジスタＱ１５のコレクタはトランジスタＱ３・Ｑ４の
両エミッタの接続点に接続されており、エミッタはＧＮ
Ｄに接続されている。トランジスタＱ１６のコレクタは
後述するトランジスタＱ１９のコレクタに接続されてお
り、エミッタはＧＮＤに接続されている。また、トラン
ジスタＱ１３・Ｑ１４・Ｑ１５の各ベースは互いに接続
されており、これらベースとトランジスタＱ１４のコレ
クタとが接続されている。上記カレントミラー回路６２
ｂにより、トランジスタＱ３・Ｑ４の両エミッタの接続
点とＧＮＤとの間に電流ＩB を流す定電流源が構成され
る。
【００３８】また、トランジスタＱ４のコレクタが出力
端子ｉout となり、トランジスタＱ３のコレクタが出力
端子ｉoutxとなっている。出力端子ｉout ・ｉoutxと電
源電圧ＶＣＣのラインとの間にはそれぞれ、該経路に電
流ＩB ／２を流すカレントミラー回路６２ｃが設けられ
ている。カレントミラー回路６２ｃはＰＮＰ型のトラン
ジスタＱ１７・Ｑ１８・Ｑ１９を備えている。トランジ
スタＱ１７のコレクタは出力端子ｉoutxに接続されてお
り、エミッタは電源電圧ＶＣＣのラインに接続されてい
る。トランジスタＱ１８のコレクタは出力端子ｉout に
接続されており、エミッタは電源電圧ＶＣＣのラインに
接続されている。トランジスタＱ１９のコレクタは前述
のトランジスタＱ１６のコレクタに接続されており、エ
ミッタは電源電圧ＶＣＣのラインに接続されている。ま
た、トランジスタＱ１７・Ｑ１８・Ｑ１９の各ベースは
互いに接続されており、これらベースとトランジスタＱ
１９のコレクタとが接続されている。上記カレントミラ
ー回路６２ｃにより、電源電圧ＶＣＣのラインと出力端
子ｉout ・ｉoutxとの間に電流ＩB ／２を流す定電流源
が構成される。
端子ｉout となり、トランジスタＱ３のコレクタが出力
端子ｉoutxとなっている。出力端子ｉout ・ｉoutxと電
源電圧ＶＣＣのラインとの間にはそれぞれ、該経路に電
流ＩB ／２を流すカレントミラー回路６２ｃが設けられ
ている。カレントミラー回路６２ｃはＰＮＰ型のトラン
ジスタＱ１７・Ｑ１８・Ｑ１９を備えている。トランジ
スタＱ１７のコレクタは出力端子ｉoutxに接続されてお
り、エミッタは電源電圧ＶＣＣのラインに接続されてい
る。トランジスタＱ１８のコレクタは出力端子ｉout に
接続されており、エミッタは電源電圧ＶＣＣのラインに
接続されている。トランジスタＱ１９のコレクタは前述
のトランジスタＱ１６のコレクタに接続されており、エ
ミッタは電源電圧ＶＣＣのラインに接続されている。ま
た、トランジスタＱ１７・Ｑ１８・Ｑ１９の各ベースは
互いに接続されており、これらベースとトランジスタＱ
１９のコレクタとが接続されている。上記カレントミラ
ー回路６２ｃにより、電源電圧ＶＣＣのラインと出力端
子ｉout ・ｉoutxとの間に電流ＩB ／２を流す定電流源
が構成される。
【００３９】なお、制御回路４０から信号が入力されな
い制御端子ＢＩＡＳａを省略して、ｇｍアンプ６２の内
部で電流ＩA を流す定電流源が構成されていてもよい。
い制御端子ＢＩＡＳａを省略して、ｇｍアンプ６２の内
部で電流ＩA を流す定電流源が構成されていてもよい。
【００４０】上記の構成のｇｍアンプ６２において、入
力端子Ｖ＋・Ｖ−間の電位差ΔＶinと出力端子ｉout ・
ｉoutxから出力される電流Ｉout との間には、トランス
コンダクタンスをｇｍ、入力抵抗ＲE の抵抗値をＲE と
して、 Ｉout ＝ｇｍ・ΔＶin （１） ｇｍ＝ＩB ／（２ＩA ＲE ） （２） が成り立つ。（２）式から分かるようにｇｍはＩA とＩ
B との比で変化する。このｇｍアンプ６２にコンデンサ
６３・６４を接続して構成したｇｍ・Ｃフィルタ６１に
おいて、ローパスフィルタ１４・１５の通過周波数特性
を示すカットオフ周波数ｆ0 は、コンデンサ６３・６４
の容量をＣとして、 ｆ0 ＝１／｛２πＣ（１／ｇｍ）｝ （３） で表される。（２）式および（３）式に表されているよ
うに、ＩA やＩB などの外部からの制御信号でｇｍを変
化させることにより、ローパスフィルタ１４・１５のカ
ットオフ周波数ｆ0 を変化させることができる。このよ
うに、ローパスフィルタ１４・１５は「制御信号として
入力される電流の値に応じて通過周波数特性を示す周波
数値が設定されるフィルタ」として機能する。
力端子Ｖ＋・Ｖ−間の電位差ΔＶinと出力端子ｉout ・
ｉoutxから出力される電流Ｉout との間には、トランス
コンダクタンスをｇｍ、入力抵抗ＲE の抵抗値をＲE と
して、 Ｉout ＝ｇｍ・ΔＶin （１） ｇｍ＝ＩB ／（２ＩA ＲE ） （２） が成り立つ。（２）式から分かるようにｇｍはＩA とＩ
B との比で変化する。このｇｍアンプ６２にコンデンサ
６３・６４を接続して構成したｇｍ・Ｃフィルタ６１に
おいて、ローパスフィルタ１４・１５の通過周波数特性
を示すカットオフ周波数ｆ0 は、コンデンサ６３・６４
の容量をＣとして、 ｆ0 ＝１／｛２πＣ（１／ｇｍ）｝ （３） で表される。（２）式および（３）式に表されているよ
うに、ＩA やＩB などの外部からの制御信号でｇｍを変
化させることにより、ローパスフィルタ１４・１５のカ
ットオフ周波数ｆ0 を変化させることができる。このよ
うに、ローパスフィルタ１４・１５は「制御信号として
入力される電流の値に応じて通過周波数特性を示す周波
数値が設定されるフィルタ」として機能する。
【００４１】次に、制御回路４０の構成と、制御回路４
０によりカットオフ周波数ｆ0 を制御する方法について
説明する。制御回路４０は、図１に示すように、分周回
路４１、位相シフト回路４２、ミキサ４３、ローパスフ
ィルタ４４、ＤＣ増幅回路４５、定電流源４６、および
制御信号発生器４７を備えている。
０によりカットオフ周波数ｆ0 を制御する方法について
説明する。制御回路４０は、図１に示すように、分周回
路４１、位相シフト回路４２、ミキサ４３、ローパスフ
ィルタ４４、ＤＣ増幅回路４５、定電流源４６、および
制御信号発生器４７を備えている。
【００４２】分周回路４１は、局部発振回路２１で発生
する所定の周波数の局部発振信号、すなわちＡ／Ｄ変換
器１８・１９のサンプリングクロック信号を分周（１／
Ｎ分周）し、設定するローパスフィルタ１４・１５のカ
ットオフ周波数と等しい周波数の定電流基準信号を生成
する。この定電流基準信号は「通過周波数特性を示す周
波数値の情報を含む定電流基準信号」である。また、制
御信号発生器４７はサンプリングクロック信号の分周比
を決める制御信号Ｔ１を発生して分周回路４１に入力す
るようになっている。制御信号発生器４７はさらにＰＬ
Ｌ回路２２における分周比を決める制御信号Ｔ２を受信
信号のボーレートに応じて発生してＰＬＬ回路２２に入
力するようになっている。ＰＬＬ回路２２は基準信号発
振器２５から入力される第１基準周波数信号をＰＬＬ制
御の基準周波数信号とする。
する所定の周波数の局部発振信号、すなわちＡ／Ｄ変換
器１８・１９のサンプリングクロック信号を分周（１／
Ｎ分周）し、設定するローパスフィルタ１４・１５のカ
ットオフ周波数と等しい周波数の定電流基準信号を生成
する。この定電流基準信号は「通過周波数特性を示す周
波数値の情報を含む定電流基準信号」である。また、制
御信号発生器４７はサンプリングクロック信号の分周比
を決める制御信号Ｔ１を発生して分周回路４１に入力す
るようになっている。制御信号発生器４７はさらにＰＬ
Ｌ回路２２における分周比を決める制御信号Ｔ２を受信
信号のボーレートに応じて発生してＰＬＬ回路２２に入
力するようになっている。ＰＬＬ回路２２は基準信号発
振器２５から入力される第１基準周波数信号をＰＬＬ制
御の基準周波数信号とする。
【００４３】このように、Ａ／Ｄ変換器１８・１９は
「アナログ信号をデジタル信号に変換するアナログデジ
タル変換手段」として機能し、局部発振回路２１、ＰＬ
Ｌ回路２２、基準信号発振器２５、および制御信号発生
器４７は「アナログデジタル変換手段のサンプリングク
ロック信号を生成するサンプリングクロック信号生成手
段」を構成している。また、分周回路４１および制御信
号発生器４７は「サンプリングクロック信号から設定す
る通過周波数特性を示す周波数値と等しい周波数の定電
流基準信号を生成する周波数変換手段」を構成してい
る。さらに、制御信号Ｔ１は「周波数変換手段に入力さ
れて定電流基準信号の変換周波数を制御する周波数変換
用制御信号」であり、制御信号Ｔ２は「サンプリングク
ロック信号生成手段に入力されてサンプリングクロック
信号の周波数を制御するサンプリング周波数用制御信
号」である。
「アナログ信号をデジタル信号に変換するアナログデジ
タル変換手段」として機能し、局部発振回路２１、ＰＬ
Ｌ回路２２、基準信号発振器２５、および制御信号発生
器４７は「アナログデジタル変換手段のサンプリングク
ロック信号を生成するサンプリングクロック信号生成手
段」を構成している。また、分周回路４１および制御信
号発生器４７は「サンプリングクロック信号から設定す
る通過周波数特性を示す周波数値と等しい周波数の定電
流基準信号を生成する周波数変換手段」を構成してい
る。さらに、制御信号Ｔ１は「周波数変換手段に入力さ
れて定電流基準信号の変換周波数を制御する周波数変換
用制御信号」であり、制御信号Ｔ２は「サンプリングク
ロック信号生成手段に入力されてサンプリングクロック
信号の周波数を制御するサンプリング周波数用制御信
号」である。
【００４４】位相シフト回路４２はローパスフィルタ１
４・１５と同じｇｍ・Ｃフィルタ６１が用いられ、マス
タースレーブ方式のマスター側に相当するローパスフィ
ルタであり、分周回路４１から出力された定電流基準信
号の位相を９０度シフトさせる。入力される定電流基準
信号が振幅をＡ、角周波数をω、角周波数ωの変動分を
ωm 、時刻をｔとして、 Ｖin＝Ａｃｏｓ（ω＋ωm ）ｔ （４） で表されるとすると、位相シフト回路４２は、 Ｖsift＝Ａｃｏｓ｛（ω＋ωm ）ｔ＋π／２−αωm ｝ （５） を出力する。ここで、π／２−αωm が位相シフト量で
あり、ωm と位相シフト量との関係は図３のように表さ
れる。αはωm ＝０、位相シフト量＝π／２の点を通る
直線部分の傾きである。
４・１５と同じｇｍ・Ｃフィルタ６１が用いられ、マス
タースレーブ方式のマスター側に相当するローパスフィ
ルタであり、分周回路４１から出力された定電流基準信
号の位相を９０度シフトさせる。入力される定電流基準
信号が振幅をＡ、角周波数をω、角周波数ωの変動分を
ωm 、時刻をｔとして、 Ｖin＝Ａｃｏｓ（ω＋ωm ）ｔ （４） で表されるとすると、位相シフト回路４２は、 Ｖsift＝Ａｃｏｓ｛（ω＋ωm ）ｔ＋π／２−αωm ｝ （５） を出力する。ここで、π／２−αωm が位相シフト量で
あり、ωm と位相シフト量との関係は図３のように表さ
れる。αはωm ＝０、位相シフト量＝π／２の点を通る
直線部分の傾きである。
【００４５】ミキサ４３は位相シフト回路４２からの出
力信号Ｖsiftと前記定電流基準信号Ｖinとの乗算を行っ
て周波数変換を行う。このときのミキサ４３の出力信号
ＭＩＸout は、 ＭＩＸout ＝Ｂ・Ｖin・Ｖsift ＝Ｂ・Ａ2 ・ｃｏｓ（ω＋ωm ）ｔ ×ｃｏｓ｛（ω＋ωm ）ｔ＋π／２−αωm ｝ ＝１／２・Ｂ・Ａ2 ［ｃｏｓ｛２（ω＋ωm ）ｔ＋π／２ −αωm ｝＋ｃｏｓ（π／２−αωm ）］ ＝１／２・Ｂ・Ａ2 ［−ｓｉｎ｛２（ω＋ωm ）ｔ−αωm ｝ ＋ｓｉｎ（αωm ）］ （６） となる。
力信号Ｖsiftと前記定電流基準信号Ｖinとの乗算を行っ
て周波数変換を行う。このときのミキサ４３の出力信号
ＭＩＸout は、 ＭＩＸout ＝Ｂ・Ｖin・Ｖsift ＝Ｂ・Ａ2 ・ｃｏｓ（ω＋ωm ）ｔ ×ｃｏｓ｛（ω＋ωm ）ｔ＋π／２−αωm ｝ ＝１／２・Ｂ・Ａ2 ［ｃｏｓ｛２（ω＋ωm ）ｔ＋π／２ −αωm ｝＋ｃｏｓ（π／２−αωm ）］ ＝１／２・Ｂ・Ａ2 ［−ｓｉｎ｛２（ω＋ωm ）ｔ−αωm ｝ ＋ｓｉｎ（αωm ）］ （６） となる。
【００４６】この出力信号ＭＩＸout がローパスフィル
タ４４を通ることにより２（ω＋ω m ）成分が除去さ
れ、ローパスフィルタ４４の出力信号は１／２・Ｂ・Ａ
2 ｓｉｎ（αωm ）となる。このように、位相シフト回
路４２、ミキサ４３、およびローパスフィルタ４４は位
相比較回路を構成している。図４に該位相比較回路にお
ける各部の信号を示す。ローパスフィルタ４４の出力信
号はＤＣ増幅回路４５を経て定電流源２６・４６に入力
される。定電流源４６はＤＣ増幅回路４５からの出力信
号に応じた定電流を位相シフト回路４２に供給してお
り、これによってＭＩＸout ＝０となるようにループバ
ック制御が行われる。こうして、定電流源２６は定電流
基準信号に応じた定電流を出力する、すなわち、設定す
るローパスフィルタ１４・１５のカットオフ周波数に応
じた定電流を出力する。定電流源２６は、従来の技術で
述べた制御回路３１のような多数のカレントミラー回路
やＭＯＳ−ＦＥＴが用いられるスイッチ回路を備えてい
ない。すなわち、入力される定電流基準信号から、設定
するカットオフ周波数のそれぞれに対応した定電流を直
接生成して出力するものであって、一旦各カットオフ周
波数に共通の定電流を生成した後に変倍や等倍などの倍
率調整を行うことがない。この定電流がローパスフィル
タ１４・１５の制御端子ＢＩＡＳｂに入力されて、スレ
ーブ側のローパスフィルタ１４・１５は目的のカットオ
フ周波数に設定される。
タ４４を通ることにより２（ω＋ω m ）成分が除去さ
れ、ローパスフィルタ４４の出力信号は１／２・Ｂ・Ａ
2 ｓｉｎ（αωm ）となる。このように、位相シフト回
路４２、ミキサ４３、およびローパスフィルタ４４は位
相比較回路を構成している。図４に該位相比較回路にお
ける各部の信号を示す。ローパスフィルタ４４の出力信
号はＤＣ増幅回路４５を経て定電流源２６・４６に入力
される。定電流源４６はＤＣ増幅回路４５からの出力信
号に応じた定電流を位相シフト回路４２に供給してお
り、これによってＭＩＸout ＝０となるようにループバ
ック制御が行われる。こうして、定電流源２６は定電流
基準信号に応じた定電流を出力する、すなわち、設定す
るローパスフィルタ１４・１５のカットオフ周波数に応
じた定電流を出力する。定電流源２６は、従来の技術で
述べた制御回路３１のような多数のカレントミラー回路
やＭＯＳ−ＦＥＴが用いられるスイッチ回路を備えてい
ない。すなわち、入力される定電流基準信号から、設定
するカットオフ周波数のそれぞれに対応した定電流を直
接生成して出力するものであって、一旦各カットオフ周
波数に共通の定電流を生成した後に変倍や等倍などの倍
率調整を行うことがない。この定電流がローパスフィル
タ１４・１５の制御端子ＢＩＡＳｂに入力されて、スレ
ーブ側のローパスフィルタ１４・１５は目的のカットオ
フ周波数に設定される。
【００４７】このように、定電流源２６は「フィルタに
通過周波数特性を示す周波数値に応じた電流を制御信号
として入力する定電流源」として機能し、制御回路４０
は「定電流源が設定する通過周波数特性を示す周波数値
に応じた値の電流を出力するように定電流源を制御する
定電流源制御手段」として機能する。従って、本実施の
形態に係る高周波受信装置５１は、制御信号として入力
される電流の値に応じて通過周波数特性を示す周波数値
が設定されるフィルタを備えるフィルタ具備装置におい
て、上記フィルタに上記電流を入力する定電流源と、上
記定電流源が設定する上記通過周波数特性を示す周波数
値に応じた値の上記電流を出力するように上記定電流源
を制御する定電流源制御手段とを備えていることを特徴
とするフィルタ具備装置の一例である。
通過周波数特性を示す周波数値に応じた電流を制御信号
として入力する定電流源」として機能し、制御回路４０
は「定電流源が設定する通過周波数特性を示す周波数値
に応じた値の電流を出力するように定電流源を制御する
定電流源制御手段」として機能する。従って、本実施の
形態に係る高周波受信装置５１は、制御信号として入力
される電流の値に応じて通過周波数特性を示す周波数値
が設定されるフィルタを備えるフィルタ具備装置におい
て、上記フィルタに上記電流を入力する定電流源と、上
記定電流源が設定する上記通過周波数特性を示す周波数
値に応じた値の上記電流を出力するように上記定電流源
を制御する定電流源制御手段とを備えていることを特徴
とするフィルタ具備装置の一例である。
【００４８】このようなフィルタ具備装置によれば、定
電流源制御手段（制御回路４０）が定電流源（定電流源
２６）に対し、設定する通過周波数特性を示す周波数値
（カットオフ周波数）に応じた値の電流を出力するよう
に制御する。定電流源（定電流源２６）から倍率調整を
行われることなく出力された電流は制御信号としてフィ
ルタ（ローパスフィルタ１４・１５）に直接入力され、
フィルタ（ローパスフィルタ１４・１５）の通過周波数
特性を示す周波数値（カットオフ周波数）は所望値に設
定される。定電流源（定電流源２６）から出力される電
流値の倍率調整を行わないため、倍率調整するためのス
イッチ回路が不要となり、フィルタ（ローパスフィルタ
１４・１５）に入力される電流値の誤差が抑制される。
電流源制御手段（制御回路４０）が定電流源（定電流源
２６）に対し、設定する通過周波数特性を示す周波数値
（カットオフ周波数）に応じた値の電流を出力するよう
に制御する。定電流源（定電流源２６）から倍率調整を
行われることなく出力された電流は制御信号としてフィ
ルタ（ローパスフィルタ１４・１５）に直接入力され、
フィルタ（ローパスフィルタ１４・１５）の通過周波数
特性を示す周波数値（カットオフ周波数）は所望値に設
定される。定電流源（定電流源２６）から出力される電
流値の倍率調整を行わないため、倍率調整するためのス
イッチ回路が不要となり、フィルタ（ローパスフィルタ
１４・１５）に入力される電流値の誤差が抑制される。
【００４９】この結果、フィルタの通過周波数特性を示
す周波数値（カットオフ周波数）を高精度に設定するこ
とのできるフィルタ具備装置を提供することができる。
す周波数値（カットオフ周波数）を高精度に設定するこ
とのできるフィルタ具備装置を提供することができる。
【００５０】また、高周波受信装置５１は、上記フィル
タ具備装置の特徴に加えて、アナログ信号をデジタル信
号に変換するアナログデジタル変換手段と、上記アナロ
グデジタル変換手段のサンプリングクロック信号を生成
するサンプリングクロック信号生成手段とを備えている
場合に、上記定電流源制御手段は、上記サンプリングク
ロック信号から上記通過周波数特性を示す周波数値の情
報を含む定電流基準信号を生成し、上記定電流基準信号
に基づいて上記定電流源を制御することを特徴とするフ
ィルタ具備装置の一例である。
タ具備装置の特徴に加えて、アナログ信号をデジタル信
号に変換するアナログデジタル変換手段と、上記アナロ
グデジタル変換手段のサンプリングクロック信号を生成
するサンプリングクロック信号生成手段とを備えている
場合に、上記定電流源制御手段は、上記サンプリングク
ロック信号から上記通過周波数特性を示す周波数値の情
報を含む定電流基準信号を生成し、上記定電流基準信号
に基づいて上記定電流源を制御することを特徴とするフ
ィルタ具備装置の一例である。
【００５１】このようなフィルタ具備装置によれば、定
電流源制御手段（制御回路４０）は既存のサンプリング
クロック信号生成手段（局部発振回路２１、ＰＬＬ回路
２２、基準信号発振器２５、および制御信号発生器４７
で構成される）によって生成されたサンプリングクロッ
ク信号から通過周波数特性を示す周波数値（カットオフ
周波数）の情報を含む定電流基準信号を生成し、これに
基づいて定電流源（定電流源２６）を制御する。従っ
て、通過周波数特性を示す周波数値（カットオフ周波
数）を高精度に設定可能としながら、簡単な構成で消費
電力を低減することのできるフィルタ具備装置を提供す
ることができる。また、フィルタ（ローパスフィルタ１
４・１５）によって処理した信号が変調レートの小さい
信号であって、それを高周波受信装置５１のようにアナ
ログデジタル変換手段（Ａ／Ｄ変換器１８・１９）によ
りアナログ信号からデジタル信号に変換する場合には、
サンプリングクロック信号の周波数を低減することがで
きるため、周波数を低減する分、消費電力を削減するこ
とができる。
電流源制御手段（制御回路４０）は既存のサンプリング
クロック信号生成手段（局部発振回路２１、ＰＬＬ回路
２２、基準信号発振器２５、および制御信号発生器４７
で構成される）によって生成されたサンプリングクロッ
ク信号から通過周波数特性を示す周波数値（カットオフ
周波数）の情報を含む定電流基準信号を生成し、これに
基づいて定電流源（定電流源２６）を制御する。従っ
て、通過周波数特性を示す周波数値（カットオフ周波
数）を高精度に設定可能としながら、簡単な構成で消費
電力を低減することのできるフィルタ具備装置を提供す
ることができる。また、フィルタ（ローパスフィルタ１
４・１５）によって処理した信号が変調レートの小さい
信号であって、それを高周波受信装置５１のようにアナ
ログデジタル変換手段（Ａ／Ｄ変換器１８・１９）によ
りアナログ信号からデジタル信号に変換する場合には、
サンプリングクロック信号の周波数を低減することがで
きるため、周波数を低減する分、消費電力を削減するこ
とができる。
【００５２】また、高周波受信装置５１は、上記フィル
タ具備装置の特徴に加えて、上記定電流源制御手段は、
上記サンプリングクロック信号から設定する上記通過周
波数特性を示す周波数値と等しい周波数の定電流基準信
号を生成する周波数変換手段を備えていることを特徴と
するフィルタ具備装置の一例である。
タ具備装置の特徴に加えて、上記定電流源制御手段は、
上記サンプリングクロック信号から設定する上記通過周
波数特性を示す周波数値と等しい周波数の定電流基準信
号を生成する周波数変換手段を備えていることを特徴と
するフィルタ具備装置の一例である。
【００５３】このようなフィルタ具備装置によれば、定
電流源制御手段（制御回路４０）は、周波数変換手段
（分周回路４１および制御信号発生器４７で構成され
る）によってアナログデジタル変換手段（Ａ／Ｄ変換器
１８・１９）のサンプリングクロック信号から設定する
通過周波数特性を示す周波数値（カットオフ周波数）と
等しい周波数の定電流基準信号を生成することにより、
定電流基準信号に通過周波数特性を示す周波数値（カッ
トオフ周波数）の情報を含める。そしてこれを基に、定
電流源（定電流源２６）が設定する通過周波数特性を示
す周波数値（カットオフ周波数）に応じた値の電流を出
力するように定電流源（定電流源２６）を制御する。従
って、容易に、定電流源（定電流源２６）の電流を設定
する通過周波数特性を示す周波数値（カットオフ周波
数）に応じた値とすることができる。
電流源制御手段（制御回路４０）は、周波数変換手段
（分周回路４１および制御信号発生器４７で構成され
る）によってアナログデジタル変換手段（Ａ／Ｄ変換器
１８・１９）のサンプリングクロック信号から設定する
通過周波数特性を示す周波数値（カットオフ周波数）と
等しい周波数の定電流基準信号を生成することにより、
定電流基準信号に通過周波数特性を示す周波数値（カッ
トオフ周波数）の情報を含める。そしてこれを基に、定
電流源（定電流源２６）が設定する通過周波数特性を示
す周波数値（カットオフ周波数）に応じた値の電流を出
力するように定電流源（定電流源２６）を制御する。従
って、容易に、定電流源（定電流源２６）の電流を設定
する通過周波数特性を示す周波数値（カットオフ周波
数）に応じた値とすることができる。
【００５４】また、高周波受信装置５１は、上記フィル
タ具備装置の特徴に加えて、上記周波数変換手段は上記
定電流基準信号を生成する分周回路を備えていることを
特徴とするフィルタ具備装置の一例である。
タ具備装置の特徴に加えて、上記周波数変換手段は上記
定電流基準信号を生成する分周回路を備えていることを
特徴とするフィルタ具備装置の一例である。
【００５５】このようなフィルタ具備装置によれば、分
周回路（分周回路４１）を用いるので、サンプリングク
ロック信号の周波数が通過周波数特性を示す周波数値
（カットオフ周波数）よりも高い場合に容易に周波数変
換手段を構成することができる。
周回路（分周回路４１）を用いるので、サンプリングク
ロック信号の周波数が通過周波数特性を示す周波数値
（カットオフ周波数）よりも高い場合に容易に周波数変
換手段を構成することができる。
【００５６】また、高周波受信装置５１においては、図
１に示す制御信号発生器４７から出力される分周回路４
１の制御信号Ｔ１と、ＰＬＬ回路２２の制御信号Ｔ２と
を、ＩＩＣバス（Inter Integrated Circuit) などの共
通のバスで伝送するようにしてもよい。このような構成
の高周波受信装置５１は、上記フィルタ具備装置の特徴
に加えて、上記周波数変換手段に入力されて上記定電流
基準信号の変換周波数を制御する周波数変換用制御信号
と、上記サンプリングクロック信号生成手段に入力され
て上記サンプリングクロック信号の周波数を制御するサ
ンプリング周波数用制御信号とが共通のバスで伝送され
ることを特徴とするフィルタ具備装置の一例である。
１に示す制御信号発生器４７から出力される分周回路４
１の制御信号Ｔ１と、ＰＬＬ回路２２の制御信号Ｔ２と
を、ＩＩＣバス（Inter Integrated Circuit) などの共
通のバスで伝送するようにしてもよい。このような構成
の高周波受信装置５１は、上記フィルタ具備装置の特徴
に加えて、上記周波数変換手段に入力されて上記定電流
基準信号の変換周波数を制御する周波数変換用制御信号
と、上記サンプリングクロック信号生成手段に入力され
て上記サンプリングクロック信号の周波数を制御するサ
ンプリング周波数用制御信号とが共通のバスで伝送され
ることを特徴とするフィルタ具備装置の一例である。
【００５７】このようなフィルタ具備装置によれば、周
波数変換用制御信号（制御信号Ｔ１）とサンプリング周
波数用制御信号（制御信号Ｔ２）とが共通のバスで伝送
されるので、定電流基準信号の変換周波数の制御と、サ
ンプリングクロック信号の周波数の制御を行う構成を簡
略化することができる。
波数変換用制御信号（制御信号Ｔ１）とサンプリング周
波数用制御信号（制御信号Ｔ２）とが共通のバスで伝送
されるので、定電流基準信号の変換周波数の制御と、サ
ンプリングクロック信号の周波数の制御を行う構成を簡
略化することができる。
【００５８】また、高周波受信装置５１においては、図
１に示すように、制御信号発生器４７がさらにＰＬＬ回
路８における分周比を決める制御信号Ｔ３を発生してＰ
ＬＬ回路８に入力するようになっている。従って、この
場合に前記制御信号Ｔ１・Ｔ２に共通なバスでさらに制
御信号Ｔ３を伝送するようにしてもよい。ＰＬＬ回路８
は制御信号Ｔ３に従い、共通基準信号発振器２５から出
力される前述の第２基準周波数信号（第１基準周波数信
号と同じ）を基準にして局部発振回路７の局部発振信号
の位相を制御し、周波数変換回路４・５で増幅された受
信信号との乗算を行って該乗算信号の周波数領域におけ
るスペクトルを低域側と高域側とに分離してベースバン
ド信号を取り出すための局部発振信号、すなわちスペク
トル分離用信号を生成する。従って、局部発振回路７、
ＰＬＬ回路８、共通基準信号発振器２５、および制御信
号発生器４７は「変調された高周波信号から周波数領域
において分離されたスペクトルを生成するために用いら
れるスペクトル分離用信号を生成するスペクトル分離手
段」を構成している。また、制御信号Ｔ３は「スペクト
ル分離手段に入力されてスペクトル分離用信号の周波数
を制御するスペクトル分離用制御信号」である。
１に示すように、制御信号発生器４７がさらにＰＬＬ回
路８における分周比を決める制御信号Ｔ３を発生してＰ
ＬＬ回路８に入力するようになっている。従って、この
場合に前記制御信号Ｔ１・Ｔ２に共通なバスでさらに制
御信号Ｔ３を伝送するようにしてもよい。ＰＬＬ回路８
は制御信号Ｔ３に従い、共通基準信号発振器２５から出
力される前述の第２基準周波数信号（第１基準周波数信
号と同じ）を基準にして局部発振回路７の局部発振信号
の位相を制御し、周波数変換回路４・５で増幅された受
信信号との乗算を行って該乗算信号の周波数領域におけ
るスペクトルを低域側と高域側とに分離してベースバン
ド信号を取り出すための局部発振信号、すなわちスペク
トル分離用信号を生成する。従って、局部発振回路７、
ＰＬＬ回路８、共通基準信号発振器２５、および制御信
号発生器４７は「変調された高周波信号から周波数領域
において分離されたスペクトルを生成するために用いら
れるスペクトル分離用信号を生成するスペクトル分離手
段」を構成している。また、制御信号Ｔ３は「スペクト
ル分離手段に入力されてスペクトル分離用信号の周波数
を制御するスペクトル分離用制御信号」である。
【００５９】このような構成の高周波受信装置５１は、
上記フィルタ具備装置の特徴に加えて、変調された高周
波信号を処理するフィルタ具備装置であって、上記高周
波信号から周波数領域において分離されたスペクトルを
生成するために用いられるスペクトル分離用信号を生成
するスペクトル分離手段を備えている場合に、上記スペ
クトル分離手段に入力されて上記スペクトル分離用信号
の周波数を制御するスペクトル分離用制御信号が上記バ
スで伝送されることを特徴とするフィルタ具備装置の一
例である。
上記フィルタ具備装置の特徴に加えて、変調された高周
波信号を処理するフィルタ具備装置であって、上記高周
波信号から周波数領域において分離されたスペクトルを
生成するために用いられるスペクトル分離用信号を生成
するスペクトル分離手段を備えている場合に、上記スペ
クトル分離手段に入力されて上記スペクトル分離用信号
の周波数を制御するスペクトル分離用制御信号が上記バ
スで伝送されることを特徴とするフィルタ具備装置の一
例である。
【００６０】このようなフィルタ具備装置によれば、ス
ペクトル分離用制御信号（制御信号Ｔ３）が周波数変換
用制御信号（制御信号Ｔ１）とサンプリング周波数用制
御信号（制御信号Ｔ２）との共通のバスでさらに伝送さ
れるので、高周波信号の周波数領域におけるスペクトル
を分離するために用いられるスペクトル分離用信号の周
波数の制御をも含めた制御を行う構成が簡略化される。
ペクトル分離用制御信号（制御信号Ｔ３）が周波数変換
用制御信号（制御信号Ｔ１）とサンプリング周波数用制
御信号（制御信号Ｔ２）との共通のバスでさらに伝送さ
れるので、高周波信号の周波数領域におけるスペクトル
を分離するために用いられるスペクトル分離用信号の周
波数の制御をも含めた制御を行う構成が簡略化される。
【００６１】また、高周波受信装置５１が共通基準信号
発振器２５を備えていることから、高周波受信装置５１
は、上記フィルタ具備装置の特徴に加えて、変調された
高周波信号を処理するフィルタ具備装置であって、上記
高周波信号から周波数領域において分離されたスペクト
ルを生成するために用いられるスペクトル分離用信号を
生成するスペクトル分離手段を備えており、上記サンプ
リングクロック信号生成手段が所定の周波数の第１基準
周波数信号を基にしたＰＬＬ制御により上記サンプリン
グクロック信号を生成し、上記スペクトル分離手段が所
定の周波数の第２基準周波数信号を基にしたＰＬＬ制御
により上記スペクトル分離用信号を生成する場合に、上
記第１基準周波数信号と第２基準周波数信号とを兼ねる
基準周波数信号を生成する共通基準信号発振器を備えて
いることを特徴とするフィルタ具備装置の一例である。
発振器２５を備えていることから、高周波受信装置５１
は、上記フィルタ具備装置の特徴に加えて、変調された
高周波信号を処理するフィルタ具備装置であって、上記
高周波信号から周波数領域において分離されたスペクト
ルを生成するために用いられるスペクトル分離用信号を
生成するスペクトル分離手段を備えており、上記サンプ
リングクロック信号生成手段が所定の周波数の第１基準
周波数信号を基にしたＰＬＬ制御により上記サンプリン
グクロック信号を生成し、上記スペクトル分離手段が所
定の周波数の第２基準周波数信号を基にしたＰＬＬ制御
により上記スペクトル分離用信号を生成する場合に、上
記第１基準周波数信号と第２基準周波数信号とを兼ねる
基準周波数信号を生成する共通基準信号発振器を備えて
いることを特徴とするフィルタ具備装置の一例である。
【００６２】このようなフィルタ具備装置によれば、サ
ンプリングクロック信号のＰＬＬ制御による生成に用い
られる第１基準周波数信号と、スペクトル分離用信号の
ＰＬＬ制御による生成に用いられる第２基準周波数信号
とを、共通基準信号発振器（共通基準信号発振器２５）
から同じ基準周波数信号として供給するので、構成を簡
略化することができるとともに、コストを削減すること
ができる。
ンプリングクロック信号のＰＬＬ制御による生成に用い
られる第１基準周波数信号と、スペクトル分離用信号の
ＰＬＬ制御による生成に用いられる第２基準周波数信号
とを、共通基準信号発振器（共通基準信号発振器２５）
から同じ基準周波数信号として供給するので、構成を簡
略化することができるとともに、コストを削減すること
ができる。
【００６３】なお、本実施の形態では（２）・（３）式
を基に電流ＩB （すなわちＩB ／２）を変化させてカッ
トオフ周波数ｆ0 を制御したが、定電流源２６の定電流
が電流ＩA としてローパスフィルタ１４・１５に入力さ
れる構成とし、同式から明らかなように電流ＩA を変化
させてカットオフ周波数ｆ0 を制御するようにしてもよ
い。さらに定電流源を２つ設けてその定電流が電流ＩA
・ＩB としてローパスフィルタ１４・１５に入力される
構成とし、電流ＩA ・ＩB の両方とも変化させてカット
オフ周波数ｆ0 を制御するようにしてもよい。
を基に電流ＩB （すなわちＩB ／２）を変化させてカッ
トオフ周波数ｆ0 を制御したが、定電流源２６の定電流
が電流ＩA としてローパスフィルタ１４・１５に入力さ
れる構成とし、同式から明らかなように電流ＩA を変化
させてカットオフ周波数ｆ0 を制御するようにしてもよ
い。さらに定電流源を２つ設けてその定電流が電流ＩA
・ＩB としてローパスフィルタ１４・１５に入力される
構成とし、電流ＩA ・ＩB の両方とも変化させてカット
オフ周波数ｆ0 を制御するようにしてもよい。
【００６４】また、以上はローパスフィルタのカットオ
フ周波数を制御する構成であったが、これに限らず、フ
ィルタの通過周波数特性を示す周波数値であるハイパス
フィルタのカットオフ周波数やバンドパスフィルタの通
過帯域の中心周波数も同様にして正確に制御することが
できる。
フ周波数を制御する構成であったが、これに限らず、フ
ィルタの通過周波数特性を示す周波数値であるハイパス
フィルタのカットオフ周波数やバンドパスフィルタの通
過帯域の中心周波数も同様にして正確に制御することが
できる。
【００６５】さらに、フィルタ具備装置は高周波受信装
置に限らず、上述のように通過周波数特性を示す周波数
値が電流によって設定されるフィルタを備える装置であ
れば、送信機・受信機、その他の信号処理回路でも何で
もよい。
置に限らず、上述のように通過周波数特性を示す周波数
値が電流によって設定されるフィルタを備える装置であ
れば、送信機・受信機、その他の信号処理回路でも何で
もよい。
【００６６】
【発明の効果】本発明のフィルタ具備装置は、以上のよ
うに、上記フィルタに上記電流を入力する定電流源と、
上記定電流源が設定する上記通過周波数特性を示す周波
数値に応じた値の上記電流を出力するように上記定電流
源を制御する定電流源制御手段とを備えている構成であ
る。
うに、上記フィルタに上記電流を入力する定電流源と、
上記定電流源が設定する上記通過周波数特性を示す周波
数値に応じた値の上記電流を出力するように上記定電流
源を制御する定電流源制御手段とを備えている構成であ
る。
【００６７】それゆえ、定電流源から倍率調整を行われ
ることなく出力された電流は制御信号としてフィルタに
直接入力され、フィルタの通過周波数特性を示す周波数
値は所望値に設定される。電流値の倍率調整を行わない
ため、倍率調整するためのスイッチ回路が不要となり、
フィルタに入力される電流値の誤差が抑制される。
ることなく出力された電流は制御信号としてフィルタに
直接入力され、フィルタの通過周波数特性を示す周波数
値は所望値に設定される。電流値の倍率調整を行わない
ため、倍率調整するためのスイッチ回路が不要となり、
フィルタに入力される電流値の誤差が抑制される。
【００６８】この結果、フィルタの通過周波数特性を示
す周波数値を高精度に設定することのできるフィルタ具
備装置を提供することができるという効果を奏する。
す周波数値を高精度に設定することのできるフィルタ具
備装置を提供することができるという効果を奏する。
【００６９】さらに本発明のフィルタ具備装置は、以上
のように、アナログ信号をデジタル信号に変換するアナ
ログデジタル変換手段と、上記アナログデジタル変換手
段のサンプリングクロック信号を生成するサンプリング
クロック信号生成手段とを備えている場合に、上記定電
流源制御手段は、上記サンプリングクロック信号から上
記通過周波数特性を示す周波数値の情報を含む定電流基
準信号を生成し、上記定電流基準信号に基づいて上記定
電流源を制御する構成である。
のように、アナログ信号をデジタル信号に変換するアナ
ログデジタル変換手段と、上記アナログデジタル変換手
段のサンプリングクロック信号を生成するサンプリング
クロック信号生成手段とを備えている場合に、上記定電
流源制御手段は、上記サンプリングクロック信号から上
記通過周波数特性を示す周波数値の情報を含む定電流基
準信号を生成し、上記定電流基準信号に基づいて上記定
電流源を制御する構成である。
【００７０】それゆえ、定電流源制御手段は既存のサン
プリングクロック信号生成手段によって生成されたサン
プリングクロック信号から、通過周波数特性を示す周波
数値の情報を含む定電流基準信号を生成し、定電流基準
信号に基づいて定電流源を制御するので、通過周波数特
性を示す周波数値を高精度に設定可能としながら、簡単
な構成で消費電力を低減することのできるフィルタ具備
装置を提供することができるという効果を奏する。
プリングクロック信号生成手段によって生成されたサン
プリングクロック信号から、通過周波数特性を示す周波
数値の情報を含む定電流基準信号を生成し、定電流基準
信号に基づいて定電流源を制御するので、通過周波数特
性を示す周波数値を高精度に設定可能としながら、簡単
な構成で消費電力を低減することのできるフィルタ具備
装置を提供することができるという効果を奏する。
【００７１】また、フィルタによって処理した信号が変
調レートの小さい信号であって、それをアナログデジタ
ル変換手段によりアナログ信号からデジタル信号に変換
する場合には、サンプリングクロック信号の周波数を低
減することができるため、周波数を低減する分、消費電
力を削減することができるという効果を奏する。
調レートの小さい信号であって、それをアナログデジタ
ル変換手段によりアナログ信号からデジタル信号に変換
する場合には、サンプリングクロック信号の周波数を低
減することができるため、周波数を低減する分、消費電
力を削減することができるという効果を奏する。
【００７２】さらに本発明のフィルタ具備装置は、以上
のように、上記定電流源制御手段は、上記サンプリング
クロック信号から設定する上記通過周波数特性を示す周
波数値と等しい周波数の定電流基準信号を生成する周波
数変換手段を備えている構成である。
のように、上記定電流源制御手段は、上記サンプリング
クロック信号から設定する上記通過周波数特性を示す周
波数値と等しい周波数の定電流基準信号を生成する周波
数変換手段を備えている構成である。
【００７３】それゆえ、定電流基準信号の周波数を通過
周波数特性を示す周波数値と等しくすることにより定電
流基準信号に通過周波数特性を示す周波数値の情報を含
め、これに基づいた制御を行うことによって、定電流源
が設定する通過周波数特性を示す周波数値に応じた値の
電流を出力する。これにより、容易に、定電流源の電流
を設定する通過周波数特性を示す周波数値に応じた値と
することができるという効果を奏する。
周波数特性を示す周波数値と等しくすることにより定電
流基準信号に通過周波数特性を示す周波数値の情報を含
め、これに基づいた制御を行うことによって、定電流源
が設定する通過周波数特性を示す周波数値に応じた値の
電流を出力する。これにより、容易に、定電流源の電流
を設定する通過周波数特性を示す周波数値に応じた値と
することができるという効果を奏する。
【００７４】さらに本発明のフィルタ具備装置は、以上
のように、上記周波数変換手段は上記定電流基準信号を
生成する分周回路を備えている構成である。
のように、上記周波数変換手段は上記定電流基準信号を
生成する分周回路を備えている構成である。
【００７５】それゆえ、サンプリングクロック信号の周
波数が通過周波数特性を示す周波数値よりも高い場合に
容易に周波数変換手段を構成することができるという効
果を奏する。
波数が通過周波数特性を示す周波数値よりも高い場合に
容易に周波数変換手段を構成することができるという効
果を奏する。
【００７６】さらに本発明のフィルタ具備装置は、以上
のように、上記周波数変換手段に入力されて上記定電流
基準信号の変換周波数を制御する周波数変換用制御信号
と、上記サンプリングクロック信号生成手段に入力され
て上記サンプリングクロック信号の周波数を制御するサ
ンプリング周波数用制御信号とが共通のバスで伝送され
る構成である。
のように、上記周波数変換手段に入力されて上記定電流
基準信号の変換周波数を制御する周波数変換用制御信号
と、上記サンプリングクロック信号生成手段に入力され
て上記サンプリングクロック信号の周波数を制御するサ
ンプリング周波数用制御信号とが共通のバスで伝送され
る構成である。
【００７７】それゆえ、定電流基準信号の変換周波数の
制御と、サンプリングクロック信号の周波数の制御を行
う構成を簡略化することができるという効果を奏する。
制御と、サンプリングクロック信号の周波数の制御を行
う構成を簡略化することができるという効果を奏する。
【００７８】さらに本発明のフィルタ具備装置は、以上
のように、変調された高周波信号を処理するフィルタ具
備装置であって、上記高周波信号から周波数領域におい
て分離されたスペクトルを生成するために用いられるス
ペクトル分離用信号を生成するスペクトル分離用信号生
成手段を備えている場合に、上記スペクトル分離用信号
生成手段に入力されて上記スペクトル分離用信号の周波
数を制御するスペクトル分離用制御信号が上記バスで伝
送される構成である。
のように、変調された高周波信号を処理するフィルタ具
備装置であって、上記高周波信号から周波数領域におい
て分離されたスペクトルを生成するために用いられるス
ペクトル分離用信号を生成するスペクトル分離用信号生
成手段を備えている場合に、上記スペクトル分離用信号
生成手段に入力されて上記スペクトル分離用信号の周波
数を制御するスペクトル分離用制御信号が上記バスで伝
送される構成である。
【００７９】それゆえ、高周波信号の周波数領域におけ
るスペクトルを分離するために用いられるスペクトル分
離用信号の周波数の制御をも含めた制御を行う構成が簡
略化されるという効果を奏する。
るスペクトルを分離するために用いられるスペクトル分
離用信号の周波数の制御をも含めた制御を行う構成が簡
略化されるという効果を奏する。
【００８０】さらに本発明のフィルタ具備装置は、以上
のように、変調された高周波信号を処理するフィルタ具
備装置であって、上記高周波信号から周波数領域におい
て分離されたスペクトルを生成するために用いられるス
ペクトル分離用信号を生成するスペクトル分離用信号生
成手段を備えており、上記サンプリングクロック信号生
成手段が所定の周波数の第１基準周波数信号を基にした
ＰＬＬ制御により上記サンプリングクロック信号を生成
し、上記スペクトル分離用信号生成手段が所定の周波数
の第２基準周波数信号を基にしたＰＬＬ制御により上記
スペクトル分離用信号を生成する場合に、上記第１基準
周波数信号と第２基準周波数信号とを兼ねる基準周波数
信号を生成する共通基準信号発振器を備えている構成で
ある。
のように、変調された高周波信号を処理するフィルタ具
備装置であって、上記高周波信号から周波数領域におい
て分離されたスペクトルを生成するために用いられるス
ペクトル分離用信号を生成するスペクトル分離用信号生
成手段を備えており、上記サンプリングクロック信号生
成手段が所定の周波数の第１基準周波数信号を基にした
ＰＬＬ制御により上記サンプリングクロック信号を生成
し、上記スペクトル分離用信号生成手段が所定の周波数
の第２基準周波数信号を基にしたＰＬＬ制御により上記
スペクトル分離用信号を生成する場合に、上記第１基準
周波数信号と第２基準周波数信号とを兼ねる基準周波数
信号を生成する共通基準信号発振器を備えている構成で
ある。
【００８１】それゆえ、サンプリングクロック信号のＰ
ＬＬ制御による生成と、スペクトル分離用信号のＰＬＬ
制御による生成との構成を簡略化することができるとと
もに、コストを削減することができるという効果を奏す
る。
ＬＬ制御による生成と、スペクトル分離用信号のＰＬＬ
制御による生成との構成を簡略化することができるとと
もに、コストを削減することができるという効果を奏す
る。
【図１】本発明の一実施の形態に係るフィルタ具備装置
の構成を示す回路ブロック図である。
の構成を示す回路ブロック図である。
【図２】（ａ）および（ｂ）は、図１のフィルタ具備装
置におけるカットオフ周波数可変のローパスフィルタの
より詳細な構成を示す回路ブロック図である。
置におけるカットオフ周波数可変のローパスフィルタの
より詳細な構成を示す回路ブロック図である。
【図３】図１のフィルタ具備装置における制御回路の位
相シフト回路の特性を示すグラフである。
相シフト回路の特性を示すグラフである。
【図４】図１のフィルタ具備装置における制御回路の位
相比較回路内の信号を説明する回路ブロック図である。
相比較回路内の信号を説明する回路ブロック図である。
【図５】従来のフィルタ具備装置の構成を示す回路ブロ
ック図である。
ック図である。
１４ ローパスフィルタ（フィルタ） １５ ローパスフィルタ（フィルタ） １８ Ａ／Ｄ変換器（アナログデジタル変換手段） １９ Ａ／Ｄ変換器（アナログデジタル変換手段） ２５ 共通基準信号発振器 ２６ 定電流源 ４０ 制御回路（定電流源制御手段） ４１ 分周回路 ５１ 高周波受信装置（フィルタ具備装置） Ｔ１ 制御信号（周波数変換用制御信号） Ｔ２ 制御信号（サンプリング周波数用制御信号） Ｔ３ 制御信号（スペクトル分離用制御信号）
Claims (7)
- 【請求項１】制御信号として入力される電流の値に応じ
て通過周波数特性を示す周波数値が設定されるフィルタ
を備えるフィルタ具備装置において、 上記フィルタに上記電流を入力する定電流源と、上記定
電流源が設定する上記通過周波数特性を示す周波数値に
応じた値の上記電流を出力するように上記定電流源を制
御する定電流源制御手段とを備えていることを特徴とす
るフィルタ具備装置。 - 【請求項２】アナログ信号をデジタル信号に変換するア
ナログデジタル変換手段と、上記アナログデジタル変換
手段のサンプリングクロック信号を生成するサンプリン
グクロック信号生成手段とを備えている場合に、 上記定電流源制御手段は、上記サンプリングクロック信
号から上記通過周波数特性を示す周波数値の情報を含む
定電流基準信号を生成し、上記定電流基準信号に基づい
て上記定電流源を制御することを特徴とする請求項１に
記載のフィルタ具備装置。 - 【請求項３】上記定電流源制御手段は、上記サンプリン
グクロック信号から設定する上記通過周波数特性を示す
周波数値と等しい周波数の上記定電流基準信号を生成す
る周波数変換手段を備えていることを特徴とする請求項
２に記載のフィルタ具備装置。 - 【請求項４】上記周波数変換手段は上記定電流基準信号
を生成する分周回路を備えていることを特徴とする請求
項３に記載のフィルタ具備装置。 - 【請求項５】上記周波数変換手段に入力されて上記定電
流基準信号の変換周波数を制御する周波数変換用制御信
号と、上記サンプリングクロック信号生成手段に入力さ
れて上記サンプリングクロック信号の周波数を制御する
サンプリング周波数用制御信号とが共通のバスで伝送さ
れることを特徴とする請求項３または４に記載のフィル
タ具備装置。 - 【請求項６】変調された高周波信号を処理するフィルタ
具備装置であって、上記高周波信号から周波数領域にお
いて分離されたスペクトルを生成するために用いられる
スペクトル分離用信号を生成するスペクトル分離用信号
生成手段を備えている場合に、 上記スペクトル分離用信号生成手段に入力されて上記ス
ペクトル分離用信号の周波数を制御するスペクトル分離
用制御信号が上記バスで伝送されることを特徴とする請
求項５に記載のフィルタ具備装置。 - 【請求項７】変調された高周波信号を処理するフィルタ
具備装置であって、上記高周波信号から周波数領域にお
いて分離されたスペクトルを生成するために用いられる
スペクトル分離用信号を生成するスペクトル分離用信号
生成手段を備えており、上記サンプリングクロック信号
生成手段が所定の周波数の第１基準周波数信号を基にし
たＰＬＬ制御により上記サンプリングクロック信号を生
成し、上記スペクトル分離用信号生成手段が所定の周波
数の第２基準周波数信号を基にしたＰＬＬ制御により上
記スペクトル分離用信号を生成する場合に、 上記第１基準周波数信号と第２基準周波数信号とを兼ね
る基準周波数信号を生成する共通基準信号発振器を備え
ていることを特徴とする請求項２ないし６のいずれかに
記載のフィルタ具備装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000395821A JP3606373B2 (ja) | 2000-12-26 | 2000-12-26 | フィルタ具備装置 |
| US09/984,397 US6492914B2 (en) | 2000-12-26 | 2001-10-30 | Filter-provided device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000395821A JP3606373B2 (ja) | 2000-12-26 | 2000-12-26 | フィルタ具備装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002198778A true JP2002198778A (ja) | 2002-07-12 |
| JP3606373B2 JP3606373B2 (ja) | 2005-01-05 |
Family
ID=18861218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000395821A Expired - Fee Related JP3606373B2 (ja) | 2000-12-26 | 2000-12-26 | フィルタ具備装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6492914B2 (ja) |
| JP (1) | JP3606373B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006117943A1 (ja) * | 2005-04-28 | 2006-11-09 | Nec Corporation | 無線用フィルタ回路およびノイズ低減方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6707402B1 (en) * | 2000-02-11 | 2004-03-16 | Georg Neumann Gmbh | Method for converting an analog signal to a digital signal |
| JP2003218968A (ja) * | 2002-01-22 | 2003-07-31 | Sharp Corp | 高周波受信装置 |
| US6816021B2 (en) * | 2002-08-27 | 2004-11-09 | Koninklijke Philips Electronics N.V. | Multiple band local oscillator frequency generation circuit |
| US6980147B2 (en) | 2003-04-07 | 2005-12-27 | Photon Products, Inc. | Channelized analog-to-digital converter |
| US7541959B1 (en) | 2003-04-07 | 2009-06-02 | Photonics Products, Inc. | High speed signal processor |
| US7239849B2 (en) * | 2003-11-04 | 2007-07-03 | Altera Corporation | Adaptive communication methods and apparatus |
| JP2005328272A (ja) * | 2004-05-13 | 2005-11-24 | Nec Electronics Corp | Ｐｌｌ回路およびそれを用いた周波数設定回路 |
| FR2949631A1 (fr) * | 2009-08-28 | 2011-03-04 | Thomson Licensing | Dispositif emission reception large bande permettant l'emission et la reception de signaux d'un canal selectionne dans une bande passante etendue dynamiquement |
| CN113986810B (zh) * | 2021-12-27 | 2022-03-11 | 深圳贝特莱电子科技股份有限公司 | 一种提高i2c通信性能的系统及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10257108A (ja) | 1997-03-17 | 1998-09-25 | Fujitsu Ltd | 受信機 |
| IT1313390B1 (it) * | 1999-07-16 | 2002-07-23 | St Microelectronics Srl | Metodo di ottimizzazione dei parametri di un filtro passabasso di pre-equalizzazione per canale di lettura. |
| US6400214B1 (en) * | 2000-08-28 | 2002-06-04 | Marvell International, Ltd. | Switched capacitor filter for reference voltages in analog to digital converter |
-
2000
- 2000-12-26 JP JP2000395821A patent/JP3606373B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-30 US US09/984,397 patent/US6492914B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006117943A1 (ja) * | 2005-04-28 | 2006-11-09 | Nec Corporation | 無線用フィルタ回路およびノイズ低減方法 |
| US7719349B2 (en) | 2005-04-28 | 2010-05-18 | Nec Corporation | Filter circuit for wireless applications and noise reduction method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020113725A1 (en) | 2002-08-22 |
| JP3606373B2 (ja) | 2005-01-05 |
| US6492914B2 (en) | 2002-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2000018014A1 (fr) | Circuit a boucle a phase asservie et terminal de communication radio utilisant une boucle a phase asservie | |
| JP3606373B2 (ja) | フィルタ具備装置 | |
| JP4006380B2 (ja) | 周波数発生回路および通信システム | |
| JP2002043852A (ja) | 半導体集積回路 | |
| EP0833440B1 (en) | Low distortion large swing frequency down converter filter amplifier circuit | |
| US5909644A (en) | AM radio receiver | |
| JP2008289153A (ja) | 変換器装置 | |
| JPH07235874A (ja) | 発振器、それを用いたシンセサイザチューナ回路及びａｍ同期検波回路 | |
| KR940007972B1 (ko) | 가변 주파수 발진 회로 | |
| KR100467002B1 (ko) | 액티브필터회로 | |
| JPH0818397A (ja) | ９０度移相器 | |
| JPH0567928A (ja) | アンプ | |
| JP3281466B2 (ja) | Ｆｍ受信機 | |
| JPH09307414A (ja) | ９０゜移相器 | |
| JP4441983B2 (ja) | 復調回路 | |
| JP2004040157A (ja) | Ｄｃオフセット除去回路および受信機 | |
| JP2774563B2 (ja) | Ｆｍ映像信号検波回路 | |
| JP3492964B2 (ja) | 移相器及びそれを用いた復調器 | |
| JP2794055B2 (ja) | Ｃｒ定数制御回路 | |
| JP4518576B2 (ja) | 等振幅加算回路 | |
| JP4118309B2 (ja) | Ｐｌｌ回路およびそれを用いた無線通信端末機器 | |
| JPH0227635Y2 (ja) | ||
| JP3490651B2 (ja) | 移相器及びそれを用いた復調器 | |
| JPH0846441A (ja) | 線形化送信方式 | |
| Baskerville | A single-chip television IF system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |