JPH09307414A - ９０゜移相器 - Google Patents
９０゜移相器Info
- Publication number
- JPH09307414A JPH09307414A JP8118077A JP11807796A JPH09307414A JP H09307414 A JPH09307414 A JP H09307414A JP 8118077 A JP8118077 A JP 8118077A JP 11807796 A JP11807796 A JP 11807796A JP H09307414 A JPH09307414 A JP H09307414A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- phase shifter
- duty ratio
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/18—Two-port phase shifters providing a predetermined phase shift, e.g. "all-pass" filters
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 低消費電力でかつ高速で動作すると共に、正
確に９０゜位相差を有する出力信号を安定に取り出すこ
とが可能な９０゜移相器を提供する。 【解決手段】 入力端子５，６へ相補関係にある入力信
号を与える。双作動トランジスタＴｒ５〜Ｔｒ１２，負
荷抵抗Ｒ１〜Ｒ４は１／２分周器を構成し、入力信号に
対応した信号入力トランジスタＴｒ１〜Ｔｒ２のコレク
タ電流を基に、出力端子１１〜１４へ９０゜位相差信号
を出力する。デューティ比モニター用負荷２はこれらコ
レクタ電流を電圧へ変換する。ローパスフィルタ３は変
換された電圧から、入力電圧のデューティ比の５０％か
らのずれに対応した直流成分を取り出す。直流成分増幅
器４が該直流成分を増幅して入力端子８，９へ帰還を掛
ける。これにより、信号入力トランジスタＴｒ１〜Ｔｒ
２のコレクタ電流のデューティ比が正確に５０％とな
る。
確に９０゜位相差を有する出力信号を安定に取り出すこ
とが可能な９０゜移相器を提供する。 【解決手段】 入力端子５，６へ相補関係にある入力信
号を与える。双作動トランジスタＴｒ５〜Ｔｒ１２，負
荷抵抗Ｒ１〜Ｒ４は１／２分周器を構成し、入力信号に
対応した信号入力トランジスタＴｒ１〜Ｔｒ２のコレク
タ電流を基に、出力端子１１〜１４へ９０゜位相差信号
を出力する。デューティ比モニター用負荷２はこれらコ
レクタ電流を電圧へ変換する。ローパスフィルタ３は変
換された電圧から、入力電圧のデューティ比の５０％か
らのずれに対応した直流成分を取り出す。直流成分増幅
器４が該直流成分を増幅して入力端子８，９へ帰還を掛
ける。これにより、信号入力トランジスタＴｒ１〜Ｔｒ
２のコレクタ電流のデューティ比が正確に５０％とな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｔフリップフロッ
プを用いて構成される９０゜移相器に関し、特にディジ
タル通信における直交変復調器に好適な高周波９０゜移
相器に関する。
プを用いて構成される９０゜移相器に関し、特にディジ
タル通信における直交変復調器に好適な高周波９０゜移
相器に関する。
【０００２】
【従来の技術】ディジタル通信においては、ＱＰＳＫ
（直交位相変調）などの変復調方式が用いられる。この
ような変復調方式においては、相互に９０゜の位相差を
有する信号を用いた直交変調器が使われるが、こうした
９０゜位相差の信号は高精度の位相差を有する信号であ
ることが要求される。
（直交位相変調）などの変復調方式が用いられる。この
ような変復調方式においては、相互に９０゜の位相差を
有する信号を用いた直交変調器が使われるが、こうした
９０゜位相差の信号は高精度の位相差を有する信号であ
ることが要求される。
【０００３】まず、９０゜移相器の第１の従来例とし
て、Ｔフリップフロップを用いた９０゜移相器を図５に
示す。同図に示す９０゜移相器は、信号入力トランジス
タＴｒ１〜Ｔｒ４と双差動トランジスタＴｒ５〜Ｔｒ１
２からなるＴフリップフロップで構成される。そして、
入力端子２１，２２にデューティ比が５０％に保たれた
入力信号ＩＮ及びその相補入力信号（ＩＮの反転信号）
をそれぞれ入力することにより、上記の各双差動トラン
ジスタに対応する負荷抵抗Ｒ１〜Ｒ４より、出力端子２
３，２４，２５，２６から各々０゜，１８０゜，９０
゜，２７０゜の回相信号が取り出される。
て、Ｔフリップフロップを用いた９０゜移相器を図５に
示す。同図に示す９０゜移相器は、信号入力トランジス
タＴｒ１〜Ｔｒ４と双差動トランジスタＴｒ５〜Ｔｒ１
２からなるＴフリップフロップで構成される。そして、
入力端子２１，２２にデューティ比が５０％に保たれた
入力信号ＩＮ及びその相補入力信号（ＩＮの反転信号）
をそれぞれ入力することにより、上記の各双差動トラン
ジスタに対応する負荷抵抗Ｒ１〜Ｒ４より、出力端子２
３，２４，２５，２６から各々０゜，１８０゜，９０
゜，２７０゜の回相信号が取り出される。
【０００４】一方、第２の従来例として、９０゜移相器
において位相ずれを修正可能とした発明が特開平３−１
５９３０５号公報で提案されている。この文献に記載さ
れた９０゜移相器のブロック図を図６に示す。同図にお
いて、近似９０゜移相器４０は入力信号ＩＮ１を９０゜
移相した出力を生成する。同期検波器４２は、後述する
加算器４１の出力信号Ｖｏ１を基準信号として、入力信
号ＩＮ１を同期検波する。乗算器４３は、この検波出力
と入力信号ＩＮ１を乗算し、加算器４１がこの乗算出力
と近似９０゜移相器４０の出力を加算し、９０゜移相出
力として出力信号Ｖｏ１を生成する。
において位相ずれを修正可能とした発明が特開平３−１
５９３０５号公報で提案されている。この文献に記載さ
れた９０゜移相器のブロック図を図６に示す。同図にお
いて、近似９０゜移相器４０は入力信号ＩＮ１を９０゜
移相した出力を生成する。同期検波器４２は、後述する
加算器４１の出力信号Ｖｏ１を基準信号として、入力信
号ＩＮ１を同期検波する。乗算器４３は、この検波出力
と入力信号ＩＮ１を乗算し、加算器４１がこの乗算出力
と近似９０゜移相器４０の出力を加算し、９０゜移相出
力として出力信号Ｖｏ１を生成する。
【０００５】以上のように構成された９０゜移相器で
は、出力信号Ｖｏ１と入力信号ＩＮ１を比較し、比較に
よって算出された位相差９０゜からの位相ずれに相当す
る帰還を出力信号へ掛けることで、出力位相のずれを自
動補正している。このようにすることで、正確に９０゜
位相差を有する出力信号Ｖｏ１が取り出される。
は、出力信号Ｖｏ１と入力信号ＩＮ１を比較し、比較に
よって算出された位相差９０゜からの位相ずれに相当す
る帰還を出力信号へ掛けることで、出力位相のずれを自
動補正している。このようにすることで、正確に９０゜
位相差を有する出力信号Ｖｏ１が取り出される。
【０００６】
【発明が解決しようとする課題】ところで、上述した第
１の従来例による９０゜移相器は、入力信号ＩＮ及びそ
の相補入力信号のデューティ比は、何れも正確に５０％
でなければいけないという制約がある。というのは、デ
ューティ比のずれ（オフセット）があると、このずれ
が、直接に９０゜からの位相ずれとして出力されてしま
うからである。
１の従来例による９０゜移相器は、入力信号ＩＮ及びそ
の相補入力信号のデューティ比は、何れも正確に５０％
でなければいけないという制約がある。というのは、デ
ューティ比のずれ（オフセット）があると、このずれ
が、直接に９０゜からの位相ずれとして出力されてしま
うからである。
【０００７】また、上述した第２の従来例による９０゜
移相器の構成では、低消費電流であって，なおかつ，高
周波において安定に動作させることが極めて困難であ
る。なぜなら、上記の構成からして、この９０゜移相器
はコンパレータ或いはオペアンプを用いる必要がある
が、一般にこれらの回路は低消費電力，高速動作が困難
だからである。本発明は、上記の点に鑑みてなされたも
のであって、低消費電力でかつ高速で動作すると共に、
正確に９０゜位相差を有する出力信号を安定に取り出す
ことが可能な９０゜移相器を提供することを目的として
いる。
移相器の構成では、低消費電流であって，なおかつ，高
周波において安定に動作させることが極めて困難であ
る。なぜなら、上記の構成からして、この９０゜移相器
はコンパレータ或いはオペアンプを用いる必要がある
が、一般にこれらの回路は低消費電力，高速動作が困難
だからである。本発明は、上記の点に鑑みてなされたも
のであって、低消費電力でかつ高速で動作すると共に、
正確に９０゜位相差を有する出力信号を安定に取り出す
ことが可能な９０゜移相器を提供することを目的として
いる。
【０００８】
【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、Ｔフリップフロップを用
いた１／２分周器によって構成され、デューティ比が５
０％に保たれた第１の入力信号と該第１の入力信号の相
補信号である第２の入力信号とに基づいて９０゜位相差
の信号を生成する移相手段を具備した９０゜移相器にお
いて、前記第１〜第２の入力信号の各々に対してデュー
ティ比５０％からのずれに対応する直流成分を算出する
算出手段と、該直流成分を前記移相手段の入力端へバイ
アスとしてフィードバックする直流帰還手段とを有する
ことを特徴としている。
めに、請求項１記載の発明は、Ｔフリップフロップを用
いた１／２分周器によって構成され、デューティ比が５
０％に保たれた第１の入力信号と該第１の入力信号の相
補信号である第２の入力信号とに基づいて９０゜位相差
の信号を生成する移相手段を具備した９０゜移相器にお
いて、前記第１〜第２の入力信号の各々に対してデュー
ティ比５０％からのずれに対応する直流成分を算出する
算出手段と、該直流成分を前記移相手段の入力端へバイ
アスとしてフィードバックする直流帰還手段とを有する
ことを特徴としている。
【０００９】また、請求項２記載の発明は、請求項１記
載の発明において、前記算出手段は、前記第１〜第２の
入力信号が接続された第１〜第２のトランジスタと、該
第１〜第２のトランジスタのコレクタに接続され、該コ
レクタ電流からデューティ比５０％からのずれに対応し
た直流成分を取り出す第１〜第２の負荷とを有すること
を特徴としている。また、請求項３記載の発明は、請求
項２記載の発明において、前記負荷は、抵抗素子又はイ
ンダクタンス素子であることを特徴としている。また、
請求項４記載の発明は、請求項１乃至３の何れかの項記
載の発明において、前記帰還手段は、前記第１〜第２の
負荷の電位差から前記直流成分を取り出すローパスフィ
ルタと、該直流成分を増幅して前記移相手段の入力端へ
出力する増幅手段とを有することを特徴としている。
載の発明において、前記算出手段は、前記第１〜第２の
入力信号が接続された第１〜第２のトランジスタと、該
第１〜第２のトランジスタのコレクタに接続され、該コ
レクタ電流からデューティ比５０％からのずれに対応し
た直流成分を取り出す第１〜第２の負荷とを有すること
を特徴としている。また、請求項３記載の発明は、請求
項２記載の発明において、前記負荷は、抵抗素子又はイ
ンダクタンス素子であることを特徴としている。また、
請求項４記載の発明は、請求項１乃至３の何れかの項記
載の発明において、前記帰還手段は、前記第１〜第２の
負荷の電位差から前記直流成分を取り出すローパスフィ
ルタと、該直流成分を増幅して前記移相手段の入力端へ
出力する増幅手段とを有することを特徴としている。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態について説明する。 〔回路構成〕図１は、本実施形態による９０゜移相器の
回路図である。同図に示される９０゜移相器は、９０゜
移相回路部１，デューティ比モニタ用負荷２，ローパス
フィルタ３，直流（ＤＣ）成分増幅器４から構成され
る。まず、９０゜移相回路部１は、Ｔフリップフロップ
を用いた１／２分周器で構成され、上述したのと同様な
構成の信号入力トランジスタＴｒ１〜Ｔｒ２，双差動ト
ランジスタＴｒ５〜Ｔｒ１２，負荷抵抗Ｒ１〜Ｒ４とを
有している。
実施形態について説明する。 〔回路構成〕図１は、本実施形態による９０゜移相器の
回路図である。同図に示される９０゜移相器は、９０゜
移相回路部１，デューティ比モニタ用負荷２，ローパス
フィルタ３，直流（ＤＣ）成分増幅器４から構成され
る。まず、９０゜移相回路部１は、Ｔフリップフロップ
を用いた１／２分周器で構成され、上述したのと同様な
構成の信号入力トランジスタＴｒ１〜Ｔｒ２，双差動ト
ランジスタＴｒ５〜Ｔｒ１２，負荷抵抗Ｒ１〜Ｒ４とを
有している。
【００１１】入力信号ＩＮが印加される入力端子５は、
直流成分をカットする容量Ｃ１を介して信号入力トラン
ジスタＴｒ１のベースに接続される。また、入力信号Ｉ
Ｎの相補入力信号が印加される入力端子６は、直流成分
をカットする容量Ｃ２を介して信号入力トランジスタＴ
ｒ２のベースに接続される。さらに、信号入力トランジ
スタＴｒ１，Ｔｒ２の共通接続されたエミッタと接地の
間には、定電流源７が挿入されている。
直流成分をカットする容量Ｃ１を介して信号入力トラン
ジスタＴｒ１のベースに接続される。また、入力信号Ｉ
Ｎの相補入力信号が印加される入力端子６は、直流成分
をカットする容量Ｃ２を介して信号入力トランジスタＴ
ｒ２のベースに接続される。さらに、信号入力トランジ
スタＴｒ１，Ｔｒ２の共通接続されたエミッタと接地の
間には、定電流源７が挿入されている。
【００１２】次に、信号入力トランジスタＴｒ１のコレ
クタは、デューティ比モニター用負荷２を構成する抵抗
Ｒ５を介して、双差動トランジスタＴｒ５，Ｔｒ８，Ｔ
ｒ１０，Ｔｒ１１のエミッタに接続される。また、相補
信号用の信号入力トランジスタＴｒ２のコレクタは、デ
ューティ比モニタ用負荷２を構成する抵抗Ｒ６を介し
て、双差動トランジスタＴｒ６，Ｔｒ７，Ｔｒ９，Ｔｒ
１２のエミッタに接続される。ここで、これら抵抗Ｒ５
〜Ｒ６は、それぞれ信号入力トランジスタＴｒ１，Ｔｒ
２のコレクタ電流を電圧に変換するための素子である。
クタは、デューティ比モニター用負荷２を構成する抵抗
Ｒ５を介して、双差動トランジスタＴｒ５，Ｔｒ８，Ｔ
ｒ１０，Ｔｒ１１のエミッタに接続される。また、相補
信号用の信号入力トランジスタＴｒ２のコレクタは、デ
ューティ比モニタ用負荷２を構成する抵抗Ｒ６を介し
て、双差動トランジスタＴｒ６，Ｔｒ７，Ｔｒ９，Ｔｒ
１２のエミッタに接続される。ここで、これら抵抗Ｒ５
〜Ｒ６は、それぞれ信号入力トランジスタＴｒ１，Ｔｒ
２のコレクタ電流を電圧に変換するための素子である。
【００１３】また、双差動トランジスタＴｒ５，Ｔｒ６
のコレクタ、双差動トランジスタＴｒ７，Ｔｒ８のコレ
クタ、双差動トランジスタＴｒ９，Ｔｒ１０のコレク
タ、双差動トランジスタＴｒ１１，Ｔｒ１２のコレクタ
は、それぞれ共通負荷Ｒ１，Ｒ２，Ｒ３，Ｒ４を介して
電圧源（直流電源）Ｖｃｃに接続されている。さらに、
これら各双差動トランジスタの共通接続されたコレクタ
は、それぞれ、双差動トランジスタＴｒ７，Ｔｒ９のベ
ース、双差動トランジスタＴｒ６，Ｔｒ１２のベース、
双差動トランジスタＴｒ８，Ｔｒ１１のベース、双差動
トランジスタＴｒ５，Ｔｒ１０のベースに接続される。
のコレクタ、双差動トランジスタＴｒ７，Ｔｒ８のコレ
クタ、双差動トランジスタＴｒ９，Ｔｒ１０のコレク
タ、双差動トランジスタＴｒ１１，Ｔｒ１２のコレクタ
は、それぞれ共通負荷Ｒ１，Ｒ２，Ｒ３，Ｒ４を介して
電圧源（直流電源）Ｖｃｃに接続されている。さらに、
これら各双差動トランジスタの共通接続されたコレクタ
は、それぞれ、双差動トランジスタＴｒ７，Ｔｒ９のベ
ース、双差動トランジスタＴｒ６，Ｔｒ１２のベース、
双差動トランジスタＴｒ８，Ｔｒ１１のベース、双差動
トランジスタＴｒ５，Ｔｒ１０のベースに接続される。
【００１４】そして、上記の共通接続された各コレクタ
から４相の出力端子１１，１２，１３，１４が引き出さ
れ、これら各出力端子から０゜，１８０゜，９０゜，２
７０゜の位相差信号が出力される。次いで、信号入力ト
ランジスタＴｒ１，Ｔｒ２の各コレクタはローパスフィ
ルタ３に接続される。このローパスフィルタ３は、信号
入力トランジスタＴｒ１，Ｔｒ２のベース（入力端子
８，９）間のデューティ比のずれに対応した平均電位
（直流成分）を出力する。この出力電圧は、直流成分増
幅器４へ差動入力されて増幅される。この直流成分増幅
器４の出力は、信号入力トランジスタＴｒ１，Ｔｒ２の
ベースに直流成分の負帰還がかかるように接続される。
なお、図１からわかるように、ローパスフィルタ３及び
直流成分増幅器４は何れも差動信号を入出力するように
構成されている。
から４相の出力端子１１，１２，１３，１４が引き出さ
れ、これら各出力端子から０゜，１８０゜，９０゜，２
７０゜の位相差信号が出力される。次いで、信号入力ト
ランジスタＴｒ１，Ｔｒ２の各コレクタはローパスフィ
ルタ３に接続される。このローパスフィルタ３は、信号
入力トランジスタＴｒ１，Ｔｒ２のベース（入力端子
８，９）間のデューティ比のずれに対応した平均電位
（直流成分）を出力する。この出力電圧は、直流成分増
幅器４へ差動入力されて増幅される。この直流成分増幅
器４の出力は、信号入力トランジスタＴｒ１，Ｔｒ２の
ベースに直流成分の負帰還がかかるように接続される。
なお、図１からわかるように、ローパスフィルタ３及び
直流成分増幅器４は何れも差動信号を入出力するように
構成されている。
【００１５】〔回路動作〕次に、図２及び図３のタイミ
ングチャートを参照して上記構成による９０゜移相器の
動作を詳述する。ここで、図２は初期状態におけるタイ
ミングチャート、図３は安定状態に至るまでのタイミン
グチャートである。またこれらの図において、横軸は時
間ｔ，縦軸は電圧Ｖである。以下では、９０゜移相回路
部１の入力端子５，６における２つの入力信号波形に歪
みが生じており、図２（ａ）の信号波形Ａ，Ｂに示され
るように、デューティ比が５０％でない信号波形（周波
数はｆ0 ）が入力されたとして説明する。
ングチャートを参照して上記構成による９０゜移相器の
動作を詳述する。ここで、図２は初期状態におけるタイ
ミングチャート、図３は安定状態に至るまでのタイミン
グチャートである。またこれらの図において、横軸は時
間ｔ，縦軸は電圧Ｖである。以下では、９０゜移相回路
部１の入力端子５，６における２つの入力信号波形に歪
みが生じており、図２（ａ）の信号波形Ａ，Ｂに示され
るように、デューティ比が５０％でない信号波形（周波
数はｆ0 ）が入力されたとして説明する。
【００１６】いま、信号入力トランジスタＴｒ１，Ｔｒ
２のスイッチング時間をそれぞれＴ１，Ｔ２とすると、
初期の時点におけるこれらスイッチング時間の関係はＴ
１≠Ｔ２となる。この状態では、９０゜移相器の各出力
端子１１〜１４には、それぞれ０゜，１８０゜，９０
゜，２７０゜の位相関係を持った信号波形ａ，ｂ，ｃ，
ｄとして図２（ｂ）に示すものが得られる。なお、これ
ら信号波形ａ〜ｄの周波数はＴフリップフロップで分周
されて、何れも（１／２）ｆ0 となる。そして、信号波
形ａの出力を基準とした信号波形ｃの出力の遅れｔ１は
ｔ１＝（Ｔ１−Ｔ２）となり、９０゜位相差からのずれ
が生じることになる。
２のスイッチング時間をそれぞれＴ１，Ｔ２とすると、
初期の時点におけるこれらスイッチング時間の関係はＴ
１≠Ｔ２となる。この状態では、９０゜移相器の各出力
端子１１〜１４には、それぞれ０゜，１８０゜，９０
゜，２７０゜の位相関係を持った信号波形ａ，ｂ，ｃ，
ｄとして図２（ｂ）に示すものが得られる。なお、これ
ら信号波形ａ〜ｄの周波数はＴフリップフロップで分周
されて、何れも（１／２）ｆ0 となる。そして、信号波
形ａの出力を基準とした信号波形ｃの出力の遅れｔ１は
ｔ１＝（Ｔ１−Ｔ２）となり、９０゜位相差からのずれ
が生じることになる。
【００１７】次に、信号入力トランジスタＴｒ１，Ｔｒ
２のコレクタ電位に注目すると、上記のように入力端子
５，６に印加される信号に歪みがあると、図３（ａ）に
示すように、これらコレクタ間に電位差が生じる。すな
わち、信号波形Ａの平均電圧は同図に示すように電圧Ｖ
１となり、一方で、信号波形Ｂの平均電圧は同図に示す
ように電圧Ｖ２になる。したがって、ローパスフィルタ
３を通すと、その出力には、信号波形ＡとＢの間の差分
を積分したＤＣ電位差△ｖ＝Ｖ１−Ｖ２が得られること
になる。このＤＣ電位差△ｖが、直流成分増幅器４で増
幅されて、信号入力トランジスタＴｒ１，Ｔｒ２の入力
端子８，９へ与えられ、結果的に、これらトランジスタ
のベースバイアスへ負帰還が掛けられることになる。
２のコレクタ電位に注目すると、上記のように入力端子
５，６に印加される信号に歪みがあると、図３（ａ）に
示すように、これらコレクタ間に電位差が生じる。すな
わち、信号波形Ａの平均電圧は同図に示すように電圧Ｖ
１となり、一方で、信号波形Ｂの平均電圧は同図に示す
ように電圧Ｖ２になる。したがって、ローパスフィルタ
３を通すと、その出力には、信号波形ＡとＢの間の差分
を積分したＤＣ電位差△ｖ＝Ｖ１−Ｖ２が得られること
になる。このＤＣ電位差△ｖが、直流成分増幅器４で増
幅されて、信号入力トランジスタＴｒ１，Ｔｒ２の入力
端子８，９へ与えられ、結果的に、これらトランジスタ
のベースバイアスへ負帰還が掛けられることになる。
【００１８】その結果、図２（ａ）のようにＴ１＞Ｔ２
である場合は、入力端子８のバイアス電位が相対的に下
がると共に、入力端子９のバイアス電位が相対的に上が
って、入力端子８，９における信号波形は図３（ｂ）に
示す信号波形Ａ’，Ｂ’のようになる。そして以後は、
上述したフィードバック動作が繰り返され、時間の経過
につれてＤＣ電位差△ｖが漸減してゆき、遂には信号入
力トランジスタＴｒ１，Ｔｒ２のバイアス電位が収束す
る。
である場合は、入力端子８のバイアス電位が相対的に下
がると共に、入力端子９のバイアス電位が相対的に上が
って、入力端子８，９における信号波形は図３（ｂ）に
示す信号波形Ａ’，Ｂ’のようになる。そして以後は、
上述したフィードバック動作が繰り返され、時間の経過
につれてＤＣ電位差△ｖが漸減してゆき、遂には信号入
力トランジスタＴｒ１，Ｔｒ２のバイアス電位が収束す
る。
【００１９】このようにループゲインを最適化すること
で、信号入力トランジスタＴｒ１，Ｔｒ２のバイアス電
位が収束した後は、これら信号入力トランジスタのスイ
ッチング時間が等しくなってＴ１＝Ｔ２の状態になる。
したがって図３（ｃ）に示すように、出力端子１１，１
２，１３，１４には、正確に９０゜位相差を保った４相
出力ａ’，ｂ’，ｃ’，ｄ’が得られるようになる。
で、信号入力トランジスタＴｒ１，Ｔｒ２のバイアス電
位が収束した後は、これら信号入力トランジスタのスイ
ッチング時間が等しくなってＴ１＝Ｔ２の状態になる。
したがって図３（ｃ）に示すように、出力端子１１，１
２，１３，１４には、正確に９０゜位相差を保った４相
出力ａ’，ｂ’，ｃ’，ｄ’が得られるようになる。
【００２０】以上説明したように、９０゜移相回路部１
に与えられる入力信号間にＤＣオフセットが存在した
り、波形歪によってデューティ比が５０％に保たれてい
ない場合は、信号入力トランジスタＴｒ１，Ｔｒ２のコ
レクタに流れる平均電流に差が生じ、これが各コレクタ
に接続された負荷（抵抗Ｒ５，Ｒ６）により電圧に変換
され、ローパスフィルタ３を介して、デューティ比のず
れに対応した直流成分が取り出される。この直流成分は
直流成分増幅器４で増幅され、デューティ比を補正する
ように９０゜移相回路部１の入力端子８，９へ入力バイ
アスとして帰還される。そのため、信号入力トランジス
タＴｒ１，Ｔｒ２に対する入力信号のデューティ比が正
確に５０％となり、結果、正確な９０゜位相差の出力信
号が得られる。
に与えられる入力信号間にＤＣオフセットが存在した
り、波形歪によってデューティ比が５０％に保たれてい
ない場合は、信号入力トランジスタＴｒ１，Ｔｒ２のコ
レクタに流れる平均電流に差が生じ、これが各コレクタ
に接続された負荷（抵抗Ｒ５，Ｒ６）により電圧に変換
され、ローパスフィルタ３を介して、デューティ比のず
れに対応した直流成分が取り出される。この直流成分は
直流成分増幅器４で増幅され、デューティ比を補正する
ように９０゜移相回路部１の入力端子８，９へ入力バイ
アスとして帰還される。そのため、信号入力トランジス
タＴｒ１，Ｔｒ２に対する入力信号のデューティ比が正
確に５０％となり、結果、正確な９０゜位相差の出力信
号が得られる。
【００２１】なお、本発明による９０゜移相器を用いる
ことで、入力信号のＤＣオフセット又はデューティ比の
ずれに対して位相誤差が改善されることが確かめられ
た。すなわち、第１の実験によれば、９０゜移相器の入
力信号間に２０ｍＶのオフセットが存在する場合，及
び，入力信号間のデューティ比が５％だけずれた場合に
おいて、いずれも位相誤差が１．５゜から０．１゜以下
へと改善された。また、第２の実験によれば、入力信号
間のデューティ比が２％だけずれた場合に、位相誤差が
１．５゜から０．２゜以下に改善される結果が得られ
た。
ことで、入力信号のＤＣオフセット又はデューティ比の
ずれに対して位相誤差が改善されることが確かめられ
た。すなわち、第１の実験によれば、９０゜移相器の入
力信号間に２０ｍＶのオフセットが存在する場合，及
び，入力信号間のデューティ比が５％だけずれた場合に
おいて、いずれも位相誤差が１．５゜から０．１゜以下
へと改善された。また、第２の実験によれば、入力信号
間のデューティ比が２％だけずれた場合に、位相誤差が
１．５゜から０．２゜以下に改善される結果が得られ
た。
【００２２】〔変形例〕図４に示すように、デューティ
比モニター用負荷２を構成するのに、抵抗の代わりにイ
ンダクタンスを用いて実現しても良い。こうした構成に
よっても上記実施形態と同様の作用，効果が得られる。
比モニター用負荷２を構成するのに、抵抗の代わりにイ
ンダクタンスを用いて実現しても良い。こうした構成に
よっても上記実施形態と同様の作用，効果が得られる。
【００２３】
【発明の効果】以上説明したように、この発明によれ
ば、第１〜第２の入力信号の各々に対してデューティ比
５０％からのずれに対応する直流成分を算出して、この
直流成分を９０゜移相差の信号を生成する移相手段の入
力端へフィードバックするようにしたので、例えば、Ｔ
フリップフロップを用いた９０゜移相器に用いれば、第
１又は第２の入力信号のデューティ比が５０％からずれ
た場合であっても、正確な９０゜位相差を持つ出力信号
が得られるという効果がある。また、こうした構成によ
れば、従来のようなコンパレータやオペアンプを必要と
しないことから、高周波帯において低消費電力で安定し
た９０゜移相器が実現できるという効果も得られる。
ば、第１〜第２の入力信号の各々に対してデューティ比
５０％からのずれに対応する直流成分を算出して、この
直流成分を９０゜移相差の信号を生成する移相手段の入
力端へフィードバックするようにしたので、例えば、Ｔ
フリップフロップを用いた９０゜移相器に用いれば、第
１又は第２の入力信号のデューティ比が５０％からずれ
た場合であっても、正確な９０゜位相差を持つ出力信号
が得られるという効果がある。また、こうした構成によ
れば、従来のようなコンパレータやオペアンプを必要と
しないことから、高周波帯において低消費電力で安定し
た９０゜移相器が実現できるという効果も得られる。
【図１】 本発明の一実施形態による９０゜移相器の回
路図である。
路図である。
【図２】 初期状態における９０゜移相器の動作を示す
タイミングチャートである。（ａ）は信号入力トランジ
スタＴｒ１，Ｔｒ２の入力端子８，９における信号波形
図であり、（ｂ）は出力端子１１〜１４における信号波
形図である。
タイミングチャートである。（ａ）は信号入力トランジ
スタＴｒ１，Ｔｒ２の入力端子８，９における信号波形
図であり、（ｂ）は出力端子１１〜１４における信号波
形図である。
【図３】 安定状態に至るまでの９０゜移相器の動作を
示すタイミングチャートである。（ａ）は帰還を掛ける
前の信号入力トランジスタＴｒ１，Ｔｒ２の入力端子
８，９における信号波形図、（ｂ）は帰還が掛かってい
る間の信号入力トランジスタＴｒ１，Ｔｒ２の入力端子
８，９における信号波形図、（ｃ）は安定状態における
出力端子１１〜１４の信号波形図である。
示すタイミングチャートである。（ａ）は帰還を掛ける
前の信号入力トランジスタＴｒ１，Ｔｒ２の入力端子
８，９における信号波形図、（ｂ）は帰還が掛かってい
る間の信号入力トランジスタＴｒ１，Ｔｒ２の入力端子
８，９における信号波形図、（ｃ）は安定状態における
出力端子１１〜１４の信号波形図である。
【図４】 本発明の変形例による９０゜移相器の回路図
である。
である。
【図５】 第１の従来例による９０゜移相器の回路図で
ある。
ある。
【図６】 第２の従来例による９０゜移相器のブロック
図である。
図である。
１ ９０゜移相回路部 ２ デューティ比モニター用負荷 ３ ローパスフィルタ ４ 直流成分増幅器 ５，６，８，９ 入力端子 ７ 定電流源 １１，１２，１３，１４ 出力端子 Ｌ１，Ｌ２ インダクタンス Ｒ１〜Ｒ４ 負荷抵抗 Ｒ５，Ｒ６ 抵抗 Ｔｒ１〜Ｔｒ４ 信号入力トランジスタ Ｔｒ５〜Ｔｒ１２ 双差動トランジスタ Ｖｃｃ 電圧源
Claims (4)
- 【請求項１】 Ｔフリップフロップを用いた１／２分周
器によって構成され、デューティ比が５０％に保たれた
第１の入力信号と該第１の入力信号の相補信号である第
２の入力信号とに基づいて９０゜位相差の信号を生成す
る移相手段を具備した９０゜移相器において、 前記第１〜第２の入力信号の各々に対してデューティ比
５０％からのずれに対応する直流成分を算出する算出手
段と、 該直流成分を前記移相手段の入力端へバイアスとしてフ
ィードバックする直流帰還手段とを有することを特徴と
する９０゜移相器。 - 【請求項２】 前記算出手段は、 前記第１〜第２の入力信号が接続された第１〜第２のト
ランジスタと、 該第１〜第２のトランジスタのコレクタに接続され、該
コレクタ電流からデューティ比５０％からのずれに対応
した直流成分を取り出す第１〜第２の負荷とを有するこ
とを特徴とする請求項１記載の９０゜移相器。 - 【請求項３】 前記負荷は、抵抗素子又はインダクタン
ス素子であることを特徴とする請求項２記載の９０゜移
相器。 - 【請求項４】 前記帰還手段は、 前記第１〜第２の負荷の電位差から前記直流成分を取り
出すローパスフィルタと、 該直流成分を増幅して前記移相手段の入力端へ出力する
増幅手段とを有することを特徴とする請求項１乃至３の
何れかの項記載の９０゜移相器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08118077A JP3123922B2 (ja) | 1996-05-13 | 1996-05-13 | ９０゜移相器 |
| US08/848,486 US5914623A (en) | 1996-05-13 | 1997-05-08 | 90°-phase shifter |
| DE19720017A DE19720017B4 (de) | 1996-05-13 | 1997-05-13 | 90°-Phasenschieber |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08118077A JP3123922B2 (ja) | 1996-05-13 | 1996-05-13 | ９０゜移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09307414A true JPH09307414A (ja) | 1997-11-28 |
| JP3123922B2 JP3123922B2 (ja) | 2001-01-15 |
Family
ID=14727436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08118077A Expired - Fee Related JP3123922B2 (ja) | 1996-05-13 | 1996-05-13 | ９０゜移相器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5914623A (ja) |
| JP (1) | JP3123922B2 (ja) |
| DE (1) | DE19720017B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008011132A (ja) * | 2006-06-29 | 2008-01-17 | Nec Electronics Corp | ９０度移相器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222405B1 (en) * | 2000-02-22 | 2001-04-24 | Motorola, Inc. | Apparatus and method for generating accurate quadrature over a frequency range |
| JP4385602B2 (ja) * | 2003-01-10 | 2009-12-16 | セイコーエプソン株式会社 | 共振制御装置 |
| KR100527231B1 (ko) * | 2003-06-03 | 2005-11-08 | 엔자이텍 주식회사 | 무수숙신산에 의한 광학활성 1,2-디올 유도체와 이의 에스테르 제조방법 |
| US7675339B2 (en) * | 2007-02-09 | 2010-03-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for generating a delayed clock signal of an input clock signal |
| JP6123412B2 (ja) * | 2013-03-27 | 2017-05-10 | 株式会社ワコール | 衣料および可撓性パーツ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385915A (ja) * | 1989-08-30 | 1991-04-11 | Nec Corp | 自動デューテイ調整回路 |
| JPH04373210A (ja) * | 1991-06-21 | 1992-12-25 | Mitsubishi Electric Corp | 位相信号発生回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3171351D1 (en) * | 1980-12-22 | 1985-08-14 | British Telecomm | Improvements in or relating to electronic clock generators |
| GB2168864A (en) * | 1984-12-19 | 1986-06-25 | Philips Electronic Associated | Radio receiver/transmitter filters |
| DE3546132A1 (de) * | 1985-12-24 | 1987-07-02 | Ant Nachrichtentech | Schaltungsanordnung zur erzeugung zweier takte |
| US4857777A (en) * | 1987-03-16 | 1989-08-15 | General Electric Company | Monolithic microwave phase shifting network |
| DE59009672D1 (de) * | 1989-06-09 | 1995-10-26 | Telefunken Microelectron | Schaltungsanordnung zur Frequenzumsetzung. |
| DE4018615A1 (de) * | 1989-06-09 | 1990-12-13 | Licentia Gmbh | Schaltungsanordnung zur aufbereitung eines oszillatorsignals |
| JP2645480B2 (ja) * | 1989-11-16 | 1997-08-25 | 日本電装株式会社 | ９０度移相回路 |
| JP2726202B2 (ja) * | 1992-08-11 | 1998-03-11 | 三菱電機株式会社 | 移相回路 |
-
1996
- 1996-05-13 JP JP08118077A patent/JP3123922B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-08 US US08/848,486 patent/US5914623A/en not_active Expired - Lifetime
- 1997-05-13 DE DE19720017A patent/DE19720017B4/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385915A (ja) * | 1989-08-30 | 1991-04-11 | Nec Corp | 自動デューテイ調整回路 |
| JPH04373210A (ja) * | 1991-06-21 | 1992-12-25 | Mitsubishi Electric Corp | 位相信号発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008011132A (ja) * | 2006-06-29 | 2008-01-17 | Nec Electronics Corp | ９０度移相器 |
| US7791390B2 (en) | 2006-06-29 | 2010-09-07 | Nec Electronics Corporation | Phase shifter |
Also Published As
| Publication number | Publication date |
|---|---|
| US5914623A (en) | 1999-06-22 |
| DE19720017A1 (de) | 1997-11-20 |
| JP3123922B2 (ja) | 2001-01-15 |
| DE19720017B4 (de) | 2004-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5252865A (en) | Integrating phase detector | |
| US6593812B2 (en) | Automatic optimization of linearity for envelope feedback RF amplifier linearization | |
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| EP1191680B1 (en) | Frequency doubler circuit having detect-control unit for improving frequency doubling performance | |
| US5703509A (en) | Frequency multiplier circuit | |
| JP3123922B2 (ja) | ９０゜移相器 | |
| JP2005117360A (ja) | 周波数発生回路および通信システム | |
| JP2871560B2 (ja) | π／２移相器 | |
| US6492914B2 (en) | Filter-provided device | |
| KR960012797B1 (ko) | 스테레오 디코더 장치 | |
| JP3420613B2 (ja) | 直交変調器 | |
| JP2950189B2 (ja) | ９０゜移相器 | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| GB2202700A (en) | A phase-locked loop fm detection system | |
| JP3052872B2 (ja) | バランス型ミキサのミキシング方法と回路 | |
| US6867654B2 (en) | Additive phase detector and its use in high speed phase-locked loops | |
| JP3948116B2 (ja) | 直流リカバリ回路 | |
| Fujita et al. | 90-phase shifter | |
| JP3571920B2 (ja) | Ｆｍ変調回路 | |
| JPH08222968A (ja) | 増幅器 | |
| JPH11145801A (ja) | ９０度移相器 | |
| JPH0752810B2 (ja) | Ｆｍ直交復調器 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JP2000341116A (ja) | 位相同期回路 | |
| JP2005064991A (ja) | ９０度移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |