JPH0385915A - 自動デューテイ調整回路 - Google Patents
自動デューテイ調整回路Info
- Publication number
- JPH0385915A JPH0385915A JP22173489A JP22173489A JPH0385915A JP H0385915 A JPH0385915 A JP H0385915A JP 22173489 A JP22173489 A JP 22173489A JP 22173489 A JP22173489 A JP 22173489A JP H0385915 A JPH0385915 A JP H0385915A
- Authority
- JP
- Japan
- Prior art keywords
- rectangular wave
- circuit
- outputted
- wave
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009499 grossing Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 2
- 230000003287 optical effect Effects 0.000 abstract 1
- 230000000750 progressive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル伝送などに用いられる自動デユーテ
ィ調整回路に関し、特に差動形増幅器を用いて正弦波を
矩形波に変換する回路に関するものである。
ィ調整回路に関し、特に差動形増幅器を用いて正弦波を
矩形波に変換する回路に関するものである。
従来、この種のデユーティ調整は、第２図に示すように
、発振器等から出力される正弦波１１をトランジスタ１
４のベースに入力する。そして、このトランジスタ１４
とトランジスタ１５のエミッタには定電流源１３が結合
され、それよう定電流を常に流している。ｉたトランジ
スタ１５のベースには可変抵抗器１６が接続され、この
可変抵抗器１６でトランジスタ１４とトランジスタ１５
で構成される差動形増幅器、つｔ、ｂ差動トランジスタ
の０Ｎ１０ＦＦ電位を調整し、そのトランジスタ１５の
コレクタから出力される矩形波１２のデユーティを調整
するものとなっている。このとき、抵抗器ＩＴで矩形波
１２のハイレベルの電位を規定し、抵抗器１８で矩形波
１２の振幅を規定する。
、発振器等から出力される正弦波１１をトランジスタ１
４のベースに入力する。そして、このトランジスタ１４
とトランジスタ１５のエミッタには定電流源１３が結合
され、それよう定電流を常に流している。ｉたトランジ
スタ１５のベースには可変抵抗器１６が接続され、この
可変抵抗器１６でトランジスタ１４とトランジスタ１５
で構成される差動形増幅器、つｔ、ｂ差動トランジスタ
の０Ｎ１０ＦＦ電位を調整し、そのトランジスタ１５の
コレクタから出力される矩形波１２のデユーティを調整
するものとなっている。このとき、抵抗器ＩＴで矩形波
１２のハイレベルの電位を規定し、抵抗器１８で矩形波
１２の振幅を規定する。
しかし、上述した従来のデユーティ調整回路は、可変抵
抗器１６を一度設定してしまうと、温度変動等による抵
抗値の変化や入力される正弦波の振幅の変化によって、
出力する矩形波のデユーティが変化するという問題点が
ある。
抗器１６を一度設定してしまうと、温度変動等による抵
抗値の変化や入力される正弦波の振幅の変化によって、
出力する矩形波のデユーティが変化するという問題点が
ある。
このような問題点を解決するために、本発明の自動デユ
ーティ調整回路は、差動漸増幅器と、との差動漸増幅器
よ多出力される矩形波を基準の電位を中心として正負が
同じ振幅をもつような矩形波に変換するリミッタ回路と
、該リミッタ回路が出力する矩形波を平滑し、その平均
値電圧を前記差動漸増幅器のリファレンス側に入力する
積分回路を具備したものである。
ーティ調整回路は、差動漸増幅器と、との差動漸増幅器
よ多出力される矩形波を基準の電位を中心として正負が
同じ振幅をもつような矩形波に変換するリミッタ回路と
、該リミッタ回路が出力する矩形波を平滑し、その平均
値電圧を前記差動漸増幅器のリファレンス側に入力する
積分回路を具備したものである。
本発明にかいては、差動漸増幅器から出力される矩形波
をリミッタ回路と積分回路を経てその差動漸増幅器のリ
ファレンス側に入力し、この矩形波に帰還制御を行うこ
とにより、常にバイパルスとローパルスの幅を等しく保
つ己とができる。
をリミッタ回路と積分回路を経てその差動漸増幅器のリ
ファレンス側に入力し、この矩形波に帰還制御を行うこ
とにより、常にバイパルスとローパルスの幅を等しく保
つ己とができる。
次に、本発明について図面を参照して説明する。
第１図は本発明による自動デユーティ調整回路の一実施
例を示す構成図である。この実施例は、第１図に示すよ
うに、１対のトランジスタ４．５からなシそのエミッタ
が定電流源３に結合されて差動漸増幅器を構成し、その
リファレンス側トランジスタ５から出力される矩形波２
をリミッタ回路８を経由して積分回路１０に入力して、
この積分回路１０の出力を前記トランジスタ５のベース
に入力するものとなっている。
例を示す構成図である。この実施例は、第１図に示すよ
うに、１対のトランジスタ４．５からなシそのエミッタ
が定電流源３に結合されて差動漸増幅器を構成し、その
リファレンス側トランジスタ５から出力される矩形波２
をリミッタ回路８を経由して積分回路１０に入力して、
この積分回路１０の出力を前記トランジスタ５のベース
に入力するものとなっている。
ここで、発振器等よう出力される正弦波１がトランジス
タ４のベースに入力されると、他方のトランジスタ５の
ベース電位が差動漸増幅器つ１＃）差動トランジスタの
０Ｎ１０ＦＦ電位となう、このトランジスタ５のコレク
タよう矩形波２が出力される。このとき、抵抗器６によ
って矩形波２のハイレベルの電位が規定され、抵抗器７
によって矩形波２の振幅が規定される。
タ４のベースに入力されると、他方のトランジスタ５の
ベース電位が差動漸増幅器つ１＃）差動トランジスタの
０Ｎ１０ＦＦ電位となう、このトランジスタ５のコレク
タよう矩形波２が出力される。このとき、抵抗器６によ
って矩形波２のハイレベルの電位が規定され、抵抗器７
によって矩形波２の振幅が規定される。
一方、リミッタ回路８は矩形波２を入力して、任意の基
準電位を中心として正負が等しい振幅をもつ矩形波９に
変換し出力する。筐た、積分回路１０は矩形波９を平滑
し、その平均値電圧を検出してトランジスタ５のベース
に入力している。
準電位を中心として正負が等しい振幅をもつ矩形波９に
変換し出力する。筐た、積分回路１０は矩形波９を平滑
し、その平均値電圧を検出してトランジスタ５のベース
に入力している。
従って、矩形波２のハイレベルが広く、ローレベルが狭
くなると、積分回路１０が出力する平均値電位、すなわ
ちトランジスタ５のベース電位が上昇する。つｔｂ正弦
波１をスライスする電位が上がるため、その結果、トラ
ンジスタ５よ多出力する矩形波２のハイレベルを狭く、
ローレベルヲ広げる方向に制御する。逆に矩形波２のハ
イレベルが狭く、ローレベルが広くなると、トランジス
タ５のベース電位が下降し、矩形波２のハイレベルを広
く、ローレベルを狭める方向に制御する。
くなると、積分回路１０が出力する平均値電位、すなわ
ちトランジスタ５のベース電位が上昇する。つｔｂ正弦
波１をスライスする電位が上がるため、その結果、トラ
ンジスタ５よ多出力する矩形波２のハイレベルを狭く、
ローレベルヲ広げる方向に制御する。逆に矩形波２のハ
イレベルが狭く、ローレベルが広くなると、トランジス
タ５のベース電位が下降し、矩形波２のハイレベルを広
く、ローレベルを狭める方向に制御する。
これによって、温度変動等による抵抗値の変化や入力さ
れる正弦波の振幅の変化により１出力する矩形波のデユ
ーティが変化することなく、常に出力矩形波のバイパル
スとローパルスの幅を等しく保つことができる。
れる正弦波の振幅の変化により１出力する矩形波のデユ
ーティが変化することなく、常に出力矩形波のバイパル
スとローパルスの幅を等しく保つことができる。
以上説明したように本発明は、差動漸増幅器より出力さ
れる矩形波をリミッタ回路、積分回路を経てそのリファ
レンス側に入力して、この出力される矩形波に帰還制御
を行うことにより、常にバイパルスとローパルスの幅を
等しく、すなわち矩形波のデユーティを５０％に保つこ
とができる効果がある。
れる矩形波をリミッタ回路、積分回路を経てそのリファ
レンス側に入力して、この出力される矩形波に帰還制御
を行うことにより、常にバイパルスとローパルスの幅を
等しく、すなわち矩形波のデユーティを５０％に保つこ
とができる効果がある。
第１図は本発明の一実施例の構成図、第２図は従来のデ
ユーティ調整回路の構成図である。 １・・・・入力される正弦波、２・・・・出力する矩形
波、３・・・・定電流源、４，５・・・春トランジスタ
、６，７・・・・抵抗器、８・・・・リミッタ回路、９
・ＩＩ＋１・リミッタ回路の出力矩形波、１０・・・・
積分回路。
ユーティ調整回路の構成図である。 １・・・・入力される正弦波、２・・・・出力する矩形
波、３・・・・定電流源、４，５・・・春トランジスタ
、６，７・・・・抵抗器、８・・・・リミッタ回路、９
・ＩＩ＋１・リミッタ回路の出力矩形波、１０・・・・
積分回路。
Claims (1)
- 差動形増幅器を用いて正弦波を矩形波に変換する回路に
おいて、前記差動形増幅器より出力される矩形波を基準
の電位を中心として正負が同じ振幅をもつような矩形波
に変換するリミッタ回路と、該リミッタ回路が出力する
矩形波を平滑し、その平均値電圧を前記差動形増幅器の
リフアレンス側に入力する積分回路を具備したことを特
徴とする自動デューティ調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221734A JP2624338B2 (ja) | 1989-08-30 | 1989-08-30 | 自動デューテイ調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221734A JP2624338B2 (ja) | 1989-08-30 | 1989-08-30 | 自動デューテイ調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0385915A true JPH0385915A (ja) | 1991-04-11 |
| JP2624338B2 JP2624338B2 (ja) | 1997-06-25 |
Family
ID=16771412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1221734A Expired - Lifetime JP2624338B2 (ja) | 1989-08-30 | 1989-08-30 | 自動デューテイ調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624338B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09307414A (ja) * | 1996-05-13 | 1997-11-28 | Nec Corp | ９０゜移相器 |
| JP2006270799A (ja) * | 2005-03-25 | 2006-10-05 | Nec Corp | デューティ調整回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847324A (ja) * | 1981-09-16 | 1983-03-19 | Fujitsu Ltd | クロツクデユ−テイ補正回路 |
| JPS62129838U (ja) * | 1986-02-07 | 1987-08-17 | ||
| JPS62226714A (ja) * | 1986-03-14 | 1987-10-05 | シ−メンス、アクチエンゲゼルシヤフト | Ｉｃモジユ−ルの駆動回路装置 |
-
1989
- 1989-08-30 JP JP1221734A patent/JP2624338B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847324A (ja) * | 1981-09-16 | 1983-03-19 | Fujitsu Ltd | クロツクデユ−テイ補正回路 |
| JPS62129838U (ja) * | 1986-02-07 | 1987-08-17 | ||
| JPS62226714A (ja) * | 1986-03-14 | 1987-10-05 | シ−メンス、アクチエンゲゼルシヤフト | Ｉｃモジユ−ルの駆動回路装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09307414A (ja) * | 1996-05-13 | 1997-11-28 | Nec Corp | ９０゜移相器 |
| JP2006270799A (ja) * | 2005-03-25 | 2006-10-05 | Nec Corp | デューティ調整回路 |
| JP4623286B2 (ja) * | 2005-03-25 | 2011-02-02 | 日本電気株式会社 | デューティ調整回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2624338B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0226883B2 (ja) | ||
| US5635868A (en) | Power transistor current limiter | |
| US6985028B2 (en) | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA | |
| US4823093A (en) | Dynamically biased voltage controlled element | |
| JPH0385915A (ja) | 自動デューテイ調整回路 | |
| JPH08250942A (ja) | トランスインピーダンス増幅器回路 | |
| JPH0263309A (ja) | Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 | |
| US6211717B1 (en) | Multiple differential pair transistor architecture having transconductance proportional to bias current for any transistor technology | |
| US4008440A (en) | Amplitude-limiter | |
| US4308466A (en) | Circuit to compensate for semiconductor switching speed variations | |
| US20110140738A1 (en) | Multi-Phase Integrators in Control Systems | |
| KR20030026897A (ko) | 선형 전력 변환 회로 | |
| JP2752020B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| KR0117226Y1 (ko) | 변조도 제어 회로 | |
| EP0398742A2 (en) | Clipping circuit | |
| JPS62130008A (ja) | リミッタ回路 | |
| JPH0281505A (ja) | 可変利得増幅器 | |
| JPS63228809A (ja) | Ａｐｄバイアス電圧制御方式 | |
| JPH0467807B2 (ja) | ||
| JP2000151311A (ja) | ゲイン制御装置 | |
| JPS6325770Y2 (ja) | ||
| JPH04130685A (ja) | 半導体レーザ駆動回路 | |
| JPS61294916A (ja) | 増幅回路 | |
| KR20020043171A (ko) | 위상 조정 장치, 방법 및 시스템 | |
| JPH07221596A (ja) | 減衰回路 |