KR20020043171A - 위상 조정 장치, 방법 및 시스템 - Google Patents

위상 조정 장치, 방법 및 시스템 Download PDF

Info

Publication number
KR20020043171A
KR20020043171A KR1020010075184A KR20010075184A KR20020043171A KR 20020043171 A KR20020043171 A KR 20020043171A KR 1020010075184 A KR1020010075184 A KR 1020010075184A KR 20010075184 A KR20010075184 A KR 20010075184A KR 20020043171 A KR20020043171 A KR 20020043171A
Authority
KR
South Korea
Prior art keywords
input
waveform signal
output
comparator
signal
Prior art date
Application number
KR1020010075184A
Other languages
English (en)
Inventor
피셔마이클씨
Original Assignee
파트릭 제이. 바렛트
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파트릭 제이. 바렛트, 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 파트릭 제이. 바렛트
Publication of KR20020043171A publication Critical patent/KR20020043171A/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H03K5/088Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

입력 신호의 대칭성을 유지하면서 출력 디지털 신호의 위상을 조정하는 장치(100) 및 방법(300)이 설명된다. 본 장치(100)는 입력 파형 신호(10)와 입력 및 출력에 대한 포지티브 피드백 경로를 포함하는 비교기(20)를 구비한다. 가변 저항기(30)는 포지티브 피드백 경로를 따라서 비교기(20)의 출력과 비교기(20)의 포지티브 입력으로 연결된다. 본 장치(100)는 입력 파형 신호(10)와 동일한 듀티 사이클을 가지며 입력 파형 신호(10)로부터 위상이 변화된 출력 파형 신호(40)를 생성한다.

Description

위상 조정 장치, 방법 및 시스템{ADJUSTABLE PHASE SHIFTER}
본 발명은 전자 회로(electronic circuit)에 관한 것이며, 보다 구체적으로 입력 신호의 대칭성(symmetry)을 유지하면서 디지털 신호의 위상을 조정하는 회로 또는 장치에 관한 것이다.
통신 및 기타 신호 처리 애플리케이션에서는, 종종 신호의 위상을 다른 신호의 위상과 매치되도록 조정하거나, 또는 신호에서의 시간 지연(time delay)을 보상할 필요성이 있다. 일반적으로, 이러한 기능은 가변 펄스 폭(adjustable pulse-width)을 갖는 단안정 멀티바이브레이터(monostable multi-vibrator)(때때로 "원샷(one-shot)"이라고 부름)에 의하여 수행된다. 이와 같이 신호의 위상을 조정하기 위한 방법은 지연이 변화됨에 따라 출력 펄스 폭을 변화시킨다. 많은 경우에 있어, 이와 같은 현상은 바람직하지 않은 효과를 가져온다.
본 발명은 디지털 신호의 위상을 변화시키기 위한 단순하고, 용이하며, 저렴한 수단을 제공한다. 본 방법에서는 기존의 단안정 바이브레이터와 달리 입력 신호의 대칭성을 유지한다. 그러므로, 본 발명은 신호 전이 발생 시간이 가변 펄스 양만큼 지연되는 것을 허용한다. 이를 구현하기 위한 예시적 방법으로는 예측 가능한 선형 방식으로 변조하는 신호에 응답하여 반송 신호의 위상을 변화시키기 위한 위상 변조기로서의 이용이나, 데이터 스트림에 대한 클럭 신호의 정렬을 포함한다.
입력 신호의 대칭을 유지하면서 출력 디지털 신호의 위상을 조정하기 위한장치 및 방법이 설명된다. 본 장치는 입력 파형 신호(input waveform signal)와 비교기(comparator)(입력과 출력에 대하여 포지티브 피드백 경로(positive feedback path)를 가짐)를 구비하고 있다. 그 포지티브 피드백 경로를 따라 가변 저항기(adjustable resistor)가 비교기의 출력과 비교기의 포지티브 입력으로 연결되어 있다. 본 장치는 입력 파형 신호와 동일한 듀티 사이클을 가지며 입력 파형 신호로부터 위상이 변화된 출력 파형 신호를 생성한다.
당업자라면 이하 열거되는 도면을 참조하여, 다음의 바람직한 실시예에 대한 상세한 설명을 읽고 본 발명의 다양한 실시예로부터 이와 같은 이점 및 기타 이점 등을 알 수 있을 것이다.
도 1은 입력 신호의 대칭을 유지하면서 출력 디지털 신호의 위상을 조정하기 위한 장치의 일실시예에 대한 블록도,
도 2a는 입력 및 출력 파형에 있어서 작은 히스테리시스를 도시하는 도면,
도 2b는 입력 및 출력 파형에 있어서 큰 히스테리시스를 도시하는 도면,
도 3은 입력 신호의 대칭을 유지하면서 출력 디지털 신호의 위상을 조정하는 방법을 설명하는 흐름도.
도면의 주요 부분에 대한 부호의 설명
10 : 삼각 파형 신호 입력20 : 비교기
25 : 가변 탭 포인트30 : 가변 저항기
35 : 그라운드40 : 위상 변화 방형파형 출력
도 1은 본 발명의 일실시예에 따라 출력 신호에서 입력 신호와의 대칭성을 유지하면서 출력 디지털 신호의 위상을 조정하는 회로(100)에 대한 회로도이다. 본 발명의 회로(100)는 포지티브(positive) 입력 및 네거티브(negative) 입력을 갖춘 비교기(20)와, 한 쪽 종단은 비교기(20)의 출력과 연결되고 다른 쪽 종단은 그라운드(ground)(35)와 연결되어 있는 가변 저항기(30)와, 한 쪽 종단은 비교기의 포지티브 입력과 연결되고 다른 쪽 종단은 가변 저항기(30)와 연결되어 있는 가변 탭 포인트(adjustable tap point)(25)를 갖추고 있다.
본 회로(100)는 또한 비교기(20)의 네거티브 입력에 연결되어 있는 파형 신호 입력(10)을 포함한다. 본 발명에 있어서 바람직한 입력은 대칭적인 삼각 파형이지만, 사인파(sine wave)를 포함하여, 대칭적이거나 비대칭적인 어떠한 파형도 본 발명에 의하여 처리될 수 있다.
회로(100)의 출력은 위상 변화된 방형 파형 신호 출력(phase-shifted square waveform signal output)(40)이다. 파형 신호 출력(40)은 파형 신호 입력(10)과는 다른 유형의 파형일 수 있다. 가변 저항기(30)는, 예컨대 가감 저항기(rheostat), 전위차계(potentiometer), 전계 효과 트랜지스터(field effect transistor), 기타 여러 가지 중에서 하나일 수 있다.
가변 탭 포인트(25)는 비교기의 포지티브 입력으로부터 가변 저항기(30)로 연결된다. 가변 탭 포인트(25)는 수동으로 조작되어 삼각 파형 신호 입력(10)과 방형 파형 신호 출력(40)의 히스테리시스(hysteresis)를 조정할 수 있다. 도 2a 및 도 2b에 도시된 바와 같이, 히스테리시스는 삼각 파형 신호 입력(10) 상에서 방형 파형 신호 출력(40)의 하강 에지(trailing edge) 및 상승 에지(leading edge)가 지나는 교차점에 의하여 결정되며, 이는 이들 두 개의 교차점 사이의 차이이다.
삼각 파형 신호 입력(10)과 방형 파형 신호 출력(40) 사이의 위상 변화는 가변 저항기(30)의 조정에 의하여 야기되는 히스테리시스에 대응하며, 히스테리시스가 조정됨에 따라 위상이 변화된다. 가변 저항기(30)가 전계 효과 트랜지스터 또는 기타 전자적 가변 저항 요소를 포함한다면, 가변 탭 포인트(25), 그리고 그에 따른 방형 파형 신호 출력(40)의 히스테리시스가 전자적으로 조정될 수 있다.
회로(100)는 먼저 비교기(20)의 네거티브 입력에서 파형 신호 입력(10)을 수용함으로써 신호 위상을 조정하도록 동작한다. 이러한 파형 신호 입력(10)은 비교기(20)의 포지티브 입력에 대한 가변 탭 포인트(25) 통과 유도 입력 신호(도시되지 않음)와 비교된다. 가변 탭 포인트(25) 통과 유도 입력 신호는 한 쪽 종단에서 비교기(20)의 출력과 연결되고 다른 쪽 종단에서 그라운드와 연결되어 있는 가변 저항기(30)의 효과로부터 획득된다. 이는 비교기(20)의 출력과 비교기(20)의 포지티브 입력 사이에서 포지티브 피드백 경로를 형성한다. 포지티브 피드백 경로는 방형 파형 신호 출력(40)의 위상 변화를 일으키는 히스테리시스를 가져온다. 이러한 피드백 경로와, 그에 따른 파형 신호 입력(10) 및 방형 파형 신호 출력(40) 사이의 위상 차이는 가변 저항기(30)에 연결되어 있는 가변 탭 포인트(25)를 조작함으로써 조정 가능하다.
가변 저항기(30)를 따라 움직이는 조작 범위에서 그라운드 말단 가까이에 탭 포인트(25)가 배치되면, 히스테리시스는 거의 0이 되고 방형 파형 신호 출력(40)은 파형 신호 입력(10)과 위상에 있어서 거의 일치한다. 탭 포인트(25)가 그 조작 범위에서 비교기(20)의 출력 쪽 상위 한계점(upper limit)으로 조정된다면, 이에 따른 방형 파형 신호 출력(40)은 그 위상에 있어서 파형 신호 입력(10)으로부터 90도 차이에 접근한다.
히스테리시스가 최소인 경우, 방형 파형 신호 출력(40)은 파형 신호 입력(10)의 위상과 거의 근접하고, 단지 약간의 위상 차이만이 관측된다는 점에 주목해야한다. 이와 유사하게, 히스테리시스가 최대인 경우, 방형 파형 신호 출력(40)은 파형 신호 입력(10)과 직각에 접근한다.
도 2a 및 도 2b는 히스테리시스 레벨 변화와 회로(100)에 의하여 처리된 신호에 있어서 이에 대응하는 위상 차이를 도시하고 있다. 양 도면에서 입력 파형은 동일한 위상을 갖는 반면, 도 2a에서의 출력 파형은 입력 파형을 지연시킨다(이는 탈위상임). 그러나, 도 2b에 도시된 바에 따르면, 도 2b에서의 출력 파형은 더 탈위상화되어 도 2a에서의 출력보다 30도 정도 더 많은 위상 지연을 보인다. 이는 본 발명에 의하여 소개되는 히스테리시스의 변화에 기인하는 것이다.
위상 변화량은 본 발명에 의하여 소개되는 히스테리시스에 대응한다. 히스테리시스의 양이 조정됨에 따라, 도 1을 참조하여 설명된 바와 같이, 비교기(20)가 그 출력에서 상태를 변화시키는 파형 신호 입력(10) 상의 포인트에 대응하는 변화가 있다. 즉, 도 2a 및 도 2b에 도시된 바와 같이, 가변 저항기가 조정됨에 따라, 방형 파형 신호 출력(40)의 하강 에지 및 상승 에지의 교차점이 위쪽 또는 아래쪽으로 동일한 양만큼 이동한다. 이는 방형 파형 신호 출력(40)의 위상이 조정될 때 그 방형 파형 신호 출력(40)이 파형 신호 입력(10)과 동일한 대칭성을 유지하도록 한다. 예컨대, 파형 신호 입력(10)이 대칭적이라면(도 2a 및 도 2b에 도시된 바와 같이), 방형 파형 신호 출력(40)은 히스테리시스가 증가되고 방형 파형 신호 입력(10)의 하강 에지 및 상승 에지가 동일한 양만큼 앞으로 이동함에 따라 이러한 대칭성을 유지할 것이다.
도 2b에 도시된 바에 따르면, 히스테리시스가 증가됨에 따라, 비교기(20)가 그 출력 상태를 변화시키는 파형 신호 입력(10) 상의 포인트가 상승 에지 및 하강 에지 양자에 있어서 동일한 양만큼씩 더 늦은 시간에 발생한다. 그러므로, 위상 변화가 일어나는 경우에도 파형 신호 입력(10)의 대칭성은 방형 파형 신호출력(40)에서 유지된다.
도 3은 입력 신호의 대칭성을 유지하면서 출력 디지털 신호의 위상을 조정하는 본 발명에 따르는 방법의 흐름도(300)이다. 본 방법(300)은 입력 파형 신호를 받아들이고 수신하는 단계(320)를 포함한다. 이러한 입력 파형 신호는 일반적으로 대칭적인 삼각 파형 신호이지만, 사인 파형 신호를 포함하여 임의의 기타 대칭적 파형 신호일 수 있다.
본 방법(300)은 또한 입력 파형 신호를 또 다른 파형 신호, 보다 구체적으로 포지티브 피드백 경로를 따라 수신되는 출력 파형 신호와 비교하는 단계(330)를 포함한다. 본 방법(300)은 출력 파형 신호에 대하여 히스테리시스를 가져오고 이로써 출력 파형 신호의 위상을 조정하기 위하여 포지티브 피드백 경로를 따라 저항을 변화시킨다(340). 저항을 변화시키는 단계(340)는 수동 조정에 의하여 또는 자동이나 전자적 조정에 의하여 달성될 수 있다.
본 방법(300)은 입력 파형 신호로부터 위상이 변화된 출력 파형 신호를 생성한다(350). 생성된 출력 파형 신호는 입력 파형 신호의 대칭성을 유지한다.
본 명세서에서 이용되는 용어 및 설명은 설명을 위한 것을 뿐이며 본 발명을 제한하고자 하는 것은 아니다. 당업자는 다음의 청구범위에 의하여 정의되는 본 발명의 영역 내에서, 등가의 많은 변형이 가능하다는 점을 알 것이며, 본 명세서에서의 모든 용어는 다른 언급이 없는 한 최광의의 개념으로 이해해야 할 것이다.
본 발명은 디지털 신호의 위상을 변화시키기 위한 단순하고, 용이하며, 저렴한 수단을 제공한다. 본 방법에서는 기존의 단안정 바이브레이터와 달리 입력 신호의 대칭성을 유지한다. 그러므로, 본 발명은 신호 전이 발생 시간이 가변 양만큼 지연되는 것을 허용한다.

Claims (10)

  1. 입력 신호의 대칭성(symmetry)을 유지하면서 상기 입력 디지털 신호의 위상을 조정하는 장치(100)로서,
    입력 파형 신호(input waveform signal)(10)- 상기 입력 파형 신호(10)는 대칭성을 가짐 -와,
    포지티브 입력 및 출력에 대하여 포지티브 피드백 경로(positive feed back path)를 가지는 비교기(comparator)(20)와,
    상기 비교기(20)의 출력과 상기 비교기(20)의 포지티브 입력에 연결된 가변 저항기(adjustable resistor)(30)와,
    상기 입력 파형 신호(10)로부터 위상이 변화된 출력 파형 신호(output waveform signal)- 상기 출력 파형 신호(40)는 상기 입력 파형 신호 듀티 사이클(duty cycle)과 동일한 대칭성을 가짐 -를 포함하는
    위상 조정 장치(100).
  2. 제 1 항에 있어서,
    상기 입력 파형 신호(10)는 대칭 삼각파(symmetric triangle wave)이고,
    상기 출력 파형 신호(40)는 대칭 방형파(symmetric square wave)인
    위상 조정 장치(100).
  3. 제 1 항에 있어서,
    상기 가변 저항기(variable resistor)(30)는
    상기 비교기(20)의 상기 출력에 연결된 제 1 터미널(terminal)과,
    그라운드된(grounded)(35) 제 2 터미널과,
    상기 비교기의 상기 포지티브 입력에 연결된 가변 탭 포인트(adjustable tap point)(25)를 더 포함하는
    위상 조정 장치(100).
  4. 제 1 항에 있어서,
    상기 가변 저항기(30)가 전자적으로 조정 가능한 저항기인
    위상 조정 장치(100).
  5. 입력 신호의 대칭성을 유지하면서 상기 입력 디지털 신호의 위상을 조정하는 방법(300)으로서,
    입력 파형 신호를 수용하는(accepting) 단계(320)와,
    상기 입력 파형 신호를 포지티브 피드백 경로를 통하여 전해진 출력 파형 신호와 비교하는(comparing) 단계(330)와,
    상기 출력 및 포지티브 입력 사이의 포지티브 피드백 경로를 따라 저항을 변화시키는(varying) 단계(340)와,
    상기 입력 파형 신호로부터 위상 변화된 파형 신호를 출력하는(outputting) 단계(350)를 포함하는
    위상 조정 방법(300).
  6. 제 5 항에 있어서,
    상기 변화 단계(340)가 수동으로 수행되는
    위상 조정 방법(300).
  7. 제 5 항에 있어서,
    상기 변화 단계(340)가 전자적으로 수행되는
    위상 조정 방법(300).
  8. 입력 신호의 대칭성을 유지하면서 상기 입력 디지털 신호의 위상을 조정하는 시스템으로서,
    네거티브 입력(negative input)과, 포지티브 입력과, 출력과, 상기 포지티브입력에 대한 포지티브 피드백 경로를 갖춘 비교기(20)와,
    가변 저항기(30)- 상기 가변 저항기(30)는 상기 비교기(20)의 상기 출력에 연결된 제 1 터미널과, 그라운드된(35) 제 2 터미널과, 상기 비교기(20)의 상기 포지티브 입력에 연결된 가변 탭 포인트(25)를 포함함 -와,
    상기 비교기(20)의 상기 네거티브 입력에 연결된 입력 파형 신호(10)- 상기 입력 파형 신호는 대칭성을 가짐 -와,
    상기 비교기 출력(20)에서 출력된 출력 파형 신호(40)- 상기 출력 파형 신호(40)는 상기 가변 탭 포인트(25)를 조정함으로써 상기 입력 파형 신호(10)로부터 위상이 변화되고 상기 출력 파형 신호(40)는 상기 입력 파형 신호(10) 대칭성과 동일한 대칭성을 유지함 -를 포함하는
    위상 조정 시스템.
  9. 제 8 항에 있어서,
    상기 입력 파형 신호(10)는 대칭성 삼각파이고,
    상기 출력 파형 신호(40)는 대칭성 방형파인
    위상 조정 시스템.
  10. 제 8 항에 있어서,
    상기 가변 저항기(30)가 전자적으로 조정 가능한 저항기인
    위상 조정 시스템.
KR1020010075184A 2000-12-01 2001-11-30 위상 조정 장치, 방법 및 시스템 KR20020043171A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/726,622 US20020067195A1 (en) 2000-12-01 2000-12-01 Adjustable phase shifter
US09/726,622 2000-12-01

Publications (1)

Publication Number Publication Date
KR20020043171A true KR20020043171A (ko) 2002-06-08

Family

ID=24919339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010075184A KR20020043171A (ko) 2000-12-01 2001-11-30 위상 조정 장치, 방법 및 시스템

Country Status (5)

Country Link
US (1) US20020067195A1 (ko)
EP (1) EP1217740A3 (ko)
JP (1) JP2002198787A (ko)
KR (1) KR20020043171A (ko)
CN (1) CN1355606A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10132230C2 (de) * 2001-06-29 2003-08-28 Infineon Technologies Ag Verfahren und Vorrichtung zur Erzeugung eines Taktausgangssignales
JP2009049496A (ja) * 2007-08-14 2009-03-05 Yokogawa Electric Corp パルス検出装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2181212A5 (ko) * 1972-04-21 1973-11-30 Thomson Csf
DE3327427C2 (de) * 1983-07-29 1985-11-21 Schwabe GmbH & Co KG, 7067 Urbach Generator für Rechteckspannungen variabler Phase
JPS60117914A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 遅延回路
JPH03201818A (ja) * 1989-12-28 1991-09-03 Fujitsu Ltd 比較回路
US5220201A (en) * 1990-06-26 1993-06-15 Canon Kabushiki Kaisha Phase-locked signal generator
US5714897A (en) * 1996-06-19 1998-02-03 Micro Linear Corporation Phase-shifted triangle wave generator

Also Published As

Publication number Publication date
JP2002198787A (ja) 2002-07-12
EP1217740A3 (en) 2003-06-11
US20020067195A1 (en) 2002-06-06
CN1355606A (zh) 2002-06-26
EP1217740A2 (en) 2002-06-26

Similar Documents

Publication Publication Date Title
US7791390B2 (en) Phase shifter
ATE228709T1 (de) Vefahren und vorrichtung zum einstellen von taktsignalen über fein- und grobbereiche
EP0026588A1 (en) Zero-crossing comparators with threshold validation
EP0647025A1 (en) Delay circuit
EP0347983A2 (en) Electronic delay control circuit
US7965792B2 (en) Modulation-index adjustable amplitude shift keying transmitter
US20050168258A1 (en) Method and apparatus for creating variable delay
KR20020043171A (ko) 위상 조정 장치, 방법 및 시스템
KR910003730B1 (ko) 이 상 기
US4691120A (en) Pulse delay circuit device
JPH0563525A (ja) パルス幅可変回路
US6836168B1 (en) Line driver with programmable slew rates
US7872515B1 (en) Phase interpolation device and slew rate control device thereof
EP0237753A1 (en) A frequency multiplier circuit
US20060164145A1 (en) Method and apparatus for creating variable delay
US6784727B1 (en) Fast-settling DC offset removal circuits with continuous cutoff frequency switching
US5140283A (en) Time variant analog signal switching apparatus including switching transient avoidance
US9557760B1 (en) Enhanced phase interpolation circuit
KR100270792B1 (ko) 가변 지연 장치
JPH0385915A (ja) 自動デューテイ調整回路
US10374586B2 (en) Slew rate adjusting circuit and slew rate adjusting method
EP1560333A2 (en) A method and apparatus for generating variable delay
JP3410334B2 (ja) 増幅器の制御回路
US10680591B2 (en) Programmable resistive delay
CN110350917B (zh) 电子装置及零交越失真的补偿方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid