JP3410334B2 - 増幅器の制御回路 - Google Patents
増幅器の制御回路Info
- Publication number
- JP3410334B2 JP3410334B2 JP21173797A JP21173797A JP3410334B2 JP 3410334 B2 JP3410334 B2 JP 3410334B2 JP 21173797 A JP21173797 A JP 21173797A JP 21173797 A JP21173797 A JP 21173797A JP 3410334 B2 JP3410334 B2 JP 3410334B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- amplifier
- inverting
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、増幅器の温度補
償付き制御回路の改良に関するものである。
償付き制御回路の改良に関するものである。
【０００２】
【従来の技術】従来の増幅器の制御回路について図１０
から図１２までを参照しながら説明する。図１０は、従
来の増幅器の制御回路の構成を示す図である。また、図
１１は、図１０の制御回路の積分回路の構成を示す図で
ある。
から図１２までを参照しながら説明する。図１０は、従
来の増幅器の制御回路の構成を示す図である。また、図
１１は、図１０の制御回路の積分回路の構成を示す図で
ある。
【０００３】図１０において、１は入力端子、２は増幅
器、３は出力端子、４は入力制御信号端子、５は積分回
路である。
器、３は出力端子、４は入力制御信号端子、５は積分回
路である。
【０００４】図１１において、５１は温度素子（Ｒ）、
５２はコンデンサ（Ｃ）である。
５２はコンデンサ（Ｃ）である。
【０００５】つぎに、従来の増幅器の制御回路の動作に
ついて図１２を参照しながら説明する。図１２は、従来
の増幅器の制御回路の入出力信号を示す図である。
ついて図１２を参照しながら説明する。図１２は、従来
の増幅器の制御回路の入出力信号を示す図である。
【０００６】入力制御信号は、温度素子５１とコンデン
サ５２とから構成されるＣＲ積分回路５により波形整形
され、増幅器２の制御信号となる。この際、温度素子５
１の抵抗値の大きさが温度によって変化するため制御信
号も温度により変化する。
サ５２とから構成されるＣＲ積分回路５により波形整形
され、増幅器２の制御信号となる。この際、温度素子５
１の抵抗値の大きさが温度によって変化するため制御信
号も温度により変化する。
【０００７】温度素子５１が正の温度特性を持つ場合の
入力信号（入力制御信号）Ｖｉ、出力信号（制御信号）
Ｖｏの様子を図１２に示す。なお、図１２に示す温度Ｔ
１〜Ｔ３は、Ｔ１＞Ｔ２＞Ｔ３の関係がある。
入力信号（入力制御信号）Ｖｉ、出力信号（制御信号）
Ｖｏの様子を図１２に示す。なお、図１２に示す温度Ｔ
１〜Ｔ３は、Ｔ１＞Ｔ２＞Ｔ３の関係がある。
【０００８】
【発明が解決しようとする課題】上述したような従来の
増幅器の制御回路では、例えば、入力信号ＶｉがＴＴＬ
レベル（０Ｖと５Ｖの信号）の場合、出力信号Ｖｏの立
ち上がりは０Ｖ点からＣＲの時定数に従って飽和点まで
上昇し、立ち下がりはＣＲの時定数に従って０Ｖまで下
降する。このとき、積分回路５に温度素子５１を使用す
ることにより温度に応じた立ち上がり・立ち下がりを作
り出す。増幅器２の出力特性が高温でピーキングを持つ
ような温度特性を持っている場合、制御信号として高温
で立ち上がりがなまった信号を用意すればよいが、上記
のような構成では出力信号の飽和するまでの時間が温度
によって変化する為、増幅器２のオフ時間までが温度に
よって変化するという問題点があった。
増幅器の制御回路では、例えば、入力信号ＶｉがＴＴＬ
レベル（０Ｖと５Ｖの信号）の場合、出力信号Ｖｏの立
ち上がりは０Ｖ点からＣＲの時定数に従って飽和点まで
上昇し、立ち下がりはＣＲの時定数に従って０Ｖまで下
降する。このとき、積分回路５に温度素子５１を使用す
ることにより温度に応じた立ち上がり・立ち下がりを作
り出す。増幅器２の出力特性が高温でピーキングを持つ
ような温度特性を持っている場合、制御信号として高温
で立ち上がりがなまった信号を用意すればよいが、上記
のような構成では出力信号の飽和するまでの時間が温度
によって変化する為、増幅器２のオフ時間までが温度に
よって変化するという問題点があった。
【０００９】また、０Ｖからゆっくり立ち上がっていく
制御信号しか作れないため、図１３に示すように、増幅
器２の出力の高温の温度特性をよくするために制御信号
をゆっくり立ち上がるようにしてやると、応答時間が遅
くなってしまい、増幅器２の出力温度特性の改善と、応
答速度の確保の両立が困難であるという問題点があっ
た。
制御信号しか作れないため、図１３に示すように、増幅
器２の出力の高温の温度特性をよくするために制御信号
をゆっくり立ち上がるようにしてやると、応答時間が遅
くなってしまい、増幅器２の出力温度特性の改善と、応
答速度の確保の両立が困難であるという問題点があっ
た。
【００１０】この発明は、前述した問題点を解決するた
めになされたもので、増幅器の出力温度特性と応答速度
を同時に満足することができる増幅器の制御回路を得る
ことを目的とする。
めになされたもので、増幅器の出力温度特性と応答速度
を同時に満足することができる増幅器の制御回路を得る
ことを目的とする。
【００１１】
【課題を解決するための手段】この発明に係る増幅器の
制御回路は、ＦＥＴにより構成された増幅器の制御回路
において、入力制御信号から微分波形信号を生成する微
分回路と、前記微分波形信号の正電圧側を通す理想ダイ
オードと、前記入力制御信号を反転する反転回路と、前
記理想ダイオードを通った前記微分波形信号を負の温度
特性を持つ温度素子を経て外部温度に応じた大きさにし
た信号、前記反転回路により反転された信号、及び前記
入力制御信号を加算した出力制御信号を前記ＦＦＴのゲ
ートへ出力する反転加算器とを備えたものである。
制御回路は、ＦＥＴにより構成された増幅器の制御回路
において、入力制御信号から微分波形信号を生成する微
分回路と、前記微分波形信号の正電圧側を通す理想ダイ
オードと、前記入力制御信号を反転する反転回路と、前
記理想ダイオードを通った前記微分波形信号を負の温度
特性を持つ温度素子を経て外部温度に応じた大きさにし
た信号、前記反転回路により反転された信号、及び前記
入力制御信号を加算した出力制御信号を前記ＦＦＴのゲ
ートへ出力する反転加算器とを備えたものである。
【００１２】また、この発明に係る増幅器の制御回路
は、バイポーラトランジスタにより構成された増幅器の
制御回路において、入力制御信号から微分波形信号を生
成する微分回路と、前記微分波形信号の正電圧側を通す
理想ダイオードと、前記入力制御信号を反転する反転回
路と、前記理想ダイオードを通った前記微分波形信号を
負の温度特性を持つ温度素子を経て外部温度に応じた大
きさにした信号、前記反転回路により反転された信号、
及び前記入力制御信号を加算した信号を出力する反転加
算器と、前記反転加算器から出力される加算した信号の
直流電位を正電圧にシフトした出力制御信号を前記バイ
ポーラトランジスタのベースへ出力するレベルシフト器
とを備えたものである。
は、バイポーラトランジスタにより構成された増幅器の
制御回路において、入力制御信号から微分波形信号を生
成する微分回路と、前記微分波形信号の正電圧側を通す
理想ダイオードと、前記入力制御信号を反転する反転回
路と、前記理想ダイオードを通った前記微分波形信号を
負の温度特性を持つ温度素子を経て外部温度に応じた大
きさにした信号、前記反転回路により反転された信号、
及び前記入力制御信号を加算した信号を出力する反転加
算器と、前記反転加算器から出力される加算した信号の
直流電位を正電圧にシフトした出力制御信号を前記バイ
ポーラトランジスタのベースへ出力するレベルシフト器
とを備えたものである。
【００１３】また、この発明に係る増幅器の制御回路
は、前記入力制御信号をＴＴＬレベルの矩形状の信号と
したものである。
は、前記入力制御信号をＴＴＬレベルの矩形状の信号と
したものである。
【００１４】また、この発明に係る増幅器の制御回路
は、前記反転回路により反転された入力制御信号を所定
時間だけ遅延して前記反転加算器へ出力する第１の遅延
回路と、前記入力制御信号を所定時間だけ遅延して前記
反転加算器へ出力する第２の遅延回路とを備えたもので
ある。
は、前記反転回路により反転された入力制御信号を所定
時間だけ遅延して前記反転加算器へ出力する第１の遅延
回路と、前記入力制御信号を所定時間だけ遅延して前記
反転加算器へ出力する第２の遅延回路とを備えたもので
ある。
【００１５】
【００１６】
実施の形態１．この発明の実施の形態１について図１か
ら図６までを参照しながら説明する。図１は、この発明
の実施の形態１に係る増幅器の制御回路の構成を示す図
である。なお、各図中、同一符号は同一又は相当部分を
示す。
ら図６までを参照しながら説明する。図１は、この発明
の実施の形態１に係る増幅器の制御回路の構成を示す図
である。なお、各図中、同一符号は同一又は相当部分を
示す。
【００１７】図１において、１は入力端子、２は増幅
器、３は出力端子、４は入力制御信号端子、６は微分回
路、７は理想ダイオード、８は反転回路、９は反転加算
器である。また、９１は負の温度特性を持つ温度素子、
９２、９３は抵抗器である。
器、３は出力端子、４は入力制御信号端子、６は微分回
路、７は理想ダイオード、８は反転回路、９は反転加算
器である。また、９１は負の温度特性を持つ温度素子、
９２、９３は抵抗器である。
【００１８】つぎに、この実施の形態１の動作について
図２から図６までを参照しながら説明する。
図２から図６までを参照しながら説明する。
【００１９】図２は、この発明の実施の形態１に係る増
幅器の制御回路の入力制御信号Ｖｉを示す図である。ま
た、図３は、図１の微分回路の出力信号Ｓ１を示す図で
ある。また、図４及び図５は、図１の理想ダイオードの
出力信号Ｓ２を示す図である。さらに、図６は、出力制
御信号Ｖｏを示す図である。
幅器の制御回路の入力制御信号Ｖｉを示す図である。ま
た、図３は、図１の微分回路の出力信号Ｓ１を示す図で
ある。また、図４及び図５は、図１の理想ダイオードの
出力信号Ｓ２を示す図である。さらに、図６は、出力制
御信号Ｖｏを示す図である。
【００２０】図１において、入力制御信号ＶｉがＴＴＬ
レベルの信号で図２のような場合、入力制御信号Ｖｉは
微分回路６を通り、図３のような出力信号Ｓ１になる。
レベルの信号で図２のような場合、入力制御信号Ｖｉは
微分回路６を通り、図３のような出力信号Ｓ１になる。
【００２１】この出力信号Ｓ１は理想ダイオード７を通
り、図４のような出力信号Ｓ２になる。
り、図４のような出力信号Ｓ２になる。
【００２２】外部温度がＴ１＞Ｔ２＞Ｔ３となるとき、
この出力信号Ｓ２は温度素子９１を要素とする反転加算
器９の入力信号となるため、低温になるほど微分波形の
大きさが小さくなる出力を作る。これは、逆に言えば高
温になるほど微分波形の大きさは大きいことを意味す
る。この様子を図５に示す。
この出力信号Ｓ２は温度素子９１を要素とする反転加算
器９の入力信号となるため、低温になるほど微分波形の
大きさが小さくなる出力を作る。これは、逆に言えば高
温になるほど微分波形の大きさは大きいことを意味す
る。この様子を図５に示す。
【００２３】入力制御信号Ｖｉは同時に抵抗器９２、９
３を要素とする反転加算器９の入力信号となる。この入
力信号と温度素子９１からの入力信号により反転加算器
９は図６のような高温になるほど立ち上がりがゆっくり
となる出力を作る為、高温での増幅器２の出力のピーキ
ングを押さえることができる。
３を要素とする反転加算器９の入力信号となる。この入
力信号と温度素子９１からの入力信号により反転加算器
９は図６のような高温になるほど立ち上がりがゆっくり
となる出力を作る為、高温での増幅器２の出力のピーキ
ングを押さえることができる。
【００２４】なお、反転回路８は出力制御信号Ｖｏの飽
和電圧を△Ｖだけ変え、所望のオン電圧を得るための回
路である。また、この出力制御信号Ｖｏは、図６からわ
かるように、立ち上がりはじめる電圧は一５Ｖでない電
圧を選べる事と、温度素子９１は反転加算器９によって
微分波形の大きさのみを温度により変えるため、出力制
御信号Ｖｏの立ち上がりから飽和するまでの時間を温度
によらず一定にすることができる事により、増幅器２の
出力信号のオン時の応答速度を早くすることができる。
和電圧を△Ｖだけ変え、所望のオン電圧を得るための回
路である。また、この出力制御信号Ｖｏは、図６からわ
かるように、立ち上がりはじめる電圧は一５Ｖでない電
圧を選べる事と、温度素子９１は反転加算器９によって
微分波形の大きさのみを温度により変えるため、出力制
御信号Ｖｏの立ち上がりから飽和するまでの時間を温度
によらず一定にすることができる事により、増幅器２の
出力信号のオン時の応答速度を早くすることができる。
【００２５】また、同時に、理想ダイオード７によって
負電圧をカットするため、立ち下がりは入力制御信号Ｖ
ｉの立ち下がり通りに落ち、オフ時の応答時間を悪化さ
せない。この出力制御信号Ｖｏは、ＦＥＴのゲート電圧
などに利用できる。
負電圧をカットするため、立ち下がりは入力制御信号Ｖ
ｉの立ち下がり通りに落ち、オフ時の応答時間を悪化さ
せない。この出力制御信号Ｖｏは、ＦＥＴのゲート電圧
などに利用できる。
【００２６】実施の形態２．この発明の実施の形態２に
ついて図７を参照しながら説明する。図７は、この発明
の実施の形態２に係る増幅器の制御回路の構成を示す図
である。
ついて図７を参照しながら説明する。図７は、この発明
の実施の形態２に係る増幅器の制御回路の構成を示す図
である。
【００２７】図７において、１は入力端子、２は増幅
器、３は出力端子、４は入力制御信号端子、６は微分回
路、７は理想ダイオード、８は反転回路、９は反転加算
器、１０は遅延回路、１１は遅延回路である。また、９
１は負の温度特性を持つ温度素子、９２、９３は抵抗器
である。
器、３は出力端子、４は入力制御信号端子、６は微分回
路、７は理想ダイオード、８は反転回路、９は反転加算
器、１０は遅延回路、１１は遅延回路である。また、９
１は負の温度特性を持つ温度素子、９２、９３は抵抗器
である。
【００２８】つぎに、この実施の形態２の動作について
説明する。図７に示すように、反転回路８と抵抗器９２
の間に遅延回路１０を挿入し、入力制御信号端子４と抵
抗器９３の間に遅延回路１１を挿入したものである。従
って、抵抗器９２及び９３から反転加算器９へのそれぞ
れの入力が、温度素子９１から反転加算器９への入力よ
りも早く入力されることにより、出力制御信号Ｖｏにひ
げ状のピーキングが出ることを、遅延回路１０及び１１
によって防ぐ。
説明する。図７に示すように、反転回路８と抵抗器９２
の間に遅延回路１０を挿入し、入力制御信号端子４と抵
抗器９３の間に遅延回路１１を挿入したものである。従
って、抵抗器９２及び９３から反転加算器９へのそれぞ
れの入力が、温度素子９１から反転加算器９への入力よ
りも早く入力されることにより、出力制御信号Ｖｏにひ
げ状のピーキングが出ることを、遅延回路１０及び１１
によって防ぐ。
【００２９】実施の形態３．この発明の実施の形態３に
ついて図８を参照しながら説明する。図８は、この発明
の実施の形態３に係る増幅器の制御回路の構成を示す図
である。
ついて図８を参照しながら説明する。図８は、この発明
の実施の形態３に係る増幅器の制御回路の構成を示す図
である。
【００３０】図８において、１は入力端子、２は増幅
器、３は出力端子、４は入力制御信号端子、６は微分回
路、７は理想ダイオード、８は反転回路、９は反転加算
器、１２はレベルシフト器である。また、９１は負の温
度特性を持つ温度素子、９２、９３は抵抗器である。
器、３は出力端子、４は入力制御信号端子、６は微分回
路、７は理想ダイオード、８は反転回路、９は反転加算
器、１２はレベルシフト器である。また、９１は負の温
度特性を持つ温度素子、９２、９３は抵抗器である。
【００３１】つぎに、この実施の形態３の動作について
説明する。図８は、図１の反転加算器９の後段にレベル
シフト器１２を挿入したものである。このレベルシフト
器１２により、出力制御信号Ｖｏの直流電位を正電圧に
シフトすることにより、バイポーラトランジスタのベー
ス電圧などに利用できる。
説明する。図８は、図１の反転加算器９の後段にレベル
シフト器１２を挿入したものである。このレベルシフト
器１２により、出力制御信号Ｖｏの直流電位を正電圧に
シフトすることにより、バイポーラトランジスタのベー
ス電圧などに利用できる。
【００３２】実施の形態４．この発明の実施の形態４に
ついて図９を参照しながら説明する。図９は、この発明
の実施の形態４に係る増幅器の制御回路の構成を示す図
である。
ついて図９を参照しながら説明する。図９は、この発明
の実施の形態４に係る増幅器の制御回路の構成を示す図
である。
【００３３】図９において、１は入力端子、２は増幅
器、３は出力端子、４は入力制御信号端子、６は微分回
路、７は理想ダイオード、８は反転回路、９は反転加算
器、１０は遅延回路、１１は遅延回路、１２はレベルシ
フト器である。また、９１は負の温度特性を持つ温度素
子、９２、９３は抵抗器である。
器、３は出力端子、４は入力制御信号端子、６は微分回
路、７は理想ダイオード、８は反転回路、９は反転加算
器、１０は遅延回路、１１は遅延回路、１２はレベルシ
フト器である。また、９１は負の温度特性を持つ温度素
子、９２、９３は抵抗器である。
【００３４】つぎに、この実施の形態４の動作について
説明する。図９に示すように、図８の反転回路８と抵抗
器９２の間に遅延回路１０を挿入し、入力制御信号端子
４と抵抗器９３の間に遅延回路１１を挿入したものであ
る。従って、抵抗器９２及び９３から反転加算器９への
それぞれの入力が、温度素子９１から反転加算器９への
入力よりも早く入力されることにより、出力制御信号Ｖ
ｏにひげ状のピーキングが出ることを、遅延回路１０及
び１１によって防ぐ。
説明する。図９に示すように、図８の反転回路８と抵抗
器９２の間に遅延回路１０を挿入し、入力制御信号端子
４と抵抗器９３の間に遅延回路１１を挿入したものであ
る。従って、抵抗器９２及び９３から反転加算器９への
それぞれの入力が、温度素子９１から反転加算器９への
入力よりも早く入力されることにより、出力制御信号Ｖ
ｏにひげ状のピーキングが出ることを、遅延回路１０及
び１１によって防ぐ。
【００３５】
【発明の効果】この発明に係る増幅器の制御回路は、以
上説明したとおり、ＦＥＴにより構成された増幅器の制
御回路において、入力制御信号から微分波形信号を生成
する微分回路と、前記微分波形信号の正電圧側を通す理
想ダイオードと、前記入力制御信号を反転する反転回路
と、前記理想ダイオードを通った前記微分波形信号を負
の温度特性を持つ温度素子を経て外部温度に応じた大き
さにした信号、前記反転回路により反転された信号、及
び前記入力制御信号を加算した出力制御信号を前記ＦＦ
Ｔのゲートへ出力する反転加算器とを備えたので、出力
制御電圧の立ち上がり電圧として最低電圧以上の電圧を
選ぶことができ、出力制御電圧のオン時の飽和時間を温
度によらず一定にすることができ、増幅器のオン時の応
答時間を従来より早くすることができ、増幅器のオフ時
の応答時間を遅らせずに済むことが可能となるという効
果を奏する。
上説明したとおり、ＦＥＴにより構成された増幅器の制
御回路において、入力制御信号から微分波形信号を生成
する微分回路と、前記微分波形信号の正電圧側を通す理
想ダイオードと、前記入力制御信号を反転する反転回路
と、前記理想ダイオードを通った前記微分波形信号を負
の温度特性を持つ温度素子を経て外部温度に応じた大き
さにした信号、前記反転回路により反転された信号、及
び前記入力制御信号を加算した出力制御信号を前記ＦＦ
Ｔのゲートへ出力する反転加算器とを備えたので、出力
制御電圧の立ち上がり電圧として最低電圧以上の電圧を
選ぶことができ、出力制御電圧のオン時の飽和時間を温
度によらず一定にすることができ、増幅器のオン時の応
答時間を従来より早くすることができ、増幅器のオフ時
の応答時間を遅らせずに済むことが可能となるという効
果を奏する。
【００３６】また、この発明に係る増幅器の制御回路
は、以上説明したとおり、バイポーラトランジスタによ
り構成された増幅器の制御回路において、入力制御信号
から微分波形信号を生成する微分回路と、前記微分波形
信号の正電圧側を通す理想ダイオードと、前記入力制御
信号を反転する反転回路と、前記理想ダイオードを通っ
た前記微分波形信号を負の温度特性を持つ温度素子を経
て外部温度に応じた大きさにした信号、前記反転回路に
より反転された信号、及び前記入力制御信号を加算した
信号を出力する反転加算器と、前記反転加算器から出力
される加算した信号の直流電位を正電圧にシフトした出
力制御信号を前記バイポーラトランジスタのベースへ出
力するレベルシフト器とを備えたので、出力制御電圧の
立ち上がり電圧として最低電圧以上の電圧を選ぶことが
でき、出力制御電圧のオン時の飽和時間を温度によらず
一定にすることができ、増幅器のオン時の応答時間を従
来より早くすることができ、増幅器のオフ時の応答時間
を遅らせずに済むことが可能となるという効果を奏す
る。
は、以上説明したとおり、バイポーラトランジスタによ
り構成された増幅器の制御回路において、入力制御信号
から微分波形信号を生成する微分回路と、前記微分波形
信号の正電圧側を通す理想ダイオードと、前記入力制御
信号を反転する反転回路と、前記理想ダイオードを通っ
た前記微分波形信号を負の温度特性を持つ温度素子を経
て外部温度に応じた大きさにした信号、前記反転回路に
より反転された信号、及び前記入力制御信号を加算した
信号を出力する反転加算器と、前記反転加算器から出力
される加算した信号の直流電位を正電圧にシフトした出
力制御信号を前記バイポーラトランジスタのベースへ出
力するレベルシフト器とを備えたので、出力制御電圧の
立ち上がり電圧として最低電圧以上の電圧を選ぶことが
でき、出力制御電圧のオン時の飽和時間を温度によらず
一定にすることができ、増幅器のオン時の応答時間を従
来より早くすることができ、増幅器のオフ時の応答時間
を遅らせずに済むことが可能となるという効果を奏す
る。
【００３７】また、この発明に係る増幅器の制御回路
は、以上説明したとおり、前記入力制御信号をＴＴＬレ
ベルの矩形状の信号としたので、出力制御電圧の立ち上
がり電圧として最低電圧以上の電圧を選ぶことができ、
出力制御電圧のオン時の飽和時間を温度によらず一定に
することができ、増幅器のオン時の応答時間を従来より
早くすることができ、増幅器のオフ時の応答時間を遅ら
せずに済むことが可能となるという効果を奏する。
は、以上説明したとおり、前記入力制御信号をＴＴＬレ
ベルの矩形状の信号としたので、出力制御電圧の立ち上
がり電圧として最低電圧以上の電圧を選ぶことができ、
出力制御電圧のオン時の飽和時間を温度によらず一定に
することができ、増幅器のオン時の応答時間を従来より
早くすることができ、増幅器のオフ時の応答時間を遅ら
せずに済むことが可能となるという効果を奏する。
【００３８】また、この発明に係る増幅器の制御回路
は、以上説明したとおり、前記反転回路により反転され
た入力制御信号を所定時間だけ遅延して前記反転加算器
へ出力する第１の遅延回路と、前記入力制御信号を所定
時間だけ遅延して前記反転加算器へ出力する第２の遅延
回路と備えたので、出力制御電圧の立ち上がり電圧とし
て最低電圧以上の電圧を選ぶことができ、出力制御電圧
のオン時の飽和時間を温度によらず一定にすることがで
き、増幅器のオン時の応答時間を従来より早くすること
ができ、増幅器のオフ時の応答時間を遅らせずに済むこ
とが可能となるという効果を奏する。
は、以上説明したとおり、前記反転回路により反転され
た入力制御信号を所定時間だけ遅延して前記反転加算器
へ出力する第１の遅延回路と、前記入力制御信号を所定
時間だけ遅延して前記反転加算器へ出力する第２の遅延
回路と備えたので、出力制御電圧の立ち上がり電圧とし
て最低電圧以上の電圧を選ぶことができ、出力制御電圧
のオン時の飽和時間を温度によらず一定にすることがで
き、増幅器のオン時の応答時間を従来より早くすること
ができ、増幅器のオフ時の応答時間を遅らせずに済むこ
とが可能となるという効果を奏する。
【００３９】
【図１】 この発明の実施の形態１の回路構成を示す図
である。
である。
【図２】 この発明の実施の形態１の入力制御信号を示
す図である。
す図である。
【図３】 この発明の実施の形態１の微分波形信号を示
す図である。
す図である。
【図４】 この発明の実施の形態１の微分波形信号の正
電圧側のみを示す図である。
電圧側のみを示す図である。
【図５】 この発明の実施の形態１の微分波形信号の正
電圧側のみを示す図である。
電圧側のみを示す図である。
【図６】 この発明の実施の形態１の出力制御信号を示
す図である。
す図である。
【図７】 この発明の実施の形態２の回路構成を示す図
である。
である。
【図８】 この発明の実施の形態３の回路構成を示す図
である。
である。
【図９】 この発明の実施の形態４の回路構成を示す図
である。
である。
【図１０】 従来の増幅器の制御回路の回路構成を示す
図である。
図である。
【図１１】 従来の増幅器の制御回路の積分回路の回路
構成を示す図である。
構成を示す図である。
【図１２】 従来の増幅器の制御回路に係る入出力制御
信号を示す図である。
信号を示す図である。
【図１３】 従来の増幅器の制御回路に係る出力制御信
号を示す図である。
号を示す図である。
１ 入力端子、２ 増幅器、３ 出力端子、４ 入力制
御信号端子、６ 微分回路、７ 理想ダイオード、８
反転回路、９ 反転加算器、１０ 遅延回路、１１ 遅
延回路、１２ レベルシフト器、９１ 温度素子、９２
抵抗器、９３抵抗器。
御信号端子、６ 微分回路、７ 理想ダイオード、８
反転回路、９ 反転加算器、１０ 遅延回路、１１ 遅
延回路、１２ レベルシフト器、９１ 温度素子、９２
抵抗器、９３抵抗器。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/30
H03K 19/003
H03K 3/02
H03G 3/30
Claims (4)
- 【請求項１】 ＦＥＴにより構成された増幅器の制御回
路において、 入力制御信号から微分波形信号を生成する微分回路と、 前記微分波形信号の正電圧側を通す理想ダイオードと、 前記入力制御信号を反転する反転回路と、 前記理想ダイオードを通った前記微分波形信号を負の温
度特性を持つ温度素子を経て外部温度に応じた大きさに
した信号、前記反転回路により反転された信号、及び前
記入力制御信号を加算した出力制御信号を前記ＦＦＴの
ゲートへ出力する反転加算器とを備えたことを特徴とす
る増幅器の制御回路。 - 【請求項２】 バイポーラトランジスタにより構成され
た増幅器の制御回路において、 入力制御信号から微分波形信号を生成する微分回路と、 前記微分波形信号の正電圧側を通す理想ダイオードと、 前記入力制御信号を反転する反転回路と、 前記理想ダイオードを通った前記微分波形信号を負の温
度特性を持つ温度素子を経て外部温度に応じた大きさに
した信号、前記反転回路により反転された信号、及び前
記入力制御信号を加算した信号を出力する反転加算器
と、 前記反転加算器から出力される加算した信号の直流電位
を正電圧にシフトした出力制御信号を前記バイポーラト
ランジスタのベースへ出力するレベルシフト器と を備え
たことを特徴とする 増幅器の制御回路。 - 【請求項３】 前記入力制御信号はＴＴＬレベルの矩形
状の信号であることを特徴とする請求項１又は２記載の
増幅器の制御回路。 - 【請求項４】 前記反転回路により反転された入力制御
信号を所定時間だけ遅延して前記反転加算器へ出力する
第１の遅延回路と、 前記入力制御信号を所定時間だけ遅延して前記反転加算
器へ出力する第２の遅延回路と を備えたことを特徴とす
る請求項１又は２記載の増幅器の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21173797A JP3410334B2 (ja) | 1997-08-06 | 1997-08-06 | 増幅器の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21173797A JP3410334B2 (ja) | 1997-08-06 | 1997-08-06 | 増幅器の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1155043A JPH1155043A (ja) | 1999-02-26 |
| JP3410334B2 true JP3410334B2 (ja) | 2003-05-26 |
Family
ID=16610760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21173797A Expired - Fee Related JP3410334B2 (ja) | 1997-08-06 | 1997-08-06 | 増幅器の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3410334B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118074696A (zh) * | 2024-04-18 | 2024-05-24 | 四川新先达测控技术有限公司 | 一种核信号的极零相消方法和装置 |
-
1997
- 1997-08-06 JP JP21173797A patent/JP3410334B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1155043A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5587674A (en) | Comparator with built-in hysteresis | |
| US20080001645A1 (en) | Phase shifter | |
| US4862020A (en) | Electronic delay control circuit having pulse width maintenance | |
| JPH07263971A (ja) | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 | |
| JPH0223054B2 (ja) | ||
| JP3410334B2 (ja) | 増幅器の制御回路 | |
| JP3492891B2 (ja) | 出力回路装置 | |
| JPH02892B2 (ja) | ||
| JPS6126851B2 (ja) | ||
| JP3124179B2 (ja) | パルス幅変調回路 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| US5362992A (en) | Electronic control of peak detector response time | |
| JP2999268B2 (ja) | パルス可変遅延回路 | |
| JP2577425B2 (ja) | 駆動回路 | |
| JPH0832421A (ja) | 遅延論理回路素子 | |
| JPH0793567B2 (ja) | 電流切換型論理回路の定電流源制御用電源回路 | |
| JPS6049368B2 (ja) | プッシュプル増幅回路 | |
| JPS6022657Y2 (ja) | 直結増幅器の外乱防止回路 | |
| KR890012444A (ko) | 증폭 장치 | |
| JP3074972B2 (ja) | ヒステリシス回路 | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| JPS644695B2 (ja) | ||
| JPH0583040A (ja) | 位相比較器 | |
| JPS6049367B2 (ja) | Ｂ級増幅回路 | |
| JPH0451787B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |