JPS6022657Y2 - 直結増幅器の外乱防止回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、計測器の入力回路部の直結増幅器に前置する
ＭＯＳＦＥＴを使用した外乱防止回路に関するものであ
り、特に電源のオン又はオフ時に入力回路部で発生する
過渡電流が信号源に外乱として流入するのを防止するこ
とを特徴とするものである。

従来より、計測器の入力回路部の直結増幅器は、安定動
作時においては高入力抵抗かつ低バイアス電流で信号源
へ外乱を実質上与えないように構成されているが、計測
器の電源のオン又はオフ時には過渡的に外部つまり信号
源に電流を流し外乱を与え、また電源がオフになってい
る状態においては入力回路の入力抵抗が極端に低下し信
号源に外乱を与えるという欠点があった。

本考案は、このような欠点を除去し、ＭＯＳＦＥＴを応
用した簡単な構成により計測器の電源のオン又はオフ時
における過渡電流の外乱流出をなくし信号源への外乱を
防ぐと共に、電源がオフの状態においては入力回路が高
入力抵抗となるような直結増幅器の外乱防止回路を実現
しようとするものである。

以下図面を用いて本考案を詳細に説明する。

第１図は本考案に係る直結増幅器の外乱防止回路の一実
施例を示す電気的接続図である。

第１図において、１は直結増幅器で、実施例においては
説明を簡潔にするために１個の増幅器ＡＭＰで示しであ
る。

増幅器ＡＭＰには正及び負の電源Ｖ十、 Ｖ−が与えら
れている。

２はゲート電圧を印加しない限りドレイン・ソース間に
伝導のみられないエンハンスメント型のＰチャネルＭＯ
３ＦＥＴで、そのソースＳ１は増幅器ＡＭＰの入力端に
、サブストレートＳＵＢ□は抵抗Ｒ□を介して正電源Ｖ
＋に、ゲートＧ１は抵抗Ｒ２を介してコモンラインに接
続すれると共にツェナーダイオ−ｈ’ＺＤを介して負電
源■−に、また、ドレインＤ工は一方の入力端子ＩＮｌ
にそれぞれ接続されている。

他方の入力端子ｒＮ２はコモンラインに接続され、入力
端子ＩＮ１゜ＩＮ２間には信号源（図示せず）より負電
圧信号が与えられる。

このように構成された本考案の回路の動作を次に説明す
る。

（１） 電源投入前 ＦＥＴ２のドレイン・ソース間はオフ状態にあり、入力
端子ＩＮ、、 ＩＮ２よりみた入力回路は高抵抗になっ
ている。

なお、ＦＥＴ２はＰチャネル型のものであるので、入力
端子ＩＮ１．Ｉ′Ｎ２に与えられる負電圧入力に対して
はＦＥＴ２の耐圧の許す限り高入力抵抗を示すが、正電
圧入力に対しては、ドレインサブストレート間が順方向
ダイオード接続になっているため、このダイオードの抵
抗と抵抗Ｒ１で定まる入力抵抗を示す。

ただし、正の入力電圧つまりドレインＤ１の電圧がピン
チ・オフ電圧を越えたときはＦＥＴ ２はオン状態にな
り入力抵抗が低下する。

すなわち、負電圧入力及びピンチ・オフ電圧より小さい
正電圧入力に対してはＦＥＴ ２はオフ状態となり高入
力抵抗を示す。

（２） 電源オンの時の過渡動作 電源を投入すると増幅器ＡＭＰはその入力端より外部に
過渡的に電流を流出する。

この場合、ツェナーダイオードＺＤによりＦＥＴ２のゲ
ート電圧の立ち上がりが遅れ、ＦＥＴ ２のドレイン・
ソース間がオンになるタイミングが遅れる。

したがって過渡電流が発生するときはＦＥＴ２はオフ状
態にあってこの過渡電流の外部流出を阻止することがで
きる。

ただし、この場合の電源は過渡電流の発生のタイミング
に比べて適度に遅い立ち上がり特性を有するものである
。

（３） 電源投入後の動作 ＦＥＴ２のゲートＧ１には充分高い電圧が与えられ、ま
たサブストレートＳＵＢ、も高電位になっておりサブス
トレートを通じてのリークはなく、ＦＥＴ２のドレイン
・ソース間はオン状態となって入力電圧が増幅器ＡＭＰ
に入力される。

（４）電源オフ時の過渡動作 電源をオフにすると電源電圧は緩やかに低下する。

このときツェナーダイオードＺＤは充分な効果があり、
増幅器ＡＭＰが不安定になって外部へ過渡電流を流出す
る以前にＦＥＴ ２をオフ状態にすることができる。

したがって、このときに発生する過渡電流は信号源に流
入しないようになっている。

以上のように、本考案の直結増幅器の外乱防止回路は、
ＭＯＳＦＥＴを応用した簡単な構成で、電源のオン又は
オフ時における過渡電流の外部流出をなくし信号源への
外乱を防ぐと共に、電源がオフ状態にあるときは高入力
抵抗を示すものである。

第２図に示すものは、本考案を応用し両極性の電圧入力
に対して好適な直結増幅器の外乱防止回路の一実施例を
示す電気的接続図である。

第２図において、第１図と同等部分には同一符号を付し
その説明を省略する。

３はＮチャネルのＭＯＳＦＥＴで、そのドレインＤ２は
ＦＥＴ２のソースＳ１に接続され、ソースＳ２は増幅器
ＡＭＰの入力端に接続されている。

またそのサブストレートＳＯＢ ２は抵抗Ｒ３を介して
負電源■−に接続され、またゲートＧ２は抵抗Ｒ６を介
して正電源■＋に接続されると共にコンデンサＣ２を介
してコモンラインに接続されている。

なお、ＦＥＴ ２のゲートＧ１は、抵抗Ｒ１とコンデン
サＣ１の並列回路を介して負電源■−に接続されている
。

このような構成においては、電源投入前において両極性
の電圧入力に対し少なくともいずれかのＦＥＴがオフ状
態になる。

また、電源投入後においては２個のＦＥＴ２． ３がオ
ン状態になる。

また、電源投入時には、電源の立ち上がりが速い場合で
あっても抵稙Ｂ５及びコンデンサＣ２よりなる遅相回路
によって、増幅器ＡＭＰが充分安定した後ＦＥＴ３がオ
ン状態になる。

また電源オフ時には、抵抗Ｒ２と抵抗Ｒ１及びコンデン
サＣ１の進相回路により増幅器ＡＭＰより過渡電流が発
生する前にＦＥＴ２がオフ状態になる。

このようにして、電源のオン又はオフ時には過渡電流の
外部流出を防止すると共に、電源オフのときには高入力
抵抗を有することができる。

なお、片極性の電圧入力に対しては、ＦＥＴ ２及び３
を入力電圧に対応してＮチャネル又はＰチャネルのいず
れか一方のＦＥＴに統一してもよい。

また、実施例においてはＦＥＴ２のゲートＧ１を進相駆
動しＦＥＴ ３のゲートＧ２を遅相駆動するようにした
が、負電源の立ち上がり、立ち下がりのバランスによっ
ては進相、遅相駆動を逆にしてもよい。

つまり、立ち上がりの速い電源で駆動するゲートには進
相回路を付加し、立ち上がりの遅い電源で駆動するゲー
トには遅相回路を付加することが望ましい。

以上説明したように、第２図に示す直結増幅器の外乱防
止回路によれば、２個のＭＯＳＦＥＴを使用しこのＦＥ
Ｔの各ゲートを進相回路及び遅相回路を介して電源によ
り駆動することにより、電源のオン又はオフ時に直結増
幅器に発生する過渡電流の外部への流出を防止し信号源
への外乱を防ぐことができ、また電源がオフ状態にある
ときは高入力抵抗を示すことができ、実用に供してその
効果は大である。

【図面の簡単な説明】

第１図は本考案に係る直結増幅器の外乱防止回路の一実
施例を示す電気的接続図、第２図は本考案を応用した両
極性電圧入力に好適な直結増幅器の外乱防止回路の一実
施例を示す電気的接続図である。 １・・・・・・直結増幅器、２・・・・・・Ｐチャネル
ＭＯ３ＦＥＴ、３・・・・・・ＮチャネルＭＯ３ＦＥＴ
ＸＺＤ・・・・・・ツェナーダイオード、Ｒ１？ Ｒ２
１Ｒ３＝ Ｒ４＝ Ｒ５・・・・・・抵抗、Ｃ１，Ｃ２
・・・・・・コンデンサ、■＋・・・・・・正電源、■
−・・・・・・負電源。

Claims (1)

【実用新案登録請求の範囲】
1. 信号源より入力信号が与えられ正負電源で駆動される直
   結増幅器の入力部に前置され、そのソースが直結増幅器
   の入力端に接続されると共に、そのゲートがコモンライ
   ンに接続され、更にそのドレイン側に信号源の低圧側の
   電圧が印加されるエンハンスメント型のＭＯＳＦＥＴと
   、このＦＥＴのゲートと前記電源の負電源側との間に接
   続されるツェナーダイオードを具備し、前記正負電源が
   オフ状態の時にはＦＥＴのソース・ドレイン間がオフ状
   態となって信号源に対して高インピーダンスを示し、ま
   た前記電源のオンまたはオフ時にはその電源の電圧の大
   きさに関連して前記ＦＥＴがオンまたはオフ状態となり
   直結増幅器より発生する過渡電流が信号源へ流出しない
   ように構成したことを特徴とする直結増幅器の外乱防止
   回路。