JPS63228809A - Apdバイアス電圧制御方式 - Google Patents
Apdバイアス電圧制御方式Info
- Publication number
- JPS63228809A JPS63228809A JP62061000A JP6100087A JPS63228809A JP S63228809 A JPS63228809 A JP S63228809A JP 62061000 A JP62061000 A JP 62061000A JP 6100087 A JP6100087 A JP 6100087A JP S63228809 A JPS63228809 A JP S63228809A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- apd
- apd bias
- output
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光ファイバーを用いた高速ディジタル通信方
式におけるAPDバイアス電圧制御回路に関する。
式におけるAPDバイアス電圧制御回路に関する。
光ファイバによる高速ディジタル通信システムでは、受
光素子として、マパランシェフォトダイオード(以下、
APDと略す)がよく用いられている。
光素子として、マパランシェフォトダイオード(以下、
APDと略す)がよく用いられている。
従来用いられているAPD−zイアスミ圧制御回路を第
2図に示す。
2図に示す。
直流−直流変換回路1.制御回路2.負荷抵抗3によシ
構成されており、制御回路2への入力電圧をVIN #
直流−直流変換回路lの入力電圧をVCONT #出力
電圧(APDバイアス電圧)をv。UTとすれば、各電
圧の関係は、第3図に示す特性を有している。
構成されており、制御回路2への入力電圧をVIN #
直流−直流変換回路lの入力電圧をVCONT #出力
電圧(APDバイアス電圧)をv。UTとすれば、各電
圧の関係は、第3図に示す特性を有している。
すなわち、識別する電気信号振幅を一定とするために、
光信号レベルが低い場合は、入力電圧v1Nが上がシ、
APDバイアス電圧V。UTを上げて。
光信号レベルが低い場合は、入力電圧v1Nが上がシ、
APDバイアス電圧V。UTを上げて。
APDO増陪率を制御しく第3図中■の状態)、また、
光信号レベルが高い場合には、入力電圧v4が下がシ、
制御回路2のダイオードクランプ回路で定まる一定の電
圧VCoNTによって、 APDパイアスミ圧V。UT
を固定しく第3図中@の状態) 、 APDの増倍率を
一定にして、電気信号増幅回路の利得を上げる方法が用
いられていることになる。また。
光信号レベルが高い場合には、入力電圧v4が下がシ、
制御回路2のダイオードクランプ回路で定まる一定の電
圧VCoNTによって、 APDパイアスミ圧V。UT
を固定しく第3図中@の状態) 、 APDの増倍率を
一定にして、電気信号増幅回路の利得を上げる方法が用
いられていることになる。また。
APDによってl vOUTと増倍率との関係が異なる
ため、第3図中■の状態におけるV。UTの傾きを、負
荷抵抗3を変えることで、直流−直流変換回路1の出力
インピーダンスとの分圧比を変化させて調整していた。
ため、第3図中■の状態におけるV。UTの傾きを、負
荷抵抗3を変えることで、直流−直流変換回路1の出力
インピーダンスとの分圧比を変化させて調整していた。
上述した従来のAPDバイアス電圧制御回路では。
直流−直流変換回路lの出力インピーダンスは。
使用しているトランスによって異なるため、負荷抵抗3
の値は経験的に求めなければならない必要があった。ま
た出力電流工。UTが大きくなる場合。
の値は経験的に求めなければならない必要があった。ま
た出力電流工。UTが大きくなる場合。
すなわち、光信号レベルの高い状態では、出力インピー
ダンスによる電圧降下によって、 APD バイアス電
圧の必要以上の低下を招き、 APDの高周波応答特性
を劣化させる欠点があった。
ダンスによる電圧降下によって、 APD バイアス電
圧の必要以上の低下を招き、 APDの高周波応答特性
を劣化させる欠点があった。
そこで2本発明は、上記欠点に鑑み、常に出力電圧vO
UTが一定となるAPD高周波応答特性の良好なアバラ
ンシェフォトダイオード(APD )バイアス電圧制御
方式を提供することである。
UTが一定となるAPD高周波応答特性の良好なアバラ
ンシェフォトダイオード(APD )バイアス電圧制御
方式を提供することである。
本発明によれば、直流−直流変換回路を有するAPDバ
イアス電圧制御方式において、前記直流−直流変換回路
の入力側に、オペアンプを設け、前記直流−直流変換回
路の出力電圧の分圧電圧を前記オペアンプに印加し、前
記直流−直流変換回路の入力電圧と前記出力電圧とが、
実質的に同電圧になるように負帰還ループを形成するこ
とを特徴とするAPDバイアス電圧制御方式が得られる
。
イアス電圧制御方式において、前記直流−直流変換回路
の入力側に、オペアンプを設け、前記直流−直流変換回
路の出力電圧の分圧電圧を前記オペアンプに印加し、前
記直流−直流変換回路の入力電圧と前記出力電圧とが、
実質的に同電圧になるように負帰還ループを形成するこ
とを特徴とするAPDバイアス電圧制御方式が得られる
。
即ち9本発明は換言すれば、従来のAPDバイアス制御
回路において、オペアンプを1個追加し。
回路において、オペアンプを1個追加し。
制御回路出力と直流−直流変換器の出力電圧の分圧電圧
が一致するよう直流−直流変換器の入力電圧を制御する
ことでAPDバイアス制御回路の入力電圧と出力電圧を
1=1対応させるとともに、出力電流の増加てよる出力
電圧の低下を防ぐよう構成されている。
が一致するよう直流−直流変換器の入力電圧を制御する
ことでAPDバイアス制御回路の入力電圧と出力電圧を
1=1対応させるとともに、出力電流の増加てよる出力
電圧の低下を防ぐよう構成されている。
次に2本発明の詳細な説明する。第1図に示すとおシ、
制御回路2.直流−直流変換回路l。
制御回路2.直流−直流変換回路l。
で構成されている従来回路だオペアンf3を追加した。
オペアンプ3の反転入力端子には、直流−直流変換回路
1の出力電圧(APDバイアス電圧)vOUTを抵抗R
1t R2で分圧した電圧R2” ”otrT/(R1
+R2)が印加され、負帰還ループが形成されている。
1の出力電圧(APDバイアス電圧)vOUTを抵抗R
1t R2で分圧した電圧R2” ”otrT/(R1
+R2)が印加され、負帰還ループが形成されている。
このため、制御回路2の入力電圧vxNr!R2・vo
UT/(R1+R2)の関係が成シ立ち、直流−直流変
換回路1の出力電圧V。UTは、制御回路2の入力電圧
V□、によって出力電流、出力インピーダンスに無関係
に一意に と定まる。
UT/(R1+R2)の関係が成シ立ち、直流−直流変
換回路1の出力電圧V。UTは、制御回路2の入力電圧
V□、によって出力電流、出力インピーダンスに無関係
に一意に と定まる。
以上詳細に説明した様に、従来のAPDバイアス制御回
路にオペアンff用い、負帰還ループを構成しているか
ら、出力電圧V。UTは、出力インピーダンスの異なる
トランスを用いてもR4とR2の比で決定できるため、
従来のように負荷抵抗を経験的に求め調整する必要がな
くなシ、また。出力電流工。UTが大きくなっても出力
電圧V。UTが一定となj5 、 APDの高周波応答
特性の劣化を招かないという効果がある。
路にオペアンff用い、負帰還ループを構成しているか
ら、出力電圧V。UTは、出力インピーダンスの異なる
トランスを用いてもR4とR2の比で決定できるため、
従来のように負荷抵抗を経験的に求め調整する必要がな
くなシ、また。出力電流工。UTが大きくなっても出力
電圧V。UTが一定となj5 、 APDの高周波応答
特性の劣化を招かないという効果がある。
第1図は本発明の一実施例を示す基本回路、第2図は従
来のAPDバイアス電圧制御回路、第3図はAPDバイ
アス制御回路における制御回路への入力電圧VXN #
直流−直流変換回路への入力電圧VCONT j出力電
圧(APDバイアス電圧) ”OUTの関係を示したグ
ラフである。 1・・・制御回路、2・・・直流−直流変換回路、3・
・・オペアンプ。
来のAPDバイアス電圧制御回路、第3図はAPDバイ
アス制御回路における制御回路への入力電圧VXN #
直流−直流変換回路への入力電圧VCONT j出力電
圧(APDバイアス電圧) ”OUTの関係を示したグ
ラフである。 1・・・制御回路、2・・・直流−直流変換回路、3・
・・オペアンプ。
Claims (1)
- 1、直流−直流変換回路を有するAPDバイアス電圧制
御方式において、前記直流−直流変換回路の入力側に、
オペアンプを設け、前記直流−直流変換回路の出力電圧
の分圧電圧を前記オペアンプに印加し、前記直流−直流
変換回路の入力電圧と前記出力電圧とが、実質的に同電
圧になるように負帰還ループを形成することを特徴とす
るAPDバイアス電圧制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62061000A JPS63228809A (ja) | 1987-03-18 | 1987-03-18 | Apdバイアス電圧制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62061000A JPS63228809A (ja) | 1987-03-18 | 1987-03-18 | Apdバイアス電圧制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63228809A true JPS63228809A (ja) | 1988-09-22 |
Family
ID=13158659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62061000A Pending JPS63228809A (ja) | 1987-03-18 | 1987-03-18 | Apdバイアス電圧制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63228809A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998045931A1 (en) | 1997-04-10 | 1998-10-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and arrangement in a dc-to-dc converter |
CN110750128A (zh) * | 2019-11-19 | 2020-02-04 | 电子科技大学 | 基于负压调节的雪崩光电二极管偏压调节电路 |
-
1987
- 1987-03-18 JP JP62061000A patent/JPS63228809A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998045931A1 (en) | 1997-04-10 | 1998-10-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and arrangement in a dc-to-dc converter |
US5939866A (en) * | 1997-04-10 | 1999-08-17 | Telefonaktiebolaget L M Ericsson | Preregulated DC-to-DC converter |
CN110750128A (zh) * | 2019-11-19 | 2020-02-04 | 电子科技大学 | 基于负压调节的雪崩光电二极管偏压调节电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4228323A (en) | Variable loop length compensated barrier circuit | |
GB2071944A (en) | Gain control circuit | |
JPH084167B2 (ja) | レ−ザ駆動装置 | |
JPS6159928A (ja) | 光‐電気信号変換器 | |
JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
JPS63228809A (ja) | Apdバイアス電圧制御方式 | |
KR19980024303A (ko) | 트랜스임피던스 기능을 발생시키기 위한 집적 회로 및 방법 | |
US4642453A (en) | Apparatus for increasing the dynamic range in an integrating optoelectric receiver | |
JP4083551B2 (ja) | 前置増幅器 | |
US4856058A (en) | Office line interface circuits | |
GB2076263A (en) | Switchable signal compressor/signal expander | |
JPH04330812A (ja) | Vca回路 | |
US4531100A (en) | Amplifier suitable for low supply voltage operation | |
US4580104A (en) | High voltage operational amplifier | |
US4769615A (en) | Power supply and signal amplifier and method of operation | |
JPH066308A (ja) | 光受信用agc回路 | |
JPS6220407A (ja) | 光通信用agc回路 | |
JPS61200709A (ja) | 光通信用前置増幅器 | |
JPH0348522A (ja) | 光受信回路 | |
US6969980B1 (en) | Noise-resistant pulse width modulator | |
SU1415363A1 (ru) | Способ подавлени низкочастотных гармоник пульсаций выходного напр жени тиристорного выпр мител | |
SU587599A1 (ru) | Двухтактный усилитель мощности | |
JPH0129333B2 (ja) | ||
CA1123130A (en) | Variable loop length compensated optocoupled circuit | |
EP0028229B1 (en) | A balanced amplifier output stage |