JPH0281505A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPH0281505A JPH0281505A JP23248488A JP23248488A JPH0281505A JP H0281505 A JPH0281505 A JP H0281505A JP 23248488 A JP23248488 A JP 23248488A JP 23248488 A JP23248488 A JP 23248488A JP H0281505 A JPH0281505 A JP H0281505A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- amplifier
- transistor
- input
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
記録再生装置の再生回路及び通信用、民生用に使用され
る可変利得増幅器に係シ、ダイナずツクレンジが広く、
高利得で利得可変幅の広い増幅器に関する。
る可変利得増幅器に係シ、ダイナずツクレンジが広く、
高利得で利得可変幅の広い増幅器に関する。
記録再生装置の再生回路では、ダイナミックレンジが広
く、高利得で利得可変幅の広い増幅器が必要である口従
来、特開昭６２−１８３２０７号公報に記載されている
ように第４図に示す可変利得増幅器が一般に使用されて
いる。この回路は、トランジスタ１，２、抵抗４〜７及
び定電流源２０から構成される差動増幅器を基本として
いる。利得制御は、Ｉ Ｎ（＋）、 Ｉ Ｎ（−）に
入力された信号に応じてトランジスタ対１．２に流れる
電流Ｉ、、Ｉ、をトランジスタ対１１． １２及び１５
．１４で構成される２組の差動対のペース入力電圧、Ｖ
ＡＧＣｒ Ｖｒｅｆを制御することによシ分流し、負荷
抵抗４．５に流れる電流を制御することで行うものであ
シ、利得はで示される。但し、 ｊｌｓは電流で示す信号変化量、Ｋは電流分流比とする
。従って、本回路は利得が電流分流比にで制御される可
変利得増幅器を構成している。
く、高利得で利得可変幅の広い増幅器が必要である口従
来、特開昭６２−１８３２０７号公報に記載されている
ように第４図に示す可変利得増幅器が一般に使用されて
いる。この回路は、トランジスタ１，２、抵抗４〜７及
び定電流源２０から構成される差動増幅器を基本として
いる。利得制御は、Ｉ Ｎ（＋）、 Ｉ Ｎ（−）に
入力された信号に応じてトランジスタ対１．２に流れる
電流Ｉ、、Ｉ、をトランジスタ対１１． １２及び１５
．１４で構成される２組の差動対のペース入力電圧、Ｖ
ＡＧＣｒ Ｖｒｅｆを制御することによシ分流し、負荷
抵抗４．５に流れる電流を制御することで行うものであ
シ、利得はで示される。但し、 ｊｌｓは電流で示す信号変化量、Ｋは電流分流比とする
。従って、本回路は利得が電流分流比にで制御される可
変利得増幅器を構成している。
上記従来技術は、第４図のトランジスタ対１１゜１２、
及び１５．１４で構成される２組の差動対のペース入力
電圧ｖＡａｃｔη１を制御することによシ出力負荷抵抗
に流れる電流を分流し利得を制御する方式である。とこ
ろで、（１）式の分流比Ｋを減少させ利得を減少させて
いく場合を考えると、入力信号変化を出力負荷抵抗４．
５に伝える電流Ｋ１． 。
及び１５．１４で構成される２組の差動対のペース入力
電圧ｖＡａｃｔη１を制御することによシ出力負荷抵抗
に流れる電流を分流し利得を制御する方式である。とこ
ろで、（１）式の分流比Ｋを減少させ利得を減少させて
いく場合を考えると、入力信号変化を出力負荷抵抗４．
５に伝える電流Ｋ１． 。
ＫＩ２は電流分流比にに比例して減少することになる、
このとき、Ｋ工、、ＫＩ２ は で表され、直流成分ＫＩＯも電流分流比ＫＫ比例して減
少する。この直流成分はトランジスタ１１．１４の動作
条件を決定する重要なパラメータであ）、その減少は歪
の問題を引き起こす大きな要素となるため、広大カダイ
ナミックレンジ、広可変利得幅を有する可変利得増幅器
を構成する場合に大きな問題となる。
このとき、Ｋ工、、ＫＩ２ は で表され、直流成分ＫＩＯも電流分流比ＫＫ比例して減
少する。この直流成分はトランジスタ１１．１４の動作
条件を決定する重要なパラメータであ）、その減少は歪
の問題を引き起こす大きな要素となるため、広大カダイ
ナミックレンジ、広可変利得幅を有する可変利得増幅器
を構成する場合に大きな問題となる。
本発明の目的は、上記問題点を解決すること（よム入出
力ダイナミックレンジが広く、高利得で可変幅の広い可
変利得増幅器を提供することにある。
力ダイナミックレンジが広く、高利得で可変幅の広い可
変利得増幅器を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は差動増幅器を構成
する１組の入力トランジスタ対のエミッタ間にＭＯＳト
ランジスタを設けそのゲート電圧を制御することによ、
！７Ｍ０ＳトランジスタのａＯＳ（オン抵抗）を変化さ
せることで利得を変化させるようにしたものである。
する１組の入力トランジスタ対のエミッタ間にＭＯＳト
ランジスタを設けそのゲート電圧を制御することによ、
！７Ｍ０ＳトランジスタのａＯＳ（オン抵抗）を変化さ
せることで利得を変化させるようにしたものである。
差動増幅器を構成する１組の入力トランジスタ対のエミ
ッタ間に設けたＭＯＳトランジスタは、そのゲート電圧
を制御することによ、９Ｍ０ＳトランジスタのＲＯｌｇ
が第２図に示すよりに変化し、それによって差動増幅器
の利得を決定するコレクタ側負荷及びエミッタ側負荷の
うちエミッタ側負荷の大きさが変化することになシ結果
的に利得が変化するように動作する。従って、入力トラ
ンジスタの動作条件を決定する直流電流を変化させるこ
となく増幅器の利得を変化させることができる。
ッタ間に設けたＭＯＳトランジスタは、そのゲート電圧
を制御することによ、９Ｍ０ＳトランジスタのＲＯｌｇ
が第２図に示すよりに変化し、それによって差動増幅器
の利得を決定するコレクタ側負荷及びエミッタ側負荷の
うちエミッタ側負荷の大きさが変化することになシ結果
的に利得が変化するように動作する。従って、入力トラ
ンジスタの動作条件を決定する直流電流を変化させるこ
となく増幅器の利得を変化させることができる。
以下、本発明の実施例を第１図、第２図、第５図、第５
図によシ説明する。
図によシ説明する。
第１図に本発明による可変利得増幅器を示す。
第１図において、トランジスタ１．２が入力トランジス
タ対、抵抗４．５が負荷抵抗、定電流源６゜７が電流供
給用定電流源回路、■、■に接続されたトランジスタ６
がゲート電圧制御を行うＭＯＳトランジスタを示してお
）、上記各構成要素から可変利得増幅器を構成している
。
タ対、抵抗４．５が負荷抵抗、定電流源６゜７が電流供
給用定電流源回路、■、■に接続されたトランジスタ６
がゲート電圧制御を行うＭＯＳトランジスタを示してお
）、上記各構成要素から可変利得増幅器を構成している
。
次に可変利得の原理を説明する。第１図の利得は、トラ
ンジスタ１，２のエミッタ抵抗をｒｏ、トランジスタ１
．２のエミッタから見たエミッタ側負荷抵抗をＲ３とす
ると、近似的に次式で表される。
ンジスタ１，２のエミッタ抵抗をｒｏ、トランジスタ１
．２のエミッタから見たエミッタ側負荷抵抗をＲ３とす
ると、近似的に次式で表される。
ここで、Ｒ８は■、■間に接続された負荷をＲｘとする
と次式ように書き換えられる・ トコ口で、■、■間に接続されたトランジスタ５はＭＯ
Ｓトランジスタでちゃ、ゲートに印加される電圧Ｖａｃ
とＲＯＢには第２図に示されるように、ＲＯＢはゲート
を圧Ｖ’ｏｃに制御されて変化する。従って、 （９式で示される利得は とな’）ｓ ｌ／Ｑｃの関数で示される利得可変とな
る。
と次式ように書き換えられる・ トコ口で、■、■間に接続されたトランジスタ５はＭＯ
Ｓトランジスタでちゃ、ゲートに印加される電圧Ｖａｃ
とＲＯＢには第２図に示されるように、ＲＯＢはゲート
を圧Ｖ’ｏｃに制御されて変化する。従って、 （９式で示される利得は とな’）ｓ ｌ／Ｑｃの関数で示される利得可変とな
る。
最小利得は、Ｒｘ （Ｖａｃ ）の最／Ｊ％値Ｈａ（ｍ
ｉｎ）で決ｔｂ。
ｉｎ）で決ｔｂ。
最大利得にＲｘ（Ｖｏｃ）の最大値ＲＯ（ｍａｘ）で決
まシ、で示される。
まシ、で示される。
Ｒ，（ｍ１ｎ）は第３図に示すように１ｊｃｓトランジ
スタのゲートサイズ（Ｗ／Ｌ ）をパラメータとしてＶ
Ｌ〜犬とするとＲ８（−１ｎ）−小、ＷＡ−小とすると
Ｒｑ（ｍｉｎ）−犬と変化する性質がある。従って、出
力負荷抵抗ＲＬとＷ／Ｌを適幽な値に設定することによ
シ決まるＲｏ （ｍｉｎ）から所望の最大利得を選ぶこ
とが可能である。また、Ｒｏ （ｍａｘ）はしｔが変化
しても数十にΩ〜数百にΩであるため最小利得を無限小
に小さくすることができ、低利得側への利得可変幅を大
きくとることが可能となる。
スタのゲートサイズ（Ｗ／Ｌ ）をパラメータとしてＶ
Ｌ〜犬とするとＲ８（−１ｎ）−小、ＷＡ−小とすると
Ｒｑ（ｍｉｎ）−犬と変化する性質がある。従って、出
力負荷抵抗ＲＬとＷ／Ｌを適幽な値に設定することによ
シ決まるＲｏ （ｍｉｎ）から所望の最大利得を選ぶこ
とが可能である。また、Ｒｏ （ｍａｘ）はしｔが変化
しても数十にΩ〜数百にΩであるため最小利得を無限小
に小さくすることができ、低利得側への利得可変幅を大
きくとることが可能となる。
一方、トランジスタ対を介し負荷抵抗４，５へ流れる電
流ＩｆｌＩ２は信号変化量をｊＩ、とするとで示され、
トランジスタを流れる直流電流は工ｏで一定である。従
って直流電流変化に帰因する歪の問題は生じず、利得可
変幅の広い増幅器とすることができる。
流ＩｆｌＩ２は信号変化量をｊＩ、とするとで示され、
トランジスタを流れる直流電流は工ｏで一定である。従
って直流電流変化に帰因する歪の問題は生じず、利得可
変幅の広い増幅器とすることができる。
第５図に示す回路は第１図に示す本発明の基本回路の■
、■間に設けられたトランジスタ３に並列に抵抗８を設
けた回路である。本回路の基本的な動作原理は第１図で
示される回路と同じであるがエミッタ側負荷が、トラン
ジスタ５のゲート電圧ＶＯｃに制御されるＲｘ（ｙａｃ
）と抵抗８（抵抗値２Ｒｍ）との並列負荷であることか
ら利得は、 で示され、最小、最大利得は で示される。従って最小利得は無限小とはならずの、０
間に設けられた抵抗８の抵抗値で決まる利得となシ、第
１図に比べて可変幅が狭く限定されることになるが、最
大、最小利得を所望の値に設定することが可能である。
、■間に設けられたトランジスタ３に並列に抵抗８を設
けた回路である。本回路の基本的な動作原理は第１図で
示される回路と同じであるがエミッタ側負荷が、トラン
ジスタ５のゲート電圧ＶＯｃに制御されるＲｘ（ｙａｃ
）と抵抗８（抵抗値２Ｒｍ）との並列負荷であることか
ら利得は、 で示され、最小、最大利得は で示される。従って最小利得は無限小とはならずの、０
間に設けられた抵抗８の抵抗値で決まる利得となシ、第
１図に比べて可変幅が狭く限定されることになるが、最
大、最小利得を所望の値に設定することが可能である。
本発明によれば、トランジスタの動作条件を決定する直
流電流を変化させることなく利得を変化させることがで
きるので可変利得幅が広く高利得な可変利得増幅器を構
成できる。
流電流を変化させることなく利得を変化させることがで
きるので可変利得幅が広く高利得な可変利得増幅器を構
成できる。
また、回路構成が基本的な差動増幅器と同じ構成である
ため、入出力ダイナミックレンジを広くできるだけでな
く低電力化も可能である０
ため、入出力ダイナミックレンジを広くできるだけでな
く低電力化も可能である０
第１図は本発明の一実施例を示す図、第２図はＭＯＳト
ランジスタのＲｏｓ −”１０ｃ ＊性を示す図、第３
図はゲートサイズをパラメータとしたＭＯＳトランジス
タのＲＯＢ”−ＶＣＩＣ特性を示す図、第４図体従来技
術例を示す図、第５図は別の一実施例を示す図である。 １．２・・・トランジスタ、３・・・ＭＯＳトランジス
タ、４．５・・・負荷抵抗、６．７・・・定電流源。 第 １図 第２（￥１ ］３０
ランジスタのＲｏｓ −”１０ｃ ＊性を示す図、第３
図はゲートサイズをパラメータとしたＭＯＳトランジス
タのＲＯＢ”−ＶＣＩＣ特性を示す図、第４図体従来技
術例を示す図、第５図は別の一実施例を示す図である。 １．２・・・トランジスタ、３・・・ＭＯＳトランジス
タ、４．５・・・負荷抵抗、６．７・・・定電流源。 第 １図 第２（￥１ ］３０
Claims (1)
- １、１組の入力トランジスタ対とこれらトランジスタの
コレクタ側に接続される負荷抵抗とエミッタ側に接続さ
れトランジスタに電流を供給する定電流源回路よりなる
差動増幅器において入力トランジスタ対のエミッタ間に
ＭＯＳトランジスタを設けＭＯＳトランジスタのゲート
電圧を制御することにより利得可変とすることを特徴と
する可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23248488A JPH0281505A (ja) | 1988-09-19 | 1988-09-19 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23248488A JPH0281505A (ja) | 1988-09-19 | 1988-09-19 | 可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0281505A true JPH0281505A (ja) | 1990-03-22 |
Family
ID=16940035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23248488A Pending JPH0281505A (ja) | 1988-09-19 | 1988-09-19 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0281505A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005050834A1 (ja) * | 2003-11-19 | 2005-06-02 | Kabushiki Kaisha Toyota Jidoshokki | Ａｍ中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路 |
| JP2008182755A (ja) * | 1997-01-27 | 2008-08-07 | Qualcomm Inc | 高ダイナミックレンジ可変利得増幅器 |
-
1988
- 1988-09-19 JP JP23248488A patent/JPH0281505A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182755A (ja) * | 1997-01-27 | 2008-08-07 | Qualcomm Inc | 高ダイナミックレンジ可変利得増幅器 |
| JP2010051011A (ja) * | 1997-01-27 | 2010-03-04 | Qualcomm Inc | 高ダイナミックレンジ可変利得増幅器 |
| WO2005050834A1 (ja) * | 2003-11-19 | 2005-06-02 | Kabushiki Kaisha Toyota Jidoshokki | Ａｍ中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路 |
| US7443240B2 (en) | 2003-11-19 | 2008-10-28 | Kabushiki Kaisha Toyota Jidoshokki | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010020410A (ko) | 선형성 및 대역폭이 개선된 가변 이득 증폭기 | |
| JPS5827561B2 (ja) | 電磁変換器バイアス回路 | |
| JPH0281505A (ja) | 可変利得増幅器 | |
| JP2512385B2 (ja) | マルチプライヤ | |
| CN104699163B (zh) | 一种低压差线性稳压器 | |
| JPH10126179A (ja) | 利得制御回路及び方法 | |
| JPH0124443B2 (ja) | ||
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JPH0145766B2 (ja) | ||
| KR0117226Y1 (ko) | 변조도 제어 회로 | |
| JPH01300608A (ja) | 増幅回路 | |
| JPS6221057Y2 (ja) | ||
| JPS623939Y2 (ja) | ||
| US3502999A (en) | Differential power amplifier | |
| JPH10505989A (ja) | 低歪差動トランスコンダクタ出力カレントミラー | |
| JPH0385915A (ja) | 自動デューテイ調整回路 | |
| JPS5834809Y2 (ja) | Ａｇｃ回路 | |
| JPH0626291B2 (ja) | 利得制御装置 | |
| JPH098575A (ja) | 可変利得増幅器 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH01149605A (ja) | 利得可変増幅器 | |
| JPH0520009Y2 (ja) | ||
| JPS5913410A (ja) | 電力増幅器 | |
| JPS6049368B2 (ja) | プッシュプル増幅回路 | |
| JPH10209766A (ja) | 定電圧回路及びそれを利用したｄａ変換回路 |