JPH10209766A - 定電圧回路及びそれを利用したｄａ変換回路 - Google Patents
定電圧回路及びそれを利用したｄａ変換回路Info
- Publication number
- JPH10209766A JPH10209766A JP9014280A JP1428097A JPH10209766A JP H10209766 A JPH10209766 A JP H10209766A JP 9014280 A JP9014280 A JP 9014280A JP 1428097 A JP1428097 A JP 1428097A JP H10209766 A JPH10209766 A JP H10209766A
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- voltage
- value
- input
- linear amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Analogue/Digital Conversion (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】トランジスタ素子の特性のバラツキの影響を受
けにくい定電圧回路を得る。また、この定電圧回路の特
性を利用してＤＡ変換回路とする。 【解決手段】可変抵抗要素１と固定抵抗要素２とで電圧
を分圧して定電圧出力３を得るようにした定電圧回路に
おいて、前記の定電圧出力信号３０を共通の入力とする
２つの増幅器４、５と、この各々の増幅器の出力を比較
入力とする比較器６とを備え、前記比較器６の出力によ
り、前記可変抵抗要素１の抵抗値を可変制御するように
構成した定電圧回路であって、所要の定電圧値Ｖａを境
界入力値として、前記２つの増幅器４、５の増幅出力の
大小関係が、反転するようにして定電圧回路を構成し
た。
けにくい定電圧回路を得る。また、この定電圧回路の特
性を利用してＤＡ変換回路とする。 【解決手段】可変抵抗要素１と固定抵抗要素２とで電圧
を分圧して定電圧出力３を得るようにした定電圧回路に
おいて、前記の定電圧出力信号３０を共通の入力とする
２つの増幅器４、５と、この各々の増幅器の出力を比較
入力とする比較器６とを備え、前記比較器６の出力によ
り、前記可変抵抗要素１の抵抗値を可変制御するように
構成した定電圧回路であって、所要の定電圧値Ｖａを境
界入力値として、前記２つの増幅器４、５の増幅出力の
大小関係が、反転するようにして定電圧回路を構成し
た。
Description
【０００１】
【発明の属する技術分野】本発明は抵抗で電圧を分圧し
て定電圧を得る定電圧回路に関し、特に抵抗を可変抵抗
と固定抵抗とで構成し、可変抵抗の制御を、２つの増幅
器と、これらの出力を比較する比較器とで制御するよう
にした定電圧回路及び、この定電圧回路の特性を利用し
たＤＡ（デジタル・アナログ）変換回路に関する。
て定電圧を得る定電圧回路に関し、特に抵抗を可変抵抗
と固定抵抗とで構成し、可変抵抗の制御を、２つの増幅
器と、これらの出力を比較する比較器とで制御するよう
にした定電圧回路及び、この定電圧回路の特性を利用し
たＤＡ（デジタル・アナログ）変換回路に関する。
【０００２】
【従来の技術】従来の定電圧回路の例として、特開平６
−１７５７４２号公報にあるような基準電圧発生回路が
ある。この基準電圧発生回路は、トランジスタのベース
・エミッタ間電圧をもとにして基準電圧を発生するよう
にしている。
−１７５７４２号公報にあるような基準電圧発生回路が
ある。この基準電圧発生回路は、トランジスタのベース
・エミッタ間電圧をもとにして基準電圧を発生するよう
にしている。
【０００３】また、他の例として、ロバート．Ａ．ピー
ズ氏の文献（ＩＥＥＥ１９９０、ＢＣＴＭ ９．３の２
１４ページから２１８ページ）にあるようなバンドギャ
ップ電圧をもとにして、基準電圧を発生するようにして
いるものがある。
ズ氏の文献（ＩＥＥＥ１９９０、ＢＣＴＭ ９．３の２
１４ページから２１８ページ）にあるようなバンドギャ
ップ電圧をもとにして、基準電圧を発生するようにして
いるものがある。
【０００４】
【発明が解決しようとする課題】この従来の定電圧回路
は、ベース・エミッタ間電圧や、バンドギャップ電圧な
ど、トランジスタ素子の特性をもとに基準電圧を発生す
るので、トランジスタの特性を所要のものにするため、
その製造プロセスを細かく制御することが必要で、ま
た、製造プロセスのばらつきや、出来上がったトランジ
スタのばらつきの影響を、特にＣＭＯＳプロセスを使用
する場合には、受けやすいという欠点があった。
は、ベース・エミッタ間電圧や、バンドギャップ電圧な
ど、トランジスタ素子の特性をもとに基準電圧を発生す
るので、トランジスタの特性を所要のものにするため、
その製造プロセスを細かく制御することが必要で、ま
た、製造プロセスのばらつきや、出来上がったトランジ
スタのばらつきの影響を、特にＣＭＯＳプロセスを使用
する場合には、受けやすいという欠点があった。
【０００５】
【課題を解決するための手段】前記の欠点を解消するた
め、本発明の定電圧回路は、可変抵抗要素と固定抵抗要
素とで電圧を分圧して定電圧出力を得るようにした定電
圧回路において、前記定電圧出力信号を共通の入力とす
る２つの増幅器と、これら増幅器の出力を比較入力とす
る比較器とを備え、前記比較器の出力により、前記可変
抵抗要素の抵抗値を可変制御するように構成し、所要の
定電圧値を境界入力値として、前記２つの増幅器の増幅
出力の大小関係が、反転するようにした。
め、本発明の定電圧回路は、可変抵抗要素と固定抵抗要
素とで電圧を分圧して定電圧出力を得るようにした定電
圧回路において、前記定電圧出力信号を共通の入力とす
る２つの増幅器と、これら増幅器の出力を比較入力とす
る比較器とを備え、前記比較器の出力により、前記可変
抵抗要素の抵抗値を可変制御するように構成し、所要の
定電圧値を境界入力値として、前記２つの増幅器の増幅
出力の大小関係が、反転するようにした。
【０００６】また、２つの増幅器の内、一方を線形増幅
器、他方を非線形増幅器で構成し、各々の増幅特性曲線
が一点で交わる入力電圧値を、所要の定電圧値とするよ
うにした。
器、他方を非線形増幅器で構成し、各々の増幅特性曲線
が一点で交わる入力電圧値を、所要の定電圧値とするよ
うにした。
【０００７】また、２つの増幅器の内、一方を線形増幅
器、他方を非線形増幅器で構成し、前記線形増幅器の増
幅特性を可変制御することにより、各々の増幅特性曲線
が一点で交わる入力電圧値を、所要の定電圧値とするよ
うにした。
器、他方を非線形増幅器で構成し、前記線形増幅器の増
幅特性を可変制御することにより、各々の増幅特性曲線
が一点で交わる入力電圧値を、所要の定電圧値とするよ
うにした。
【０００８】また、可変抵抗要素が、ＭＯＳトランジス
タで構成され、ソース・ドレイン間の抵抗値を、ゲート
入力電圧で制御することにより、その抵抗値を可変制御
するようにした。
タで構成され、ソース・ドレイン間の抵抗値を、ゲート
入力電圧で制御することにより、その抵抗値を可変制御
するようにした。
【０００９】また、前記固定抵抗要素の定電圧出力端側
から、可変抵抗要素と並列に、別の固定抵抗要素を接続
して電圧の分圧回路を構成するようにした。
から、可変抵抗要素と並列に、別の固定抵抗要素を接続
して電圧の分圧回路を構成するようにした。
【００１０】さらにまた、これらの定電圧回路における
デジタル値入力と定電圧回路出力との関係を、デジタル
・アナログ（ＤＡ）変換に利用するようにしてＤＡ変換
回路とした。
デジタル値入力と定電圧回路出力との関係を、デジタル
・アナログ（ＤＡ）変換に利用するようにしてＤＡ変換
回路とした。
【００１１】
【発明の実施の形態】本発明の第１の実施の形態につい
て、以下に図面を参照して説明する。図１は、本発明の
第１の実施の形態の定電圧回路のブロック図である。図
１で、１は可変抵抗要素、２は固定抵抗要素、３は、分
圧点３０から所要の定電圧を出力する端子、４は線形増
幅器、５は非線形増幅器、６は比較器、７は分圧される
電圧を印加する端子を、それぞれ表している。線形増幅
器４及び非線形増幅器５はともに分圧点３０の電圧を入
力し、この各々の増幅器の出力を比較器６の比較入力と
している。可変抵抗要素１は、比較器６の比較結果出力
信号により抵抗値を制御している。
て、以下に図面を参照して説明する。図１は、本発明の
第１の実施の形態の定電圧回路のブロック図である。図
１で、１は可変抵抗要素、２は固定抵抗要素、３は、分
圧点３０から所要の定電圧を出力する端子、４は線形増
幅器、５は非線形増幅器、６は比較器、７は分圧される
電圧を印加する端子を、それぞれ表している。線形増幅
器４及び非線形増幅器５はともに分圧点３０の電圧を入
力し、この各々の増幅器の出力を比較器６の比較入力と
している。可変抵抗要素１は、比較器６の比較結果出力
信号により抵抗値を制御している。
【００１２】図２は、線形増幅器４及び非線形増幅器５
の増幅特性を表す特性曲線である。図２で、これらの特
性曲線が一点で交わる点Ａの入力電圧Ｖａが、所要の定
電圧値となる。入力電圧がＶａよりも小さいときには、
線形増幅器の出力が非線形増幅器の出力よりも大きく、
入力電圧がＶａよりも大きいときには、この大小関係が
逆転する。
の増幅特性を表す特性曲線である。図２で、これらの特
性曲線が一点で交わる点Ａの入力電圧Ｖａが、所要の定
電圧値となる。入力電圧がＶａよりも小さいときには、
線形増幅器の出力が非線形増幅器の出力よりも大きく、
入力電圧がＶａよりも大きいときには、この大小関係が
逆転する。
【００１３】次に、この定電圧回路の動作を説明する。
電源を投入直後は、可変抵抗要素１の抵抗値は固定抵抗
要素２の抵抗値より十分に大きく、分圧点３０の電圧は
一般にＶａよりも小さく、従って増幅器への入力電圧も
Ｖａよりも小さい。このとき、比較器６の比較結果出力
はアクテイブ・レベルとなり、可変抵抗要素１はこの比
較結果出力信号により抵抗値が固定抵抗要素２の抵抗値
に比べて十分小さな値となり、分圧点３０の電圧はＶａ
よりも大きな値に上昇する。このとき、増幅器の入力電
圧もＶａより大きな値となるので、その出力の大小関係
が逆転し、従って、比較器６の出力も反転する。する
と、可変抵抗要素１の抵抗値は再び大きな値となり、分
圧点３０の電圧はＶａよりも小さな値となる。このよう
な反転動作を繰り返しながら、やがて分圧点３０の電圧
はＶａに近づき、収束する。このとき、比較器６の出力
は、分圧点３０の電圧がＶａとなるような抵抗の分割比
となるような可変抵抗値に制御する中間レベルの出力電
圧になる。この収束電圧Ｖａが所要の定電圧出力値とな
る。
電源を投入直後は、可変抵抗要素１の抵抗値は固定抵抗
要素２の抵抗値より十分に大きく、分圧点３０の電圧は
一般にＶａよりも小さく、従って増幅器への入力電圧も
Ｖａよりも小さい。このとき、比較器６の比較結果出力
はアクテイブ・レベルとなり、可変抵抗要素１はこの比
較結果出力信号により抵抗値が固定抵抗要素２の抵抗値
に比べて十分小さな値となり、分圧点３０の電圧はＶａ
よりも大きな値に上昇する。このとき、増幅器の入力電
圧もＶａより大きな値となるので、その出力の大小関係
が逆転し、従って、比較器６の出力も反転する。する
と、可変抵抗要素１の抵抗値は再び大きな値となり、分
圧点３０の電圧はＶａよりも小さな値となる。このよう
な反転動作を繰り返しながら、やがて分圧点３０の電圧
はＶａに近づき、収束する。このとき、比較器６の出力
は、分圧点３０の電圧がＶａとなるような抵抗の分割比
となるような可変抵抗値に制御する中間レベルの出力電
圧になる。この収束電圧Ｖａが所要の定電圧出力値とな
る。
【００１４】次に、本発明の第２の実施の形態につい
て、以下に図面を参照して説明する。
て、以下に図面を参照して説明する。
【００１５】図３は、本発明の第２の実施の形態の定電
圧回路のブロック図である。図３で、４１は、デジタル
信号入力８で、その増幅特性を制御するようにした線形
増幅器で、例えば、オペアンプの帰還抵抗ネットワーク
を選択して帰還抵抗値を制御してゲインを選択するよう
にした線形増幅器である。他の構成要素は、図１の場合
と同様である。このデジタル信号入力値を変えること
で、線形増幅器の増幅特性直線が、例えば図４に示すよ
うに直線１から、直線２に変わり、非線形増幅器の特性
曲線との交点が点Ａから点Ｂに移動する。このようにし
て、交点の入力電圧をＶａからＶｂに変えることによっ
て、所要の定電圧値を、ＶａからＶｂに変更することが
でき、定電圧出力値を可変制御できる。
圧回路のブロック図である。図３で、４１は、デジタル
信号入力８で、その増幅特性を制御するようにした線形
増幅器で、例えば、オペアンプの帰還抵抗ネットワーク
を選択して帰還抵抗値を制御してゲインを選択するよう
にした線形増幅器である。他の構成要素は、図１の場合
と同様である。このデジタル信号入力値を変えること
で、線形増幅器の増幅特性直線が、例えば図４に示すよ
うに直線１から、直線２に変わり、非線形増幅器の特性
曲線との交点が点Ａから点Ｂに移動する。このようにし
て、交点の入力電圧をＶａからＶｂに変えることによっ
て、所要の定電圧値を、ＶａからＶｂに変更することが
でき、定電圧出力値を可変制御できる。
【００１６】次に、本発明の第３の実施の形態につい
て、以下に図面を参照して説明する。
て、以下に図面を参照して説明する。
【００１７】図５は、図３の定電圧回路をＤＡ（デジタ
ル・アナログ）変換回路として利用した例で、線形増幅
器へのデジタル信号入力を、ＤＡ変換回路のデジタル入
力、定電圧出力をＤＡ変換回路のアナログ変換出力とし
たＤＡ変換回路のブロック図である。デジタル値とアナ
ログ値の関係は、線形増幅器４１及び非線形増幅器５の
各々の増幅特性曲線から求めるようにする。
ル・アナログ）変換回路として利用した例で、線形増幅
器へのデジタル信号入力を、ＤＡ変換回路のデジタル入
力、定電圧出力をＤＡ変換回路のアナログ変換出力とし
たＤＡ変換回路のブロック図である。デジタル値とアナ
ログ値の関係は、線形増幅器４１及び非線形増幅器５の
各々の増幅特性曲線から求めるようにする。
【００１８】
【発明の効果】以上のように、本発明の定電圧回路は、
線形増幅器と非線形増幅器の増幅特性曲線が一点で交わ
る点での入力電圧値を、所要の定電圧値となるようにし
たので、トランジスタ素子の特性のバラツキなどの影響
を受けにくく、また、ＣＭＯＳトランジスタで回路を構
成することが容易になるという効果がある。
線形増幅器と非線形増幅器の増幅特性曲線が一点で交わ
る点での入力電圧値を、所要の定電圧値となるようにし
たので、トランジスタ素子の特性のバラツキなどの影響
を受けにくく、また、ＣＭＯＳトランジスタで回路を構
成することが容易になるという効果がある。
【図１】本発明の第１の実施の形態の定電圧回路のブロ
ック図。
ック図。
【図２】本発明の第１の実施の形態の定電圧回路の増幅
器の特性曲線図。
器の特性曲線図。
【図３】本発明の第２の実施の形態の定電圧回路のブロ
ック図。
ック図。
【図４】本発明の第２の実施の形態の定電圧回路の増幅
器の特性曲線図。
器の特性曲線図。
【図５】本発明の第３の実施の形態のＤＡ変換回路のブ
ロック図。
ロック図。
１ 可変抵抗要素 ２ 固定抵抗要素 ３ 定電圧出力端子 ４ 線形増幅器 ５ 非線形増幅器 ６ 比較器 ７ 分圧される電圧を印加する端子 ８ デジタル信号入力 ９ データ・バッファ １０ デジタル変換入力 １１ アナログ変換出力
Claims (9)
- 【請求項１】 可変抵抗要素と固定抵抗要素とで電圧を
分圧して定電圧出力を得るようにした定電圧回路におい
て、前記定電圧出力信号を共通の入力とする２つの増幅
器と、これら増幅器の出力を比較入力とする比較器とを
備え、前記比較器の出力により、前記可変抵抗要素の抵
抗値を可変制御するように構成し、所要の定電圧値を境
界入力値として、前記２つの増幅器の増幅出力の大小関
係が、反転するようにしたことを特徴とする定電圧回
路。 - 【請求項２】 ２つの増幅器の内、一方を線形増幅器、
他方を非線形増幅器で構成し、各々の増幅特性曲線が一
点で交わる入力電圧値を、所要の定電圧値とするように
したことを特徴とする請求項１記載の定電圧回路。 - 【請求項３】 ２つの増幅器の内、一方を線形増幅器、
他方を非線形増幅器で構成し、前記線形増幅器の増幅特
性を可変制御することにより、各々の増幅特性曲線が一
点で交わる入力電圧値を、所定の定電圧値とするように
したことを特徴とする請求項１記載の定電圧回路。 - 【請求項４】 ２つの増幅器の内、一方を線形増幅器、
他方を非線形増幅器で構成し、前記線形増幅器の増幅特
性を、デジタル値入力で可変制御することにより、各々
の増幅特性曲線が一点で交わる入力電圧値を、所要の定
電圧値とするようにしたことを特徴とする請求項１記載
の定電圧回路。 - 【請求項５】 可変抵抗要素が、ＭＯＳトランジスタで
構成され、ソース・ドレイン間の抵抗値を、ゲート入力
電圧で制御することにより、その抵抗値を可変制御する
ようにしたことを特徴とする、請求項１、２，３または
請求項４記載の定電圧回路。 - 【請求項６】 固定抵抗要素の定電圧出力端側から、可
変抵抗要素と並列に、別の固定抵抗要素を接続して電圧
の分圧回路を構成するようにしたことを特徴とする、請
求項１，２，３，４または請求項５記載の定電圧回路。 - 【請求項７】 請求項４に記載の定電圧回路におけるデ
ジタル値入力と定電圧回路出力との関係を、デジタル・
アナログ（ＤＡ）変換に利用するようにしたことを特徴
とするＤＡ変換回路。 - 【請求項８】 定電圧回路が請求項５に記載した定電圧
回路であることを特徴とする請求項７に記載したＤＡ変
換回路。 - 【請求項９】 定電圧回路が請求項６に記載した定電圧
回路であることを特徴とする請求項７に記載したＤＡ変
換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9014280A JP2985815B2 (ja) | 1997-01-28 | 1997-01-28 | 定電圧回路及びそれを利用したｄａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9014280A JP2985815B2 (ja) | 1997-01-28 | 1997-01-28 | 定電圧回路及びそれを利用したｄａ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209766A true JPH10209766A (ja) | 1998-08-07 |
| JP2985815B2 JP2985815B2 (ja) | 1999-12-06 |
Family
ID=11856688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9014280A Expired - Fee Related JP2985815B2 (ja) | 1997-01-28 | 1997-01-28 | 定電圧回路及びそれを利用したｄａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985815B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008146275A (ja) * | 2006-12-08 | 2008-06-26 | Niigata Seimitsu Kk | 基準電圧発生回路 |
| JP2011205202A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 電圧電流変換回路及びこれを備えたｐｌｌ回路 |
-
1997
- 1997-01-28 JP JP9014280A patent/JP2985815B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008146275A (ja) * | 2006-12-08 | 2008-06-26 | Niigata Seimitsu Kk | 基準電圧発生回路 |
| JP2011205202A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 電圧電流変換回路及びこれを備えたｐｌｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2985815B2 (ja) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06152275A (ja) | 差動回路及び差動増幅回路 | |
| JPH07122946A (ja) | 直列感知抵抗なしの電圧−電流変換器 | |
| JP3410704B2 (ja) | 高速カレントミラー回路及び方法 | |
| KR20020035324A (ko) | 차동 증폭기 | |
| JPH01311608A (ja) | 電圧電流変換回路 | |
| US6542098B1 (en) | Low-output capacitance, current mode digital-to-analog converter | |
| US6018269A (en) | Programmable gain amplifier | |
| JPS631766B2 (ja) | ||
| JPH07193442A (ja) | 演算増幅器およびそれを用いたｄａ変換装置と電圧比較器 | |
| JP2783776B2 (ja) | オペレーショナル・トランスコンダクタンス増幅器 | |
| JP2985815B2 (ja) | 定電圧回路及びそれを利用したｄａ変換回路 | |
| JPH11340753A (ja) | 演算増幅器 | |
| JPH04243308A (ja) | 演算増幅器 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US20040189375A1 (en) | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA | |
| JPH0758557A (ja) | 演算増幅器、演算増幅器のｄｃバイアス回路および演算増幅器をバイアスする方法 | |
| US20040066232A1 (en) | Variable-gain differential input and output amplifier | |
| JP2765319B2 (ja) | 定電圧回路 | |
| JPH051646B2 (ja) | ||
| JP2859880B2 (ja) | 可変利得増幅回路 | |
| JP2000201032A (ja) | 広範囲の出力負荷インピ―ダンスに対して定電流を供給するカレントミラ― | |
| JP3144361B2 (ja) | 差動増幅器 | |
| JPH0241927Y2 (ja) | ||
| JP2661530B2 (ja) | 電圧電流変換回路 | |
| JPS61157108A (ja) | 電圧−電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
| LAPS | Cancellation because of no payment of annual fees |