JP3144361B2 - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JP3144361B2 JP3144361B2 JP28932697A JP28932697A JP3144361B2 JP 3144361 B2 JP3144361 B2 JP 3144361B2 JP 28932697 A JP28932697 A JP 28932697A JP 28932697 A JP28932697 A JP 28932697A JP 3144361 B2 JP3144361 B2 JP 3144361B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は差動増幅器に関し、
特に入力段の差動増幅部と出力増幅段とを有し非反転増
幅器として使用される差動増幅器に関するものである。
特に入力段の差動増幅部と出力増幅段とを有し非反転増
幅器として使用される差動増幅器に関するものである。
【０００２】
【従来の技術】図４はかかる従来の差動増幅器の一例を
示す図であり、培風館発行のＰ．Ｒ．グレイ、Ｒ．Ｇ．
メイヤー著になる「超ＬＳＩのためのアナログ集積回路
設計技術 下巻」のｐ．３１７に開示の回路である。
示す図であり、培風館発行のＰ．Ｒ．グレイ、Ｒ．Ｇ．
メイヤー著になる「超ＬＳＩのためのアナログ集積回路
設計技術 下巻」のｐ．３１７に開示の回路である。
【０００３】図４を参照すると一対の差動入力端子１０
０，１０２の電圧を増幅する入力増幅段７００と、この
入力増幅段７００の反転出力を増幅して出力端子１０６
へ導出する出力増幅段９００と、この出力増幅段９００
の入出力間に設けられた位相補償回路８００とを有して
いる。
０，１０２の電圧を増幅する入力増幅段７００と、この
入力増幅段７００の反転出力を増幅して出力端子１０６
へ導出する出力増幅段９００と、この出力増幅段９００
の入出力間に設けられた位相補償回路８００とを有して
いる。
【０００４】入力増幅段７００は、一対の差動トランジ
スタ（ＰＭＯＳ）２００，２０２と、これら差動トラン
ジスタ２００，２０２のソース共通点に対して一定電流
を供給する定電流源トランジスタ（ＰＭＯＳ）２０４
と、差動トランジスタ２００，２０２の能動負荷として
動作する一対のカレントミラートランジスタ（ＮＭＯ
Ｓ）２０６，２０８とを有する。尚、トランジスタ２０
４のゲートには一定バイアスが端子１０４から供給され
ている。
スタ（ＰＭＯＳ）２００，２０２と、これら差動トラン
ジスタ２００，２０２のソース共通点に対して一定電流
を供給する定電流源トランジスタ（ＰＭＯＳ）２０４
と、差動トランジスタ２００，２０２の能動負荷として
動作する一対のカレントミラートランジスタ（ＮＭＯ
Ｓ）２０６，２０８とを有する。尚、トランジスタ２０
４のゲートには一定バイアスが端子１０４から供給され
ている。
【０００５】出力増幅段９００は、入力増幅段７００の
反転出力をゲート入力とする出力増幅用トランジスタ
（ＮＭＯＳ）２１０と、この出力増幅用トランジスタ２
１０に直列接続されゲートに一定バイアスが端子１０４
から供給された電流源トランジスタ（ＰＭＯＳ）２１２
とを有する。そして、出力端子１０６がトランジスタ２
１０のドレインから導出されている。
反転出力をゲート入力とする出力増幅用トランジスタ
（ＮＭＯＳ）２１０と、この出力増幅用トランジスタ２
１０に直列接続されゲートに一定バイアスが端子１０４
から供給された電流源トランジスタ（ＰＭＯＳ）２１２
とを有する。そして、出力端子１０６がトランジスタ２
１０のドレインから導出されている。
【０００６】位相補償回路８００は容量素子３００と抵
抗素子３０２との直列回路構成であり、回路の動作安定
性を改善するための帰還回路となっている。
抗素子３０２との直列回路構成であり、回路の動作安定
性を改善するための帰還回路となっている。
【０００７】かかる構成において、入力端子１００，１
０２の電圧は入力トランジスタ２００，２０２により夫
々電流に変換され、入力電圧の差電圧分がＮＭＯＳ能動
負荷トランジスタ２０６，２０８にて増幅されて電圧に
変換されて出力される。この出力はトランジスタ２１０
のゲートへ印加されて増幅され、出力端子１０６へ出力
される。ここで、トランジスタ２１２は出力端子１０６
に接続される図示せぬ負荷を駆動するものであり、その
ゲートには一定バイアス電圧が端子１０４から供給され
ている。
０２の電圧は入力トランジスタ２００，２０２により夫
々電流に変換され、入力電圧の差電圧分がＮＭＯＳ能動
負荷トランジスタ２０６，２０８にて増幅されて電圧に
変換されて出力される。この出力はトランジスタ２１０
のゲートへ印加されて増幅され、出力端子１０６へ出力
される。ここで、トランジスタ２１２は出力端子１０６
に接続される図示せぬ負荷を駆動するものであり、その
ゲートには一定バイアス電圧が端子１０４から供給され
ている。
【０００８】この差動増幅回路の出力電流として、入力
電圧１００が最大のとき、すなわち出力端子１０６の電
圧が最大のとき、端子１０６に接続される負荷を駆動す
るに十分な大きさの電流を定常的に供給可能な様に、当
該トランジスタ２１２が設けられている。
電圧１００が最大のとき、すなわち出力端子１０６の電
圧が最大のとき、端子１０６に接続される負荷を駆動す
るに十分な大きさの電流を定常的に供給可能な様に、当
該トランジスタ２１２が設けられている。
【０００９】
【発明が解決しようとする課題】かかる従来の差動増幅
器では、出力電流として、入力電圧１００が最大のと
き、すなわち出力端子１０６の電圧が最大のとき、端子
１０６に接続される負荷を駆動するに十分な大きさの電
流を、トランジスタ２１２が定常的に供給可能な様にな
っていることが必要である。
器では、出力電流として、入力電圧１００が最大のと
き、すなわち出力端子１０６の電圧が最大のとき、端子
１０６に接続される負荷を駆動するに十分な大きさの電
流を、トランジスタ２１２が定常的に供給可能な様にな
っていることが必要である。
【００１０】図４の回路では、このトランジスタ２１２
のゲートに対して端子１０４から一定バイアスを印加し
て定電流源として動作させているので、入力電圧１００
が最大のとき、すなわち出力端子１０６の電圧が最大の
ときにのみ必要な大電流を確保すべく、定常的に消費電
流を増加させる必要がある。
のゲートに対して端子１０４から一定バイアスを印加し
て定電流源として動作させているので、入力電圧１００
が最大のとき、すなわち出力端子１０６の電圧が最大の
ときにのみ必要な大電流を確保すべく、定常的に消費電
流を増加させる必要がある。
【００１１】入力電圧１００の範囲が広い場合、すなわ
ち出力端子１０６の電圧範囲が広い場合には、低入力電
圧側、すなわち低出電圧側で電流の無駄使いとなり、全
体として低消費電力化が困難であるという欠点がある。
ち出力端子１０６の電圧範囲が広い場合には、低入力電
圧側、すなわち低出電圧側で電流の無駄使いとなり、全
体として低消費電力化が困難であるという欠点がある。
【００１２】本発明の目的は、広い入力範囲で動作して
も低消費電力化を可能とした非反転差動増幅器を提供す
ることである。
も低消費電力化を可能とした非反転差動増幅器を提供す
ることである。
【００１３】
【課題を解決するための手段】本発明によれば、一対の
差動入力端子の入力信号を制御入力とする一対の差動ト
ランジスタを有する入力増幅段と、この入力増幅段の出
力に応じて制御される出力トランジスタ、この出力トラ
ンジスタの電流源として動作しこの出力トランジスタと
直列接続された電流源トランジスタを有する出力増幅段
と、 前記一対の差動入力端子のうち非反転入力端子の電
圧レベルに応じて前記電流源トランジスタのバイアス制
御をなすバイアス制御手段とを含む差動増幅器であっ
て、前記バイアス制御手段は、前記非反転入力端子の電
圧レベルに応じた電流を生成する電流変換用トランジス
タと、微小の一定電流を供給する手段と、前記電流変換
用トランジスタ及び前記微小の一定電流を供給する手段
の出力電流に応じた電圧を生成して前記電流源トランジ
スタのバイアス電圧とするバイアス電圧生成用トランジ
スタとを有し、 少なくとも前記非反転入力端子の電圧レ
ベルが前記電流変換用トランジスタの閾値電圧よりも小
のときは、前記バイアス電圧生成用トランジスタに対し
て、前記微小の一定電流を供給する手段によって回路負
荷を駆動し得るに十分な微小の一定電流を供給すること
を特徴とする差動増幅器が得られる。
差動入力端子の入力信号を制御入力とする一対の差動ト
ランジスタを有する入力増幅段と、この入力増幅段の出
力に応じて制御される出力トランジスタ、この出力トラ
ンジスタの電流源として動作しこの出力トランジスタと
直列接続された電流源トランジスタを有する出力増幅段
と、 前記一対の差動入力端子のうち非反転入力端子の電
圧レベルに応じて前記電流源トランジスタのバイアス制
御をなすバイアス制御手段とを含む差動増幅器であっ
て、前記バイアス制御手段は、前記非反転入力端子の電
圧レベルに応じた電流を生成する電流変換用トランジス
タと、微小の一定電流を供給する手段と、前記電流変換
用トランジスタ及び前記微小の一定電流を供給する手段
の出力電流に応じた電圧を生成して前記電流源トランジ
スタのバイアス電圧とするバイアス電圧生成用トランジ
スタとを有し、 少なくとも前記非反転入力端子の電圧レ
ベルが前記電流変換用トランジスタの閾値電圧よりも小
のときは、前記バイアス電圧生成用トランジスタに対し
て、前記微小の一定電流を供給する手段によって回路負
荷を駆動し得るに十分な微小の一定電流を供給すること
を特徴とする差動増幅器が得られる。
【００１４】そして、前記バイアス制御手段は、更に、
前記電流変換用トランジスタに直列接続されて前記電流
変換用トランジスタの電流抑制をなすトランジスタを有
し、前記非反転入力端子の電圧レベルが前記電流変換用
トランジスタの閾値以上でかつ前記電流変換用トランジ
スタが飽和領域にあるときには、前記電流抑制をなすト
ランジスタによって前記電流変換用トランジスタに流れ
る電流が出力電圧レベルに対して二乗特性より緩やかに
変化するよう制御することを特徴とする。
前記電流変換用トランジスタに直列接続されて前記電流
変換用トランジスタの電流抑制をなすトランジスタを有
し、前記非反転入力端子の電圧レベルが前記電流変換用
トランジスタの閾値以上でかつ前記電流変換用トランジ
スタが飽和領域にあるときには、前記電流抑制をなすト
ランジスタによって前記電流変換用トランジスタに流れ
る電流が出力電圧レベルに対して二乗特性より緩やかに
変化するよう制御することを特徴とする。
【００１５】また、前記電流抑制をなすトランジスタ
は、そのドレイン・ソース間電流の増大により、前記電
流変換用トランジスタのドレイン・ソース間電圧の増大
を制限するようにしたことを特徴とする。
は、そのドレイン・ソース間電流の増大により、前記電
流変換用トランジスタのドレイン・ソース間電圧の増大
を制限するようにしたことを特徴とする。
【００１６】更に、前記電流変換用トランジスタはノン
ドープトトランジスタであることを特徴とする。
ドープトトランジスタであることを特徴とする。
【００１７】本発明の作用を述べる。差動増幅器の非反
転入力の電圧レベルに応じて出力電流を変化させるよう
に、出力増幅段の電流源トランジスタのゲートバイアス
を可変制御する。これにより、非反転入力電圧範囲が広
い場合には、従来は出力電流として非反転入力電圧の最
大時、すなわち出力電圧が最大時に、出力に接続される
負荷を駆動するに十分な大きさの電流を全入力電圧範囲
に亘って定常的に流せる電流源トランジスタが必要であ
ったものを、電流源トランジスタのゲートバイアス可変
制御をなすことで、非反転入力電圧レベルに応じて出力
電流を変化させることができ、よって全入力電圧範囲に
おける平均消費電流を削減可能となる。
転入力の電圧レベルに応じて出力電流を変化させるよう
に、出力増幅段の電流源トランジスタのゲートバイアス
を可変制御する。これにより、非反転入力電圧範囲が広
い場合には、従来は出力電流として非反転入力電圧の最
大時、すなわち出力電圧が最大時に、出力に接続される
負荷を駆動するに十分な大きさの電流を全入力電圧範囲
に亘って定常的に流せる電流源トランジスタが必要であ
ったものを、電流源トランジスタのゲートバイアス可変
制御をなすことで、非反転入力電圧レベルに応じて出力
電流を変化させることができ、よって全入力電圧範囲に
おける平均消費電流を削減可能となる。
【００１８】
【発明の実施の形態】以下に図面を参照しつつ本発明の
実施例につき詳述する。
実施例につき詳述する。
【００１９】図１は本発明の一実施例の回路図であり、
図４と同等部分は同一符号により示している。図１にお
いて、図４の従来例と相違する部分のみにつき説明し、
他は省略する。
図４と同等部分は同一符号により示している。図１にお
いて、図４の従来例と相違する部分のみにつき説明し、
他は省略する。
【００２０】図４の従来回路に対して、図１の回路で
は、可変電流バイアス制御回路６００が付加されてい
る。この可変電流バイアス制御回路６００は、非反転入
力端子１００の入力電圧レベルに応じて出力増幅段９０
０の電流源トランジスタ２１４の電流を制御するため
に、当該入力電圧レベルに応じてトランジスタ２１４の
ゲート端子１０８のバイアスを可変制御するものであ
る。
は、可変電流バイアス制御回路６００が付加されてい
る。この可変電流バイアス制御回路６００は、非反転入
力端子１００の入力電圧レベルに応じて出力増幅段９０
０の電流源トランジスタ２１４の電流を制御するため
に、当該入力電圧レベルに応じてトランジスタ２１４の
ゲート端子１０８のバイアスを可変制御するものであ
る。
【００２１】具体的には、非反転入力端子１００の入力
電圧がゲートに供給されこの電圧を電流変換する電流変
換用トランジスタ（ＮＭＯＳ）４００と、このトランジ
スタ４００に直列接続されてこのトランジスタ４００の
出力電流を電圧変換してトランジスタ２１４のゲートバ
イアスとするバイアス電圧生成用トランジスタ（ＰＭＯ
Ｓ）４０４と、このトランジスタ４０４に対して微小電
流を供給する定電流源トランジスタ（ＮＭＯＳ）４０２
と、このトランジスタ４０２に対して一定のゲートバイ
アスを供給して微小電流がこのトランジスタ４０２に流
れるようにする定電圧源４０６とを有する。
電圧がゲートに供給されこの電圧を電流変換する電流変
換用トランジスタ（ＮＭＯＳ）４００と、このトランジ
スタ４００に直列接続されてこのトランジスタ４００の
出力電流を電圧変換してトランジスタ２１４のゲートバ
イアスとするバイアス電圧生成用トランジスタ（ＰＭＯ
Ｓ）４０４と、このトランジスタ４０４に対して微小電
流を供給する定電流源トランジスタ（ＮＭＯＳ）４０２
と、このトランジスタ４０２に対して一定のゲートバイ
アスを供給して微小電流がこのトランジスタ４０２に流
れるようにする定電圧源４０６とを有する。
【００２２】非反転入力端子１００の電圧がトランジス
タ４００の閾値より小のとき、トランジスタ４００はオ
フ状態（遮断領域）になっているので、トランジスタ４
００には電流は流れず、よってトランジスタ４０２によ
る一定の微小電流がトランジスタ４０４に供給されるこ
とになる。よって、この電流により端子１０８のバイア
ス電圧が決定される。
タ４００の閾値より小のとき、トランジスタ４００はオ
フ状態（遮断領域）になっているので、トランジスタ４
００には電流は流れず、よってトランジスタ４０２によ
る一定の微小電流がトランジスタ４０４に供給されるこ
とになる。よって、この電流により端子１０８のバイア
ス電圧が決定される。
【００２３】この端子１０８の電圧をバイアスとするト
ランジスタ２１４には、トランジスタ４００の閾値より
も小さい入力電圧に対して出力端子１０６に接続される
負荷を駆動するに十分な微小電流が流れることになる。
ランジスタ２１４には、トランジスタ４００の閾値より
も小さい入力電圧に対して出力端子１０６に接続される
負荷を駆動するに十分な微小電流が流れることになる。
【００２４】尚、トランジスタ４０４とトランジスタ２
１４とはカレントミラーを構成しており、トランジスタ
４０４に流れる電流に対して、トランジスタのＷ／Ｌの
比（ゲートの幅と長さの比）に応じた出力電流がトラン
ジスタ２１４に流れる。
１４とはカレントミラーを構成しており、トランジスタ
４０４に流れる電流に対して、トランジスタのＷ／Ｌの
比（ゲートの幅と長さの比）に応じた出力電流がトラン
ジスタ２１４に流れる。
【００２５】入力端子１００の電圧がトランジスタ４０
０の閾値以上の場合には、このトランジスタには当該入
力電圧に応じた電流が流れ、更にトランジスタ４０２に
は上記一定の微小電流が流れる。よって、トランジスタ
４０４には、トランジスタ４００と４０２との電流の和
が流れ、この電流の和に応じて端子１０８のバイアス電
圧が決定される。
０の閾値以上の場合には、このトランジスタには当該入
力電圧に応じた電流が流れ、更にトランジスタ４０２に
は上記一定の微小電流が流れる。よって、トランジスタ
４０４には、トランジスタ４００と４０２との電流の和
が流れ、この電流の和に応じて端子１０８のバイアス電
圧が決定される。
【００２６】その結果、トランジスタ２１４には、出力
端子１０６に接続される負荷を駆動するに十分で、かつ
入力電圧レベルに応じて（すなわち、出力電圧レベルに
応じて）変化する出力電流が流れるのである。この出力
電流は、入力電圧が低いときすなわち出力電圧が低いと
きには少なくなり、入力電圧が高いときすなわち出力電
圧が高いときには多くなる。
端子１０６に接続される負荷を駆動するに十分で、かつ
入力電圧レベルに応じて（すなわち、出力電圧レベルに
応じて）変化する出力電流が流れるのである。この出力
電流は、入力電圧が低いときすなわち出力電圧が低いと
きには少なくなり、入力電圧が高いときすなわち出力電
圧が高いときには多くなる。
【００２７】以上述べた様に、この実施例では、非反転
入力電圧のレベルに応じて出力電流を可変とすること
で、全入力範囲における平均消費電流を削減することが
可能となるのである。
入力電圧のレベルに応じて出力電流を可変とすること
で、全入力範囲における平均消費電流を削減することが
可能となるのである。
【００２８】図２は本発明の他の実施例を示す図であ
り、図１と同等部分は同一符号にて示しており、図１と
相違する部分のみにつき説明し、他は説明を省略する。
図２において、可変電流源バイアス制御回路６００の構
成が相違するものである。
り、図１と同等部分は同一符号にて示しており、図１と
相違する部分のみにつき説明し、他は説明を省略する。
図２において、可変電流源バイアス制御回路６００の構
成が相違するものである。
【００２９】可変電流源バイアス制御回路６００は、非
反転入力端子１００の電圧レベルを検出して電流変換す
るＮＭＯＳノンドープトトランジスタ５００と、このト
ランジスタ５００に直列接続されて当該トランジスタ５
００の電流抑制をなすＮＭＯＳトランジスタ５０２と、
トランジスタ５００の電流を電圧変換して端子１０８の
バイアス電圧を制御するバイアス電圧生成用トランジス
タ５１０とを含んでいる。
反転入力端子１００の電圧レベルを検出して電流変換す
るＮＭＯＳノンドープトトランジスタ５００と、このト
ランジスタ５００に直列接続されて当該トランジスタ５
００の電流抑制をなすＮＭＯＳトランジスタ５０２と、
トランジスタ５００の電流を電圧変換して端子１０８の
バイアス電圧を制御するバイアス電圧生成用トランジス
タ５１０とを含んでいる。
【００３０】更に、可変電流源バイアス制御回路６００
は、トランジスタ５１０に対して一定の微小電流を供給
するＮＭＯＳトランジスタ５０６と、このトランジスタ
５０６に対して一定バイアスを供給するＮＭＯＳトラン
ジスタ５０８及びＰＭＯＳトランジスタ５１４と、電流
抑制をなすＮＭＯＳトランジスタ５０２にバイアスを供
給するＮＭＯＳトランジスタ５０４及びＰＭＯＳトラン
ジスタ５１２とを有する。
は、トランジスタ５１０に対して一定の微小電流を供給
するＮＭＯＳトランジスタ５０６と、このトランジスタ
５０６に対して一定バイアスを供給するＮＭＯＳトラン
ジスタ５０８及びＰＭＯＳトランジスタ５１４と、電流
抑制をなすＮＭＯＳトランジスタ５０２にバイアスを供
給するＮＭＯＳトランジスタ５０４及びＰＭＯＳトラン
ジスタ５１２とを有する。
【００３１】トランジスタ５１２，５１４は端子１０４
から一定電圧がバイアスとして供給されており、トラン
ジスタ５０４，５０８はゲートとドレインとが共通接続
されている。
から一定電圧がバイアスとして供給されており、トラン
ジスタ５０４，５０８はゲートとドレインとが共通接続
されている。
【００３２】非反転入力電圧がトランジスタ５００の閾
値より小のとき、トランジスタ５００はオフ状態（遮断
領域）にあり、よってトランジスタ５００には電流は流
れない。そして、端子１０４の一定電圧をバイアスとす
る微小電流がトランジスタ５１４に流れ、この微小電流
が固定バイアス供給用トランジスタ５０８及びトランジ
スタ５０６に流れて、その微小電流がトランジスタ５１
０に流れることになる。よって、この微小電流に応じて
端子１０８の電圧、すなわちトランジスタ２１４のバイ
アスが決定され、結果としてトランジスタ２１４には、
出力端子１０６に接続される負荷を駆動するに十分な微
小電流が流れる。
値より小のとき、トランジスタ５００はオフ状態（遮断
領域）にあり、よってトランジスタ５００には電流は流
れない。そして、端子１０４の一定電圧をバイアスとす
る微小電流がトランジスタ５１４に流れ、この微小電流
が固定バイアス供給用トランジスタ５０８及びトランジ
スタ５０６に流れて、その微小電流がトランジスタ５１
０に流れることになる。よって、この微小電流に応じて
端子１０８の電圧、すなわちトランジスタ２１４のバイ
アスが決定され、結果としてトランジスタ２１４には、
出力端子１０６に接続される負荷を駆動するに十分な微
小電流が流れる。
【００３３】尚、トランジスタ５１０と２１４とはカレ
ントミラーを構成しており、トランジスタ５１０に流れ
る電流に対して、Ｗ／Ｌの比に応じた出力電流がトラン
ジスタ２１４に流れる。
ントミラーを構成しており、トランジスタ５１０に流れ
る電流に対して、Ｗ／Ｌの比に応じた出力電流がトラン
ジスタ２１４に流れる。
【００３４】非反転入力電圧がトランジスタ５００の閾
値以上でかつトランジスタ５００が三極管領域にあると
き、入力電圧レベルに対して、すなわち出力端子１０６
のレベルに対して近似的に線形に変化する電流がトラン
ジスタ５００に流れる。この近似的に線形に変化する電
流とトランジスタ５０６に流れる微小の一定電流との和
がトランジスタ５１０に流れるので、端子１０８の電圧
が当該和の電流により決定される。
値以上でかつトランジスタ５００が三極管領域にあると
き、入力電圧レベルに対して、すなわち出力端子１０６
のレベルに対して近似的に線形に変化する電流がトラン
ジスタ５００に流れる。この近似的に線形に変化する電
流とトランジスタ５０６に流れる微小の一定電流との和
がトランジスタ５１０に流れるので、端子１０８の電圧
が当該和の電流により決定される。
【００３５】この電圧をバイアスとする電流源トランジ
スタ２１４には、出力端子１０６に接続される負荷を駆
動するに十分でかつ入力電圧レベルに対して、すなわち
出力端子１０６のレベルに対して近似的に線形に変化す
る出力電流が流れることになる。この出力電流は、入力
電圧が低いとき、すなわち出力電圧が低いときには少な
くなり、逆に高いときには多くなる。
スタ２１４には、出力端子１０６に接続される負荷を駆
動するに十分でかつ入力電圧レベルに対して、すなわち
出力端子１０６のレベルに対して近似的に線形に変化す
る出力電流が流れることになる。この出力電流は、入力
電圧が低いとき、すなわち出力電圧が低いときには少な
くなり、逆に高いときには多くなる。
【００３６】非反転入力電圧がトランジスタ５００の閾
値以上でかつトランジスタ５００が飽和領域にあると
き、入力電圧レベルに対して、すなわち出力端子１０６
のレベルに対して二乗特性で変化する電流がトランジス
タ５００に流れようとする。この場合、トランジスタ５
０２のドレイン−ソース間電流が増加して、ゲート−ソ
ース間電圧が増加し、よってそのソース電圧が低下する
ので、トランジスタ５００のドレイン−ソース間電圧Ｖ
dsが大となるのを制限するように制御がなされる。
値以上でかつトランジスタ５００が飽和領域にあると
き、入力電圧レベルに対して、すなわち出力端子１０６
のレベルに対して二乗特性で変化する電流がトランジス
タ５００に流れようとする。この場合、トランジスタ５
０２のドレイン−ソース間電流が増加して、ゲート−ソ
ース間電圧が増加し、よってそのソース電圧が低下する
ので、トランジスタ５００のドレイン−ソース間電圧Ｖ
dsが大となるのを制限するように制御がなされる。
【００３７】よって、入力電圧レベルに対して、すなわ
ち出力電圧レベルに対して二乗特性よりも緩やかに変化
する電流がトランジスタ５００に流れ、その二乗特性よ
りも緩やかに変化する電流がトランジスタ５０２に流れ
る。この電流とトランジスタ５０６の微小電流との和が
トランジスタ５１０に流れるので、端子１０８の電圧が
この電流の和により決定される。この端子１０８の電圧
をバイアスとするトランジスタ２１４には、出力端子１
０６の負荷を駆動するに十分でかつ入力電圧レベルに対
して、すなわち出力電圧レベルに対して二乗特性より緩
やかに変化する出力電流が流れる。つまり、出力電流が
過電流にならないように制御が可能となる。
ち出力電圧レベルに対して二乗特性よりも緩やかに変化
する電流がトランジスタ５００に流れ、その二乗特性よ
りも緩やかに変化する電流がトランジスタ５０２に流れ
る。この電流とトランジスタ５０６の微小電流との和が
トランジスタ５１０に流れるので、端子１０８の電圧が
この電流の和により決定される。この端子１０８の電圧
をバイアスとするトランジスタ２１４には、出力端子１
０６の負荷を駆動するに十分でかつ入力電圧レベルに対
して、すなわち出力電圧レベルに対して二乗特性より緩
やかに変化する出力電流が流れる。つまり、出力電流が
過電流にならないように制御が可能となる。
【００３８】この出力電流は入力電圧が低いとき、すな
わち出力電圧が低いときには少なくなり、逆に高いとき
には多くなる。また、入力電圧レベル検出用トランジス
タ５００として、ＮＭＯＳノンドープトトランジスタを
使用することにより、図１の実施例よりも、当該トラン
ジスタ５００の遮断領域が狭くなり、微小の出力電流を
少なく抑えることができる。
わち出力電圧が低いときには少なくなり、逆に高いとき
には多くなる。また、入力電圧レベル検出用トランジス
タ５００として、ＮＭＯＳノンドープトトランジスタを
使用することにより、図１の実施例よりも、当該トラン
ジスタ５００の遮断領域が狭くなり、微小の出力電流を
少なく抑えることができる。
【００３９】以上のように、この実施例では、図１の実
施例の効果に加えて、非反転入力電圧レベルに対して出
力電流が過電流にならないように制御可能となり、更に
非反転入力電圧が低いときに流れる微小電流を少なく抑
えることが可能となる。よって、全入力範囲における平
均消費電流を更に削減でき、歪みの少ない安定な動作が
実現できるものである。
施例の効果に加えて、非反転入力電圧レベルに対して出
力電流が過電流にならないように制御可能となり、更に
非反転入力電圧が低いときに流れる微小電流を少なく抑
えることが可能となる。よって、全入力範囲における平
均消費電流を更に削減でき、歪みの少ない安定な動作が
実現できるものである。
【００４０】図３は本発明の実施例が適用される応用例
を示しており、１の差動増幅器として図１または図２の
回路が適用され、非反転増幅器として使用可能である。
尚、Ｒ１，Ｒ２は抵抗を示す。
を示しており、１の差動増幅器として図１または図２の
回路が適用され、非反転増幅器として使用可能である。
尚、Ｒ１，Ｒ２は抵抗を示す。
【００４１】
【発明の効果】以上述べた様に、本発明によれば、入力
範囲が広く且つ非反転増幅器として使用する場合に低消
費電力化が実現できるという効果がある。
範囲が広く且つ非反転増幅器として使用する場合に低消
費電力化が実現できるという効果がある。
【図１】本発明の一実施例の回路図である。
【図２】本発明の他の実施例の回路図である。
【図３】本発明の実施例の応用例を示す図である。
【図４】従来の差動増幅器の例を示す図である。
１００，１０２ 差動入力端子 １０４ 固定バイアス端子 １０６ 増幅出力端子 １０８ 可変電流源バイアス制御回路出力端子 ２００，２０２ 差動トランジスタ ２０４，２１４ ４０２，５０６ 電流源トランジスタ ２０６，２０８ 能動負荷トランジスタ ２１０ 出力トランジスタ ３００ 位相補償容量素子 ３０２ 位相補償抵抗素子 ４００，５００ 入力電圧レベル検出用トランジスタ ４０４，５１０ 出力電流制御用トランジスタ ５０２ 電流制限用トランジスタ ７００ 入力増幅段 ８００ 位相補償回路 ９００ 出力増幅段
Claims (5)
- 【請求項１】 一対の差動入力端子の入力信号を制御入
力とする一対の差動トランジスタを有する入力増幅段
と、 この入力増幅段の出力に応じて制御される出力トランジ
スタ、この出力トランジスタの電流源として動作しこの
出力トランジスタと直列接続された電流源トランジスタ
を有する出力増幅段と、 前記一対の差動入力端子のうち非反転入力端子の電圧レ
ベルに応じて前記電流源トランジスタのバイアス制御を
なすバイアス制御手段と を含む差動増幅器であって、前記バイアス制御手段は、前記非反転入力端子の電圧レ
ベルに応じた電流を生成する電流変換用トランジスタ
と、微小の一定電流を供給する手段と、前記電流変換用
トランジスタ及び前記微小の一定電流を供給する手段の
出力電流に応じた電圧を生成して前記電流源トランジス
タのバイアス電圧とするバイアス電圧生成用トランジス
タとを有し、 少なくとも前記非反転入力端子の電圧レベルが前記電流
変換用トランジスタの閾値電圧よりも小のときは、前記
バイアス電圧生成用トランジスタに対して、前記微小の
一定電流を供給する手段によって回路負荷を駆動し得る
に十分な微小の一定電流を供給する ことを特徴とする差
動増幅器。 - 【請求項２】 前記バイアス制御手段は、更に、前記電
流変換用トランジスタに直列接続されて前記電流変換用
トランジスタの電流抑制をなすトランジスタを有し、前
記非反転入力端子の電圧レベルが前記電流変換用トラン
ジスタの閾値以上でかつ前記電流変換用トランジスタが
飽和領域にあるときには、前記電流抑制をなすトランジ
スタによって前記電流変換用トランジスタに流れる電流
が出力電圧レベルに対して二乗特性より緩やかに変化す
るよう制御することを特徴とする請求項１記載の差動増
幅器。 - 【請求項３】 前記電流抑制をなすトランジスタは、そ
のドレイン・ソース間電流の増大により、前記電流変換
用トランジスタのドレイン・ソース間電圧の増大を制限
するようにしたことを特徴とする請求項２記載の差動増
幅器。 - 【請求項４】 前記電流変換用トランジスタはノンドー
プトトランジスタで あることを特徴とする請求項３記載
の差動増幅器。 - 【請求項５】 前記出力増幅段の入出力間に設けられた
位相補償回路を更に含むことを特徴とする請求項１〜４
いずれか記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28932697A JP3144361B2 (ja) | 1997-10-22 | 1997-10-22 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28932697A JP3144361B2 (ja) | 1997-10-22 | 1997-10-22 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11127042A JPH11127042A (ja) | 1999-05-11 |
| JP3144361B2 true JP3144361B2 (ja) | 2001-03-12 |
Family
ID=17741753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28932697A Expired - Fee Related JP3144361B2 (ja) | 1997-10-22 | 1997-10-22 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144361B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004222015A (ja) | 2003-01-16 | 2004-08-05 | Fuji Electric Device Technology Co Ltd | 増幅回路 |
| US7486140B2 (en) | 2004-04-02 | 2009-02-03 | Fujitsu Limited | Differential amplifier |
-
1997
- 1997-10-22 JP JP28932697A patent/JP3144361B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11127042A (ja) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| US7253685B2 (en) | Class AB amplifier having adjustable quiescent current and output current | |
| JP5343698B2 (ja) | 電圧調整装置 | |
| JP3410704B2 (ja) | 高速カレントミラー回路及び方法 | |
| KR20080097680A (ko) | 클래스 ａｂ 증폭기 및 이를 위한 입력 스테이지 회로 | |
| US8890612B2 (en) | Dynamically biased output structure | |
| JP3391087B2 (ja) | 平衡増幅器の共通モード電圧調整装置 | |
| JPH0583003B2 (ja) | ||
| US6985028B2 (en) | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA | |
| JP3408788B2 (ja) | Ｉ／ｖ変換回路およびｄａコンバータ | |
| US6781462B2 (en) | Power amplifier | |
| JP2000181554A (ja) | 基準電圧発生回路のスタートアップ回路 | |
| JP3144361B2 (ja) | 差動増幅器 | |
| JP2010258509A (ja) | バイアス安定化機能付き増幅回路 | |
| US5952882A (en) | Gain enhancement for operational amplifiers | |
| JPH0758557A (ja) | 演算増幅器、演算増幅器のｄｃバイアス回路および演算増幅器をバイアスする方法 | |
| US6124705A (en) | Cascode current mirror with amplifier | |
| CN114584082B (zh) | 运算放大器的带宽调整电路及带宽调整方法 | |
| KR19990042066A (ko) | 가변이득 증폭기 | |
| JP4867066B2 (ja) | 増幅回路 | |
| KR100821122B1 (ko) | 씨모스형 가변이득 증폭 장치 | |
| JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
| JP3801412B2 (ja) | Ｍｏｓレギュレータ回路 | |
| KR100365426B1 (ko) | 고이득 저전류 센스 증폭기 | |
| KR980012885A (ko) | 소비전력을 줄인 차동 증폭형 입력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |