JPS62226714A - Ｉｃモジユ−ルの駆動回路装置 - Google Patents
Ｉｃモジユ−ルの駆動回路装置Info
- Publication number
- JPS62226714A JPS62226714A JP62057861A JP5786187A JPS62226714A JP S62226714 A JPS62226714 A JP S62226714A JP 62057861 A JP62057861 A JP 62057861A JP 5786187 A JP5786187 A JP 5786187A JP S62226714 A JPS62226714 A JP S62226714A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- digital signal
- module
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001105 regulatory effect Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 description 13
- 230000008859 change Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 101150030723 RIR2 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Moving Of Heads (AREA)
- Manipulation Of Pulses (AREA)
- Networks Using Active Elements (AREA)
- Amplitude Modulation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inverter Devices (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＣモジュールを他のＩＣモジュールの出力
ディジタル信号により駆動するための回路装置に関する
。
ディジタル信号により駆動するための回路装置に関する
。
集積ディジタル回路技術では種々の回路テクノロジーが
開発されてきた。これらの回路テクノロジーは集積回路
に課せられるそれぞれ特定の要求を特別な仕方で満足す
るけれども、一般に他の不利な特性を伴っζいる。すな
わち、古くから使用されてきたＥＣＬ技術は特にその回
路の高い動作速度および応答感度の点で優れているが、
他方では比較的ｔ（］失電力が大きく、またノイズイミ
ユニティが低いという欠点を有する。その結果、特定の
用途、すなわちライントライバおよびラインレシーバで
はＥＣＬ技術は現在はとんど代用し得ないが、同時に少
なくとも他の回路部分を他のテクノロジー、たとえば一
方では動作速度が十分に高く他方では電力消費が非常に
小さいＣ−ＭＯ３技術の（高密度）集積ディジタル回路
により実現する方向に進んでいる。しかし、ＥＣＬ技術
とＣ−ＭＯ３技術との間のインタフェースには、単に高
速の入力回路、たとえばＣ−ＭＯＳインパークを設ける
だけでは十分でなく、このような高速Ｃ−ＭＯ３入力回
路に正しいディジタル信号レベルが供給されなければな
らない、このことは相応のレベル等化によりインタフェ
ース回路内で行われ得るが、その際に簡単なレベル等化
では実際上十分ではなく、たとえば供給電圧変動および
温度変動により惹起されるレベル変動も回避されなけれ
ばならない。
開発されてきた。これらの回路テクノロジーは集積回路
に課せられるそれぞれ特定の要求を特別な仕方で満足す
るけれども、一般に他の不利な特性を伴っζいる。すな
わち、古くから使用されてきたＥＣＬ技術は特にその回
路の高い動作速度および応答感度の点で優れているが、
他方では比較的ｔ（］失電力が大きく、またノイズイミ
ユニティが低いという欠点を有する。その結果、特定の
用途、すなわちライントライバおよびラインレシーバで
はＥＣＬ技術は現在はとんど代用し得ないが、同時に少
なくとも他の回路部分を他のテクノロジー、たとえば一
方では動作速度が十分に高く他方では電力消費が非常に
小さいＣ−ＭＯ３技術の（高密度）集積ディジタル回路
により実現する方向に進んでいる。しかし、ＥＣＬ技術
とＣ−ＭＯ３技術との間のインタフェースには、単に高
速の入力回路、たとえばＣ−ＭＯＳインパークを設ける
だけでは十分でなく、このような高速Ｃ−ＭＯ３入力回
路に正しいディジタル信号レベルが供給されなければな
らない、このことは相応のレベル等化によりインタフェ
ース回路内で行われ得るが、その際に簡単なレベル等化
では実際上十分ではなく、たとえば供給電圧変動および
温度変動により惹起されるレベル変動も回避されなけれ
ばならない。
本発明の目的は、１つのテクノロジーによるＩＣモジュ
ールの高速入力回路の駆動を他のテクノロジーによるＩ
Ｃモジュールから、それぞれレベル等化およびディジタ
ル信号レベルへの電圧および温度の影響の抑制を必要と
せずに、可能にすることである。
ールの高速入力回路の駆動を他のテクノロジーによるＩ
Ｃモジュールから、それぞれレベル等化およびディジタ
ル信号レベルへの電圧および温度の影響の抑制を必要と
せずに、可能にすることである。
この目的は、本発明によれば、冒頭に記載した種類の回
路装置において、個々のディジタル信号に対して互いに
同種の入力回路が設けられており、それらのそのつどの
スイッチングしきいが、入力回路に共通でありまた他の
ディジタル信号に対しても信号れべるにおいて代表的な
ディジタル信号を与えられるリミッタ回路を有する制御
回路と、その後に接続されており入力回路の制御入力端
に通じている低域通過回路とにより制御されて、代表的
なディジタル信号のなかに生ずる直流成分の割合に応じ
て設定されることを特徴とする回路装置により達成され
る。
路装置において、個々のディジタル信号に対して互いに
同種の入力回路が設けられており、それらのそのつどの
スイッチングしきいが、入力回路に共通でありまた他の
ディジタル信号に対しても信号れべるにおいて代表的な
ディジタル信号を与えられるリミッタ回路を有する制御
回路と、その後に接続されており入力回路の制御入力端
に通じている低域通過回路とにより制御されて、代表的
なディジタル信号のなかに生ずる直流成分の割合に応じ
て設定されることを特徴とする回路装置により達成され
る。
一方のＩＣモジュールを駆動する他方のＩＣモジュール
（または複数個のこのようなＩＣモジュール）の出力デ
ィジタル信号が互いにほぼ一致した信号レベルを有し、
従って１つのディジタル信号がその他のディジタル信号
に対しても代表的であることから出発して、またマーク
−スペース比（“Ｈ”ビット継続時間：“Ｌ”ビット継
続時間）が十分に一定であり、またこの代表的なディジ
タル信号のビット周期時間から立ち上がり移行時間まで
上記の比が所与の限度内にあることから出発して、本発
明によれば、ＩＣモジュールを駆動するその他のディジ
タル信号の信号経過（信号状態、マーク−スペース比、
立ち上がり位置）を詳細に知る必要なしに、たとえば供
給電圧または温度に起因するこれらのディジタル信号の
正規経過からの偏差を、これらのディジタル信号を与え
られるＩＣモジュールの入力回路の動作点（スイッチン
グしきい）の相応の追随により考慮に入れ、またそれら
の作用を補償することができ、その際にスイッチングし
きいのずれがディジタル信号の有限の立ち上がり傾斜と
結び付いて所望の補償を行うという利点が得られる。
（または複数個のこのようなＩＣモジュール）の出力デ
ィジタル信号が互いにほぼ一致した信号レベルを有し、
従って１つのディジタル信号がその他のディジタル信号
に対しても代表的であることから出発して、またマーク
−スペース比（“Ｈ”ビット継続時間：“Ｌ”ビット継
続時間）が十分に一定であり、またこの代表的なディジ
タル信号のビット周期時間から立ち上がり移行時間まで
上記の比が所与の限度内にあることから出発して、本発
明によれば、ＩＣモジュールを駆動するその他のディジ
タル信号の信号経過（信号状態、マーク−スペース比、
立ち上がり位置）を詳細に知る必要なしに、たとえば供
給電圧または温度に起因するこれらのディジタル信号の
正規経過からの偏差を、これらのディジタル信号を与え
られるＩＣモジュールの入力回路の動作点（スイッチン
グしきい）の相応の追随により考慮に入れ、またそれら
の作用を補償することができ、その際にスイッチングし
きいのずれがディジタル信号の有限の立ち上がり傾斜と
結び付いて所望の補償を行うという利点が得られる。
この関係で言及すべきこととして、インフッエース−チ
ップ、たとえばＴＴＬ−ＭＯ３移行部に対して、チップ
温度に起因する入力トランジスタしきい電圧の変化に対
して判定しきいを安定化するために、入力信号を与えら
れる入力段に追加して、固定的な参照電圧を与えられる
参照段を設けておき、その出力信号がこの参照膜内およ
び各入力段内でそれぞれ１つの脚点トランジスタを制御
して、その抵抗を、そのつどの入力トランジスタのソー
ス電位がそのしきい電圧と反対方向に変更されるように
、変化させる方法は米国特許第４２４２６０４号明細書
から公知である。チップ自体の温度変化に対する判定し
きいのこのような安定化によれば、入力信号に起こるか
もしれない偏差はその正規経過からの偏差として考慮に
入れられない。本発明はこの問題を解決する方策を示す
ものである。
ップ、たとえばＴＴＬ−ＭＯ３移行部に対して、チップ
温度に起因する入力トランジスタしきい電圧の変化に対
して判定しきいを安定化するために、入力信号を与えら
れる入力段に追加して、固定的な参照電圧を与えられる
参照段を設けておき、その出力信号がこの参照膜内およ
び各入力段内でそれぞれ１つの脚点トランジスタを制御
して、その抵抗を、そのつどの入力トランジスタのソー
ス電位がそのしきい電圧と反対方向に変更されるように
、変化させる方法は米国特許第４２４２６０４号明細書
から公知である。チップ自体の温度変化に対する判定し
きいのこのような安定化によれば、入力信号に起こるか
もしれない偏差はその正規経過からの偏差として考慮に
入れられない。本発明はこの問題を解決する方策を示す
ものである。
さらに言及すべきこととして、グラフィックパターンの
走査およびディジタル信号への走査信号の変換と関係し
て、背景信号内に含まれている小さい入力信号振幅の検
出を背景信号および（または）入力信号振幅および（ま
たは）継続時間の変化に無関係に行うために、信号路内
に差回路およびその後に接続されている高増幅率のコン
パレータを設けることは公知であり、その出力端はリミ
ッタ、平均値回路および第２の入力端で参照電圧源に接
続されている別の差回路を有する負帰還回路を介して上
述の差回路の第２の入力端と接続されている（米国特許
第４２６３５５５号明ＩｌＩ書＞。
走査およびディジタル信号への走査信号の変換と関係し
て、背景信号内に含まれている小さい入力信号振幅の検
出を背景信号および（または）入力信号振幅および（ま
たは）継続時間の変化に無関係に行うために、信号路内
に差回路およびその後に接続されている高増幅率のコン
パレータを設けることは公知であり、その出力端はリミ
ッタ、平均値回路および第２の入力端で参照電圧源に接
続されている別の差回路を有する負帰還回路を介して上
述の差回路の第２の入力端と接続されている（米国特許
第４２６３５５５号明ＩｌＩ書＞。
しかし本発明とのより詳細な接点は与えられていない。
さて本発明に立ち返って、本発明の実施態様では、入力
回路が、ディジタル信号路内に挿入されておりかつ負荷
トランジスタと接続されているゲート回路内のスイッチ
ングトランジスタにより形成されており、そのゲート電
極に制御回路が通じている。リミッタ回路は、本発明の
他の実施態様では反転回路により形成されていてよい。
回路が、ディジタル信号路内に挿入されておりかつ負荷
トランジスタと接続されているゲート回路内のスイッチ
ングトランジスタにより形成されており、そのゲート電
極に制御回路が通じている。リミッタ回路は、本発明の
他の実施態様では反転回路により形成されていてよい。
ＲＣ回路により形成されていても良い低域通過回路は、
本発明の他の実施態様では、調節増幅器を介して、好ま
しくはその第２の入力端に基準信号を与えられる差増幅
器を介して入力回路の制御入力端と接続されている。
本発明の他の実施態様では、調節増幅器を介して、好ま
しくはその第２の入力端に基準信号を与えられる差増幅
器を介して入力回路の制御入力端と接続されている。
以下、図面に示されている実施例により本発明を一層詳
細に説明する。
細に説明する。
ＩＣモジュールのディジタル信号駆動のための本発明に
よる回路装置の第１図に示されている実施例は、入力線
ｅｌ−ａｌ、・・・ｅ ｎ−ａ ｎ、 ｅ ｒ〜ａｒに
おけるＩＣモジュールを駆動する個々のディジクル信号
に対して互いに同種の入力回路Ｅｌ、・・・Ｅｎ、Ｅｒ
を有しぐこれらの入力回路は制御入力端Ｓを介してそれ
らのそのつどのスイッチングしきいを設定可能である。
よる回路装置の第１図に示されている実施例は、入力線
ｅｌ−ａｌ、・・・ｅ ｎ−ａ ｎ、 ｅ ｒ〜ａｒに
おけるＩＣモジュールを駆動する個々のディジクル信号
に対して互いに同種の入力回路Ｅｌ、・・・Ｅｎ、Ｅｒ
を有しぐこれらの入力回路は制御入力端Ｓを介してそれ
らのそのつどのスイッチングしきいを設定可能である。
これらの制御入力端Ｓに、すべての入力回路Ｅｌ、・・
・Ｅｎ、Ｅｒに共通の制御回路Ｓが通じており、この制
御回路はリミッタ回路ＢＳとその後に接続されている低
域通過回路ＴＰとから構成されている。低域通過回路Ｔ
Ｐは調節増幅器ＲＶ、この場合には第２の入力端に基準
信号すを与えられている差増幅器を介して、入力回路Ｅ
ｌ、・・・Ｅｎ、Ｅｒの制御入力端Ｓに通じている。入
力側で制御回路Ｓは入力回路の１つ、いまの場合には入
力回路Ｅｒと接続されており、その際に回路入力端ｅｒ
に生ずるディジタル信号がその信号レベルおよびそのた
とえば供給電圧変化または温度変化により生ずる移動が
他の入力端ｅｌ、・・・ｅｎに生ずるディジタル信号に
対しても代表的であることから出発される。この代表的
なディジクル信号のなかに生ずる直流成分の割合に応じ
て制御回路Ｓにより、それにより制御される入力回路Ｅ
ｌ、・・・Ｅｎ、Ｅｒのなかで、そのつどのスイッチン
グしきいが設定される。
・Ｅｎ、Ｅｒに共通の制御回路Ｓが通じており、この制
御回路はリミッタ回路ＢＳとその後に接続されている低
域通過回路ＴＰとから構成されている。低域通過回路Ｔ
Ｐは調節増幅器ＲＶ、この場合には第２の入力端に基準
信号すを与えられている差増幅器を介して、入力回路Ｅ
ｌ、・・・Ｅｎ、Ｅｒの制御入力端Ｓに通じている。入
力側で制御回路Ｓは入力回路の１つ、いまの場合には入
力回路Ｅｒと接続されており、その際に回路入力端ｅｒ
に生ずるディジタル信号がその信号レベルおよびそのた
とえば供給電圧変化または温度変化により生ずる移動が
他の入力端ｅｌ、・・・ｅｎに生ずるディジタル信号に
対しても代表的であることから出発される。この代表的
なディジクル信号のなかに生ずる直流成分の割合に応じ
て制御回路Ｓにより、それにより制御される入力回路Ｅ
ｌ、・・・Ｅｎ、Ｅｒのなかで、そのつどのスイッチン
グしきいが設定される。
回路システムの正規４Ｊｅ Ｑ、では代表的なディジタ
ル信号は特定のマーク−スペース比、すなわち“■（”
ビー／ トの継続時間と“Ｌ”ビットの継続時間との比
を有し、このマーク−スペース比に基づいて、リミッタ
回路ＢＳ内で制限されたディジタル信号は特定の直流成
分を有し、この直流成分は低域通過回路ＴＰによりフィ
ルタリングを受ける。
ル信号は特定のマーク−スペース比、すなわち“■（”
ビー／ トの継続時間と“Ｌ”ビットの継続時間との比
を有し、このマーク−スペース比に基づいて、リミッタ
回路ＢＳ内で制限されたディジタル信号は特定の直流成
分を有し、この直流成分は低域通過回路ＴＰによりフィ
ルタリングを受ける。
この直流成分は、マーク−スペース比が１：１である場
合には、大きさＯであってもよい。低域通過回路ＴＰの
出力信号は関節増幅器ＲＶ内で、代表的なディジタル信
号のマーク−スペース比の割合およびリミッタ回路ＢＳ
の特性に応じて定められる基準信号（ｂ）と関係付けら
れ、従って調節増幅器ＲＶの出力端、従ってまた入力回
路Ｅ１、・・・Ｅｎ、Ｅｒの制御入力端に生ずる入力回
路内の制御信号はそのつどのスイッチングしきいをまさ
に信号レベル目標値に相当する高さに設定される。
合には、大きさＯであってもよい。低域通過回路ＴＰの
出力信号は関節増幅器ＲＶ内で、代表的なディジタル信
号のマーク−スペース比の割合およびリミッタ回路ＢＳ
の特性に応じて定められる基準信号（ｂ）と関係付けら
れ、従って調節増幅器ＲＶの出力端、従ってまた入力回
路Ｅ１、・・・Ｅｎ、Ｅｒの制御入力端に生ずる入力回
路内の制御信号はそのつどのスイッチングしきいをまさ
に信号レベル目標値に相当する高さに設定される。
たとえば回路システム内の供給電圧の変化に基ついて、
代表的なディジタル信号の位置が変化すると、その有限
のエツジ立ち上がりが入力回路Ｅｒ内の応答しきいの通
過の際に、レベル上昇の際には“Ｈ″ビット継続時間が
延長され、また“Ｌ”ビット継続時間が短縮されること
、または逆にレベル低下の際には“Ｈ”ビット継続時間
が短縮され、また“Ｌ”ビット継続時間が延長されるこ
とに通ずる。このことは、低域通過回路ＴＰの出力信号
、従ってまた調節増幅器ＲＶを介して入力回路Ｅ１、・
・・Ｅｎ、Ｅｒの制御入力端Ｓに供給される制御信号に
相応の変化を生じさせ、その結果として、そのつどのス
イッチングしきいが相応に上昇または低下せしめられ、
従ってディジタル信号の位置変化がスイッチングしきい
の位置変化により補償される。
代表的なディジタル信号の位置が変化すると、その有限
のエツジ立ち上がりが入力回路Ｅｒ内の応答しきいの通
過の際に、レベル上昇の際には“Ｈ″ビット継続時間が
延長され、また“Ｌ”ビット継続時間が短縮されること
、または逆にレベル低下の際には“Ｈ”ビット継続時間
が短縮され、また“Ｌ”ビット継続時間が延長されるこ
とに通ずる。このことは、低域通過回路ＴＰの出力信号
、従ってまた調節増幅器ＲＶを介して入力回路Ｅ１、・
・・Ｅｎ、Ｅｒの制御入力端Ｓに供給される制御信号に
相応の変化を生じさせ、その結果として、そのつどのス
イッチングしきいが相応に上昇または低下せしめられ、
従ってディジタル信号の位置変化がスイッチングしきい
の位置変化により補償される。
入力回路Ｅおよび制御回路Ｓの実現の仕方の詳細は第２
図に示されている。第２図に示されている本発明による
回路装置の実施例では、入力回路Ｅおよびリミッタ回路
ＢＳはＣ−ＭＯ３技術で実現されている。第２図によれ
ば、入力回路たとえばＥｎはそのディジタル信号路ｅｎ
−ａｎに挿入されるゲート回路内のスイッチングトラン
ジスタＴｓｎにより形成されており、そのゲート電極に
共通の制御回路Ｓが通じており、またこのスイッチング
トランジスタは出力側で負荷トランジスタＴｌｎを介し
て供給電圧ＵＤＤ（たとえば十〇ＤＯ）に接続されてい
る。その際この実施例ではスイッチングトランジスタＴ
ｓｎはｎチャネル−エンハンスメント形電界効果トラン
ジスタであり、また供給電圧源ＵＤＤと一緒に電流源回
路を形成する負荷トランジスタＴＪｎはｐチャネル−エ
ンハンスメント形電界効果トランジスタである。相応の
仕方で、しきい値回路Ｅｒが代表的なディジタル信号に
より通過されるゲート回路内のディジタル信号路ｅｒ−
ａｒ内に挿入されているスイ。
図に示されている。第２図に示されている本発明による
回路装置の実施例では、入力回路Ｅおよびリミッタ回路
ＢＳはＣ−ＭＯ３技術で実現されている。第２図によれ
ば、入力回路たとえばＥｎはそのディジタル信号路ｅｎ
−ａｎに挿入されるゲート回路内のスイッチングトラン
ジスタＴｓｎにより形成されており、そのゲート電極に
共通の制御回路Ｓが通じており、またこのスイッチング
トランジスタは出力側で負荷トランジスタＴｌｎを介し
て供給電圧ＵＤＤ（たとえば十〇ＤＯ）に接続されてい
る。その際この実施例ではスイッチングトランジスタＴ
ｓｎはｎチャネル−エンハンスメント形電界効果トラン
ジスタであり、また供給電圧源ＵＤＤと一緒に電流源回
路を形成する負荷トランジスタＴＪｎはｐチャネル−エ
ンハンスメント形電界効果トランジスタである。相応の
仕方で、しきい値回路Ｅｒが代表的なディジタル信号に
より通過されるゲート回路内のディジタル信号路ｅｒ−
ａｒ内に挿入されているスイ。
チングトランジスタＴｓｒにより形成されており、その
デー１〜電極に制御回路Ｓが通じており、またスイッチ
ングトランジスタＴｓｒは出力１則でｍＡトランジスタ
Ｔｌｒを介して供給電圧源ＬＪｏｏに接続されている。
デー１〜電極に制御回路Ｓが通じており、またスイッチ
ングトランジスタＴｓｒは出力１則でｍＡトランジスタ
Ｔｌｒを介して供給電圧源ＬＪｏｏに接続されている。
リミッタ回路ＢＳは２つのトランジスタ’ｒｐｂ。
Ｔｎｂを有するＣ−ＭＯＳインバータ回路により形成さ
れている。第２図にさらに示されているように、低域通
過回路ＴＰは簡単なＲＣ回路により形成されていてよい
。低域通過回路ＴＰＯ後に、第２図による実施例では、
差増幅器ＲＶの形態の調節増幅器が接続されており、そ
の際に差増幅器ＲＶの反転入力端（−）への接続により
リミッタ回路ＢＳ内で行われるディジタル信号反転が考
慮に入れられる。その非反転入力端（＋）において、第
２図による実施例では、差増幅器ＲＶに、供給電圧ＵＯ
Ｏから回路システムの正規状態で与えられる代表的なデ
ィジタル信号のマーク−スペース比に応じて選定された
オーム抵抗Ｒ１、Ｒ２から成る分圧器により得られる基
準電圧が供給される。
れている。第２図にさらに示されているように、低域通
過回路ＴＰは簡単なＲＣ回路により形成されていてよい
。低域通過回路ＴＰＯ後に、第２図による実施例では、
差増幅器ＲＶの形態の調節増幅器が接続されており、そ
の際に差増幅器ＲＶの反転入力端（−）への接続により
リミッタ回路ＢＳ内で行われるディジタル信号反転が考
慮に入れられる。その非反転入力端（＋）において、第
２図による実施例では、差増幅器ＲＶに、供給電圧ＵＯ
Ｏから回路システムの正規状態で与えられる代表的なデ
ィジタル信号のマーク−スペース比に応じて選定された
オーム抵抗Ｒ１、Ｒ２から成る分圧器により得られる基
準電圧が供給される。
第２図による回路装置では、個々の信号路入力端６１、
・・・ｅｎ、ｅｒにそれぞれディジタル信号状態“Ｈ”
でたとえば約−１■の電位が、またディジタル信号状態
“Ｌ″でたとえば約−２Ｖの電位が与えられている。そ
の際にディジタル信号はたとえば直流なしのコードにコ
ード化されていてよく、その際には統計的に、すなわら
十分に長い時間にわたって見て、両電位状態が等しい長
さで現れるはずである。入力回路Ｅ１、・・・Ｅｎ、Ｅ
ｒの制御入力端、従ってまた入力回路のそのつどのスイ
ッチングトランジスタ・・・、Ｔｓｎ、Ｔｓｒのゲート
電極にはその際に制御回路Ｓからたとえば約＋０．４■
の制御電位が与えられ、その際に負荷トランジスタＴｌ
と接続されているスイッチングトランジスタＴｓのスイ
ッチングしきいはたとえば約−１，８■のしきい電圧だ
けその下に位置してよい。
・・・ｅｎ、ｅｒにそれぞれディジタル信号状態“Ｈ”
でたとえば約−１■の電位が、またディジタル信号状態
“Ｌ″でたとえば約−２Ｖの電位が与えられている。そ
の際にディジタル信号はたとえば直流なしのコードにコ
ード化されていてよく、その際には統計的に、すなわら
十分に長い時間にわたって見て、両電位状態が等しい長
さで現れるはずである。入力回路Ｅ１、・・・Ｅｎ、Ｅ
ｒの制御入力端、従ってまた入力回路のそのつどのスイ
ッチングトランジスタ・・・、Ｔｓｎ、Ｔｓｒのゲート
電極にはその際に制御回路Ｓからたとえば約＋０．４■
の制御電位が与えられ、その際に負荷トランジスタＴｌ
と接続されているスイッチングトランジスタＴｓのスイ
ッチングしきいはたとえば約−１，８■のしきい電圧だ
けその下に位置してよい。
入力端ｅｒに生じている信号状態“Ｈ”では入力回路Ｅ
ｒ内でスイッチングトランジスタＴｓｒが非導通状態に
あり、また約＋１ｖのスイッチングしきいを有していて
よいリミッタ回路ＢＳＯ入力端にたとえば約＋３．３■
の電位が生じ、それに基づいてＣ−ＭＯＳインバータ回
路のｐチャネル・トランジスタＴｐｂは非導通状態（ま
たはせいぜい非常に弱い導通状！３）にあり、またｎチ
ャネル・トランジスタＴｎｂは良好な導通状態にある。
ｒ内でスイッチングトランジスタＴｓｒが非導通状態に
あり、また約＋１ｖのスイッチングしきいを有していて
よいリミッタ回路ＢＳＯ入力端にたとえば約＋３．３■
の電位が生じ、それに基づいてＣ−ＭＯＳインバータ回
路のｐチャネル・トランジスタＴｐｂは非導通状態（ま
たはせいぜい非常に弱い導通状！３）にあり、またｎチ
ャネル・トランジスタＴｎｂは良好な導通状態にある。
ディジタル信号状態“Ｌ”の際には入力回路Ｅｒ内でス
イッチングトランジスタＴｓｒが導通状態にあり、また
リミッタ回路ＢＳの入力端にたとえば約−１，２Ｖの電
位が生じ、それに基づいてＣ−ＭＯＳインバータ回路の
ｐチャネル・トランジスタＴｐｂは導通状態にあり、ま
たｎチャネル・トランジスタＴｎｂは非導通状態にある
。
イッチングトランジスタＴｓｒが導通状態にあり、また
リミッタ回路ＢＳの入力端にたとえば約−１，２Ｖの電
位が生じ、それに基づいてＣ−ＭＯＳインバータ回路の
ｐチャネル・トランジスタＴｐｂは導通状態にあり、ま
たｎチャネル・トランジスタＴｎｂは非導通状態にある
。
低域通過回路ＴＰを介して、リミッタ出力端に生ずるデ
ィジタル信号の時間的平均値が差増幅器ＲＶの一方の入
力端（−）に到達し、その他方の入力端（＋）は基準電
位を与えられており、またその出力端から（たとえば直
流なしのコードの）ディジタル信号により守られている
マーク−スペース比１：１の際にたとえば＋０．４■の
上記の制御電位が出力され得る。
ィジタル信号の時間的平均値が差増幅器ＲＶの一方の入
力端（−）に到達し、その他方の入力端（＋）は基準電
位を与えられており、またその出力端から（たとえば直
流なしのコードの）ディジタル信号により守られている
マーク−スペース比１：１の際にたとえば＋０．４■の
上記の制御電位が出力され得る。
信号入力端ｓｒに生じておりかつ他のディジタル信号に
対して代表的なディジタル信号のマーク−スペース比が
（たとえば直流なしのコードの）マーク−スペース比１
：ｌから偏差すると、すなわち、十分に長い時間にわた
って見て、信号路入力端ｅｒに信号状態“Ｌ”よりも長
い（または短い）信号状態“Ｈ”が生じ、またその結果
としてリミッタ出力端に信号状態“Ｈ”よりも長い（ま
たは短い）信号状態′Ｌ”が生ずると、低域通過回路Ｔ
Ｐの出力信号の相応の低下（または上昇）、従ってまた
差増幅器ＲＶにおける入力信号差の相応の増大（または
減少）が生じ、このことは差増幅器ＲＶの出力端から入
力回路Ｅ１、・・・Ｅｎ、Ｅｒの制御入力端Ｓに供給さ
れる電位のたとえば０゜２■だけ相応の上昇（または低
下）を生じさせ、その結果として相応にＣ−ＭＯ３入力
回路・・・、Ｅｎ、Ｅｒのスイッチングしきいが上昇（
または低下）させられる。そのつどのスイッチングしき
いのこの位置変化によりそのつどのディジタル信号の位
置変化が補償される。
対して代表的なディジタル信号のマーク−スペース比が
（たとえば直流なしのコードの）マーク−スペース比１
：ｌから偏差すると、すなわち、十分に長い時間にわた
って見て、信号路入力端ｅｒに信号状態“Ｌ”よりも長
い（または短い）信号状態“Ｈ”が生じ、またその結果
としてリミッタ出力端に信号状態“Ｈ”よりも長い（ま
たは短い）信号状態′Ｌ”が生ずると、低域通過回路Ｔ
Ｐの出力信号の相応の低下（または上昇）、従ってまた
差増幅器ＲＶにおける入力信号差の相応の増大（または
減少）が生じ、このことは差増幅器ＲＶの出力端から入
力回路Ｅ１、・・・Ｅｎ、Ｅｒの制御入力端Ｓに供給さ
れる電位のたとえば０゜２■だけ相応の上昇（または低
下）を生じさせ、その結果として相応にＣ−ＭＯ３入力
回路・・・、Ｅｎ、Ｅｒのスイッチングしきいが上昇（
または低下）させられる。そのつどのスイッチングしき
いのこの位置変化によりそのつどのディジタル信号の位
置変化が補償される。
最後に言及すべきこととして、第２図による回路装置内
で個々の制御入力端Ｓは、個々の信号路・・・、ｏｎ−
ａｎ、ｏｒ−ａｒの間の結合を避けるため、コンデンサ
Ｃによりブロックされている。
で個々の制御入力端Ｓは、個々の信号路・・・、ｏｎ−
ａｎ、ｏｒ−ａｒの間の結合を避けるため、コンデンサ
Ｃによりブロックされている。
第１図は本発明による回路装置の１つの実施例の概要図
、第２図はこのような実施例の回路技術的な詳細を示す
図である。 ｅ１〜ｅｒ・・・回路入力端、信号路入力端、ｅｌ−ａ
１〜ｅｒ−ａｒ・・・ディジタル信号路、入力導線、Ｅ
ｌ−Ｅｒ・・・入力回路、Ｓ・・・制御入力端、Ｓ・・
・制御回路、ＢＳ・・・リミッタ回路、ＴＰ・・・低域
通過回路、ＲＶ・・・関節増幅器（差増幅器）、ｂ・・
・基準信号、ＴｓｎＳＴｓｒ・・・スイッチングトラン
ジスタ、Ｔｌｎ、Ｔｌｒ・・・負荷トランジスタ、ＵＤ
Ｄ・・・供給電圧源、Ｃ・・・コンデンサ、Ｔｐｂ、Ｔ
ｎｂ・・・トランジスタ（インバータ回路）、ＲＩＲ２
・・・オ−ムを氏抗。 １１ｉ１１８）代；〒人グ「】１１士冨村 渭 −１゜
ｒ、 、：：’；： 【１ノ：”、４）テ ＩＧ Ｉ
、第２図はこのような実施例の回路技術的な詳細を示す
図である。 ｅ１〜ｅｒ・・・回路入力端、信号路入力端、ｅｌ−ａ
１〜ｅｒ−ａｒ・・・ディジタル信号路、入力導線、Ｅ
ｌ−Ｅｒ・・・入力回路、Ｓ・・・制御入力端、Ｓ・・
・制御回路、ＢＳ・・・リミッタ回路、ＴＰ・・・低域
通過回路、ＲＶ・・・関節増幅器（差増幅器）、ｂ・・
・基準信号、ＴｓｎＳＴｓｒ・・・スイッチングトラン
ジスタ、Ｔｌｎ、Ｔｌｒ・・・負荷トランジスタ、ＵＤ
Ｄ・・・供給電圧源、Ｃ・・・コンデンサ、Ｔｐｂ、Ｔ
ｎｂ・・・トランジスタ（インバータ回路）、ＲＩＲ２
・・・オ−ムを氏抗。 １１ｉ１１８）代；〒人グ「】１１士冨村 渭 −１゜
ｒ、 、：：’；： 【１ノ：”、４）テ ＩＧ Ｉ
Claims (1)
- 【特許請求の範囲】 １）ＩＣモジュールを他のＩＣモジュールの出力ディジ
タル信号により駆動するための回路装置において、 個々のディジタル信号に対して互いに同種の入力回路（
Ｅｒ、Ｅｎ）が設けられており、それらのそのつどのス
イッチングしきいが、入力回路（Ｅｒ、Ｅｎ）に共通で
ありまた他のディジタル信号に対しても代表的なディジ
タル信号を与えられるリミッタ回路（ＢＳ）を有する制
御回路（Ｓ）と、その後に接続されており入力回路（Ｅ
ｒ、Ｅｎ）の制御入力端（ｓ）に通じている低域通過回
路（ＴＰ）とにより制御されて、代表的なディジタル信
号のなかに生ずる直流成分の割合に応じて設定されるこ
とを特徴とするディジタル信号によるＩＣモジュールの
駆動回路装置。 ２）入力回路（Ｅｒ、Ｅｎ）が、ディジタル信号路（ｅ
〜ａ）内に挿入されておりかつ負荷トランジスタ（Ｔｌ
）と接続されているゲート回路内のスイッチングトラン
ジスタ（Ｔｓ）により形成されており、そのゲート電極
に制御回路（Ｓ）が通じていることを特徴とする特許請
求の範囲第１項記載の回路装置。 ３）リミッタ回路（ＢＳ）が反転回路（Ｔｐｂ、Ｔｎｂ
）により形成されていることを特徴とする特許請求の範
囲第１項または第２項記載の回路装置。 ４）低域通過回路（ＴＰ）がＲＣ回路により形成されて
いることを特徴とする特許請求の範囲第１項ないし第３
項のいずれか１項に記載の回路装置。 ５）低域通過回路（ＴＰ）が調節増幅器（ＲＶ）を介し
て入力回路（Ｅｒ、Ｅｎ）の制御入力端（ｓ）と接続さ
れていることを特徴とする特許請求の範囲第１項ないし
第４項のいずれか１項に記載の回路装置。 ６）調節増幅器（ＲＶ）がその第２の入力端に基準信号
（ｂ）を与えられる差増幅器であることを特徴とする特
許請求の範囲第５項記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3608616.9 | 1986-03-14 | ||
| DE3608616 | 1986-03-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62226714A true JPS62226714A (ja) | 1987-10-05 |
Family
ID=6296403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62057861A Pending JPS62226714A (ja) | 1986-03-14 | 1987-03-12 | Ｉｃモジユ−ルの駆動回路装置 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4775808A (ja) |
| EP (1) | EP0243634B1 (ja) |
| JP (1) | JPS62226714A (ja) |
| AT (1) | ATE69527T1 (ja) |
| AU (1) | AU585702B2 (ja) |
| CA (1) | CA1269422A (ja) |
| DE (1) | DE3774474D1 (ja) |
| ES (1) | ES2026856T3 (ja) |
| HU (1) | HU203175B (ja) |
| LU (1) | LU86637A1 (ja) |
| RU (1) | RU2071636C1 (ja) |
| UA (1) | UA15567A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385915A (ja) * | 1989-08-30 | 1991-04-11 | Nec Corp | 自動デューテイ調整回路 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| LU86638A1 (de) * | 1986-03-14 | 1987-04-02 | Siemens Ag | Schaltungsanordnung zur zeitregeneration von breitband-digitalsignalen |
| DE4126740A1 (de) * | 1990-09-04 | 1992-03-12 | Siemens Ag | Schaltungsanordnung zur ueberwachung des potentialpegels auf elektrischen leitern |
| US5175451A (en) * | 1990-10-08 | 1992-12-29 | Sharp Kabushiki Kaisha | Biasing circuit for sense amplifier |
| US5341046A (en) * | 1992-12-07 | 1994-08-23 | Ncr Corporation | Threshold controlled input circuit for an integrated circuit |
| US5440244A (en) * | 1993-02-10 | 1995-08-08 | Cirrus Logic, Inc. | Method and apparatus for controlling a mixed voltage interface in a multivoltage system |
| US6914451B2 (en) * | 2001-10-17 | 2005-07-05 | Optillion Operations Ab | Adaptive level binary logic |
| DE50102690D1 (de) * | 2001-10-18 | 2004-07-29 | Pari Gmbh | Inhalationstherapievorrichtung |
| KR100675274B1 (ko) * | 2004-12-09 | 2007-01-26 | 삼성전자주식회사 | 입력 회로 및 방법 |
| US9294063B1 (en) * | 2012-05-15 | 2016-03-22 | Maxim Integrated Products, Inc. | Digital input circuit and method for high voltage sensors |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3537025A (en) * | 1967-11-06 | 1970-10-27 | Bell Telephone Labor Inc | Unitary circuit for clamping,amplification and automatic gain control |
| US3573492A (en) * | 1969-06-02 | 1971-04-06 | Rca Corp | Noise immunity circuit |
| DE2324692C2 (de) * | 1973-05-16 | 1983-07-21 | Robert Bosch Gmbh, 7000 Stuttgart | Digital-Analog-Wandler |
| JPS6011849B2 (ja) * | 1976-02-10 | 1985-03-28 | 日本電気株式会社 | オフセツト補償回路 |
| US4242604A (en) * | 1978-08-10 | 1980-12-30 | National Semiconductor Corporation | MOS Input circuit with selectable stabilized trip voltage |
| US4263555A (en) * | 1979-06-15 | 1981-04-21 | Rca Corporation | Signal detection system |
| JPS57115047A (en) * | 1981-01-08 | 1982-07-17 | Japanese National Railways<Jnr> | Method for link transmission of pulse information |
| JPS595740A (ja) * | 1982-06-30 | 1984-01-12 | Mitsubishi Electric Corp | 波形整形回路 |
| JPS6065557A (ja) * | 1983-09-21 | 1985-04-15 | Fujitsu Ltd | 集積回路装置 |
| DE3346725A1 (de) * | 1983-12-23 | 1985-07-04 | Robert Bosch Gmbh, 7000 Stuttgart | Kompensationsschaltung fuer datenmodulator |
| LU86638A1 (de) * | 1986-03-14 | 1987-04-02 | Siemens Ag | Schaltungsanordnung zur zeitregeneration von breitband-digitalsignalen |
| US4888064A (en) * | 1986-09-15 | 1989-12-19 | General Electric Company | Method of forming strong fatigue crack resistant nickel base superalloy and product formed |
-
1986
- 1986-10-28 LU LU86637A patent/LU86637A1/de unknown
-
1987
- 1987-03-11 DE DE8787103507T patent/DE3774474D1/de not_active Expired - Lifetime
- 1987-03-11 EP EP87103507A patent/EP0243634B1/de not_active Expired - Lifetime
- 1987-03-11 AT AT87103507T patent/ATE69527T1/de not_active IP Right Cessation
- 1987-03-11 ES ES198787103507T patent/ES2026856T3/es not_active Expired - Lifetime
- 1987-03-12 JP JP62057861A patent/JPS62226714A/ja active Pending
- 1987-03-12 CA CA000531811A patent/CA1269422A/en not_active Expired - Fee Related
- 1987-03-13 US US07/025,390 patent/US4775808A/en not_active Expired - Lifetime
- 1987-03-13 UA UA4202222A patent/UA15567A/uk unknown
- 1987-03-13 HU HU871125A patent/HU203175B/hu not_active IP Right Cessation
- 1987-03-13 RU SU874202222A patent/RU2071636C1/ru active
- 1987-03-13 AU AU69998/87A patent/AU585702B2/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385915A (ja) * | 1989-08-30 | 1991-04-11 | Nec Corp | 自動デューテイ調整回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE69527T1 (de) | 1991-11-15 |
| HUT43770A (en) | 1987-11-30 |
| CA1269422A (en) | 1990-05-22 |
| EP0243634B1 (de) | 1991-11-13 |
| RU2071636C1 (ru) | 1997-01-10 |
| ES2026856T3 (es) | 1992-05-16 |
| HU203175B (en) | 1991-05-28 |
| US4775808A (en) | 1988-10-04 |
| UA15567A (uk) | 1997-06-30 |
| LU86637A1 (de) | 1987-04-02 |
| AU585702B2 (en) | 1989-06-22 |
| AU6999887A (en) | 1987-09-17 |
| DE3774474D1 (de) | 1991-12-19 |
| EP0243634A1 (de) | 1987-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783607A (en) | TTL/CMOS compatible input buffer with Schmitt trigger | |
| EP0554121A2 (en) | Line termination circuit | |
| US6611157B2 (en) | Differential signal output circuit | |
| JPH02290327A (ja) | デジタル・インタフェース回路、デジタル入力回路及びデジタル変換回路 | |
| JPS62226714A (ja) | Ｉｃモジユ−ルの駆動回路装置 | |
| US5719525A (en) | Enhanced voltage tracking circuit for high voltage tolerant buffers | |
| US4642488A (en) | CMOS input buffer accepting TTL level inputs | |
| KR870006721A (ko) | 반도체 전자회로 | |
| KR100220656B1 (ko) | 입력버퍼회로 | |
| EP1032132B1 (en) | An output buffer for a low voltage differential signaling receiver | |
| US20070164805A1 (en) | Level shift circuit | |
| JPS6189715A (ja) | 電子フリツプフロツプ回路 | |
| JPH02892B2 (ja) | ||
| US4837778A (en) | Circuit arrangement for time-regeneration of broadband digital signals | |
| EP0365331A1 (en) | ECL to CMOS converter | |
| JP4641660B2 (ja) | レベルシフト回路 | |
| US5847576A (en) | Low power, variable logic threshold voltage, logic gates | |
| JP2593872B2 (ja) | レベル変換回路 | |
| JPH04260225A (ja) | 半導体集積回路 | |
| JPH01317077A (ja) | クランプ回路 | |
| TWI769003B (zh) | 具有自適應機制的電壓轉換電路 | |
| US6316984B1 (en) | Interface circuit | |
| JPH01223820A (ja) | パワーオン信号発生回路 | |
| JPH04154216A (ja) | 半導体集積回路 | |
| JPH02174315A (ja) | アナログスイッチ回路及び楽音信号発生回路 |