JPS595740A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPS595740A JPS595740A JP11504782A JP11504782A JPS595740A JP S595740 A JPS595740 A JP S595740A JP 11504782 A JP11504782 A JP 11504782A JP 11504782 A JP11504782 A JP 11504782A JP S595740 A JPS595740 A JP S595740A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- waveform shaping
- threshold value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は波形整形回路に係り、特に２値信号が伝送路中
で歪が加えられた信号を取り扱う信号処理装置で、最適
の信号レベル制御を行なうための波形整形回路に関する
ものである。
で歪が加えられた信号を取り扱う信号処理装置で、最適
の信号レベル制御を行なうための波形整形回路に関する
ものである。
一般に、信号処理装置の多くは、伝送路中の帯域が有限
であるため、信号波形かなまり、また歪か加わった信号
を最適レベルで電圧比較し、論理レベル（ＴＴＬレベル
等）に変換した後に処理を行なっており、このように、
上記信号を最適レベルとすることがＡＴ Ｃ（Ａｕｔｏ
ｍａｔｉｃ Ｔｈｒｅｓｈｏｌｄ ＬｅｖｅｌＣ□ｎｔ
ｒｏｌ ） Ｔ： アル。
であるため、信号波形かなまり、また歪か加わった信号
を最適レベルで電圧比較し、論理レベル（ＴＴＬレベル
等）に変換した後に処理を行なっており、このように、
上記信号を最適レベルとすることがＡＴ Ｃ（Ａｕｔｏ
ｍａｔｉｃ Ｔｈｒｅｓｈｏｌｄ ＬｅｖｅｌＣ□ｎｔ
ｒｏｌ ） Ｔ： アル。
従来の波形整形回路としては、第１図に示すものか知ら
れている。第１図は従来の波形整形回路を示す回路構成
図である。第１図において、１は信号の入力端子、２，
３は入力信号のピーク電圧を検出するそれぞれ正及び負
のピーク検出器、４は加算器、５は反転器、６はボルテ
ージコンパレータ、７は論理レベルになった再生信号の
出力端子である。
れている。第１図は従来の波形整形回路を示す回路構成
図である。第１図において、１は信号の入力端子、２，
３は入力信号のピーク電圧を検出するそれぞれ正及び負
のピーク検出器、４は加算器、５は反転器、６はボルテ
ージコンパレータ、７は論理レベルになった再生信号の
出力端子である。
第２図は第１図に示す波形整形回路における各部の波形
図である。第２図のＡはデユーティ５０チの方形波が伝
送路中で帯域の有限のため波形がなまり、また歪が発生
した入力信号、Ｂ及びＣはそれぞれ正及び負のピーク検
出器２，３の出力でアリ、その電圧はｖｂ及びｖｃ（Ｖ
Ｃ〈０）、Ｄは反転器５の出力であり、その電圧はＶｄ
＝−（Ｖ、＋ｖｏ）、Ｅはボルテージコンパレータ６の
出力をなす再生信号である。
図である。第２図のＡはデユーティ５０チの方形波が伝
送路中で帯域の有限のため波形がなまり、また歪が発生
した入力信号、Ｂ及びＣはそれぞれ正及び負のピーク検
出器２，３の出力でアリ、その電圧はｖｂ及びｖｃ（Ｖ
Ｃ〈０）、Ｄは反転器５の出力であり、その電圧はＶｄ
＝−（Ｖ、＋ｖｏ）、Ｅはボルテージコンパレータ６の
出力をなす再生信号である。
次に、上記従来の波形整形回路の動作を、第１図及び第
２図を用いて説明する。信号の入力端子１に印加される
入力信号Ａは歪んでいるが、各ピーク検出器２，３、加
算器４及び反転器５により負の閾値かボルテージコンパ
レータ６に与えられているので、出力端子７には歪のな
い再生信号Ｅ（デユーティが５０係）が得られる。しか
し、入力信号Ａの歪かさらに増大すると、＋Ｖｄ＋ ＝
＋Ｖ、 ＩＶｏｌ ＞ ＩＶｏｌとなる場合も出てく
る。これは、閾値を与えている反転器５の出力電圧Ｖｄ
が入力信号Ａの振幅外になった場合であり、出力端子７
にはＨレベルしか出力されず、このため正常な動作が行
なわれない欠点があった。第１図に示される波形整形回
路は、入力信号Ａの歪の出方がある程度限定されている
場合には有効であるが、充分に狭い範囲に限定できない
場合には上記の欠点が生ずる。加えて、入力信号Ａの周
波数が高い場合には、各ピーク検出器２，３を精度良く
作ることも非常に難しくなるという欠点があった。
２図を用いて説明する。信号の入力端子１に印加される
入力信号Ａは歪んでいるが、各ピーク検出器２，３、加
算器４及び反転器５により負の閾値かボルテージコンパ
レータ６に与えられているので、出力端子７には歪のな
い再生信号Ｅ（デユーティが５０係）が得られる。しか
し、入力信号Ａの歪かさらに増大すると、＋Ｖｄ＋ ＝
＋Ｖ、 ＩＶｏｌ ＞ ＩＶｏｌとなる場合も出てく
る。これは、閾値を与えている反転器５の出力電圧Ｖｄ
が入力信号Ａの振幅外になった場合であり、出力端子７
にはＨレベルしか出力されず、このため正常な動作が行
なわれない欠点があった。第１図に示される波形整形回
路は、入力信号Ａの歪の出方がある程度限定されている
場合には有効であるが、充分に狭い範囲に限定できない
場合には上記の欠点が生ずる。加えて、入力信号Ａの周
波数が高い場合には、各ピーク検出器２，３を精度良く
作ることも非常に難しくなるという欠点があった。
本発明は上記のような従来のものの欠点を除去するため
になされたもので、入力信号を方形波に整形する波形整
形手段と、前記方形波より直流分を検出する直流検出手
段と、基準電圧を出力する基準電圧発生手段と、前記直
流検出手段によって得られた電圧と前記基準電圧との差
を検出して、 ゛その差を減少させるように、前記
波形整形手段の閾値を制御すべく構成された制御手段と
からなる構成を有し、簡単な回路構成により高性能なＡ
ＴＣを行なうことができるようにした波形整形回路を提
供することを目的としている。
になされたもので、入力信号を方形波に整形する波形整
形手段と、前記方形波より直流分を検出する直流検出手
段と、基準電圧を出力する基準電圧発生手段と、前記直
流検出手段によって得られた電圧と前記基準電圧との差
を検出して、 ゛その差を減少させるように、前記
波形整形手段の閾値を制御すべく構成された制御手段と
からなる構成を有し、簡単な回路構成により高性能なＡ
ＴＣを行なうことができるようにした波形整形回路を提
供することを目的としている。
以下、本発明の一実施例を図について説明する。
第３図は本発明の一実施例である波形整形回路を示す回
路構成図である。第３図は入力信号を論理レベルの方形
波に波形整形する場合を示し、１は信号の入力端子、６
は波形整形手段となるボルテージコンパレータ、７は再
生信号の出力端子、８は直流検出手段となるＬＰＦ（低
域通過フィルタ：Ｌｏｗ Ｐａ５ｓ Ｆｉｌｔｅｒ ）
、９は基準電圧発生手段となる定電圧源、１０は制御手
段となる差動増幅器である。また、第４図は第３図に示
す波形整形回路における各部の波形図である。
路構成図である。第３図は入力信号を論理レベルの方形
波に波形整形する場合を示し、１は信号の入力端子、６
は波形整形手段となるボルテージコンパレータ、７は再
生信号の出力端子、８は直流検出手段となるＬＰＦ（低
域通過フィルタ：Ｌｏｗ Ｐａ５ｓ Ｆｉｌｔｅｒ ）
、９は基準電圧発生手段となる定電圧源、１０は制御手
段となる差動増幅器である。また、第４図は第３図に示
す波形整形回路における各部の波形図である。
次に、上記本発明の一実施例である波形整形回路の動作
を、第３図及び第４図を用いて説明する。
を、第３図及び第４図を用いて説明する。
今、差動増幅器１０の出力信号Ｈとして、第４図に示す
ように電圧ｖｈか零であるとする。入力端子１に第４図
に示すような入力信号Ａが入力されると、ボルテージコ
ンパレータ６は閾値か零であるから、第４図に示す再生
信号Ｅを出力する。この再生信号Ｅの１ルベル及びＬレ
ベルの電圧をそれぞれＶｅ及び零とすると、ＬＰＦ８の
出力Ｆには、第４図に示すように方形波の再生信号Ｅの
直流成分か表われ、その電圧■ｆは、 である。
ように電圧ｖｈか零であるとする。入力端子１に第４図
に示すような入力信号Ａが入力されると、ボルテージコ
ンパレータ６は閾値か零であるから、第４図に示す再生
信号Ｅを出力する。この再生信号Ｅの１ルベル及びＬレ
ベルの電圧をそれぞれＶｅ及び零とすると、ＬＰＦ８の
出力Ｆには、第４図に示すように方形波の再生信号Ｅの
直流成分か表われ、その電圧■ｆは、 である。
一方、定電圧源９からの出力電圧Ｇである第４図に示す
基準電圧Ｖ、と上記直流成分電圧ｖｆとか、差動増幅器
１０に入力されると、各電圧Ｖ、とＶｆの電圧差が出力
信号Ｈとして出力され、第４図に示すようにその電圧Ｖ
ｈ （Ｖｈ ” Ｖ７− ％ ）がボルテージコンパレ
ータ６に閾値として入力される。ここて、基準・電圧Ｖ
、をｉＶｅとすると、出力信号Ｈの電圧ｖｈは、 − となる。再生信号Ｅはｄ＜７Ｃ′あるから、電圧ｖｈは
負の値となり、このためボルテージコンパレータ６の閾
値は下降してその出力である再生信号Ｅは、第４図に示
すようなＥ′の波形に変わり、デユーティ（（１）は５
０％に近づく。この結果、入力信号Ａは歪か最小に抑え
られた方形波に波形整形されて出力端子７に出力される
。
基準電圧Ｖ、と上記直流成分電圧ｖｆとか、差動増幅器
１０に入力されると、各電圧Ｖ、とＶｆの電圧差が出力
信号Ｈとして出力され、第４図に示すようにその電圧Ｖ
ｈ （Ｖｈ ” Ｖ７− ％ ）がボルテージコンパレ
ータ６に閾値として入力される。ここて、基準・電圧Ｖ
、をｉＶｅとすると、出力信号Ｈの電圧ｖｈは、 − となる。再生信号Ｅはｄ＜７Ｃ′あるから、電圧ｖｈは
負の値となり、このためボルテージコンパレータ６の閾
値は下降してその出力である再生信号Ｅは、第４図に示
すようなＥ′の波形に変わり、デユーティ（（１）は５
０％に近づく。この結果、入力信号Ａは歪か最小に抑え
られた方形波に波形整形されて出力端子７に出力される
。
以上のように、本発明に係る波形整形回路によれば、波
形整形手段となるボルテージコンパレータの閾値電圧を
得るのに、直流検出手段となるＬＰＦ 、基準電圧発生
手段となる定電圧源及び制御手段きなる差動増幅器から
なる負帰還ループ回路を構成したものであるから、極め
て簡単な回路構成によって高性能なＡＴＣを行なうこと
かできる波形整形回路か得られるとともに、基準電圧を
可変にすることにより、必要とされるデユーティ比の方
形波に確実、容易に波形整形することを可能となし得る
優れた効果を奏するものである。
形整形手段となるボルテージコンパレータの閾値電圧を
得るのに、直流検出手段となるＬＰＦ 、基準電圧発生
手段となる定電圧源及び制御手段きなる差動増幅器から
なる負帰還ループ回路を構成したものであるから、極め
て簡単な回路構成によって高性能なＡＴＣを行なうこと
かできる波形整形回路か得られるとともに、基準電圧を
可変にすることにより、必要とされるデユーティ比の方
形波に確実、容易に波形整形することを可能となし得る
優れた効果を奏するものである。
第１図は従来の波形整形回路を示す回路構成図、第２図
は第１図に示す波形整形回路における各部の波形図、第
３図は本発明の一実施例である波形整形回路を示す回路
構成図、第４図は第３図に示す波形整形回路における各
部の波形図である。 １・・・・・・・・・入力端子、６・・・・・・・・・
ボルテージコンパレータ、７・・・・・・・・・出力端
子、８・・・・・・・・・ＬＰＦ（低域通過フィルタ）
、９・・・・・・・・定電圧源、１ｏ・・・曲・・差動
増幅器。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛野信− 第１図 第２図 第３図 第４図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−１１５０４７号２
、発明の名称 波形整形回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号
５、 補正の対象 明細書の特許請求の範囲の欄、明細
書の発明の詳細な説明の欄。 ６、補正の内容 （１） 明細書の「４１！許請求の範囲」を別紙の通
りに補正する。 （２）明細書第２頁第１１〜１２行目の［このように、
・・−・ことが」を、［上記信号に最適レベルを与える
ことが」と補正する。 （３） 明細書第５頁第１４〜１５行目の［とじて、
・ ・ように」を、「の」と補正する。 （４）明細書第６頁第１４行目の「再生信号Ｅ」を、［
再生信号Ｅは第４図に示した例において」と補正する。 特許請求の範囲 （１）入力信号を方形波に整形する波形整形手段と、前
記方形波より直流分を検出する直流検出手段と、基準電
圧を出力する基準電圧発生手段と、前記直流検出手段に
よって得られた電圧と前記基準電圧との差を検出して、
その差を減少させるように、前記波形整形手段の閾値を
制御すべく構成された制御手段とからなるこ♂を特徴と
する波形−夕を用いたことを特徴とする特許請求の範囲
第イルタ）を用いたことを特徴とする特許請求の範１９
１
は第１図に示す波形整形回路における各部の波形図、第
３図は本発明の一実施例である波形整形回路を示す回路
構成図、第４図は第３図に示す波形整形回路における各
部の波形図である。 １・・・・・・・・・入力端子、６・・・・・・・・・
ボルテージコンパレータ、７・・・・・・・・・出力端
子、８・・・・・・・・・ＬＰＦ（低域通過フィルタ）
、９・・・・・・・・定電圧源、１ｏ・・・曲・・差動
増幅器。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛野信− 第１図 第２図 第３図 第４図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−１１５０４７号２
、発明の名称 波形整形回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号
５、 補正の対象 明細書の特許請求の範囲の欄、明細
書の発明の詳細な説明の欄。 ６、補正の内容 （１） 明細書の「４１！許請求の範囲」を別紙の通
りに補正する。 （２）明細書第２頁第１１〜１２行目の［このように、
・・−・ことが」を、［上記信号に最適レベルを与える
ことが」と補正する。 （３） 明細書第５頁第１４〜１５行目の［とじて、
・ ・ように」を、「の」と補正する。 （４）明細書第６頁第１４行目の「再生信号Ｅ」を、［
再生信号Ｅは第４図に示した例において」と補正する。 特許請求の範囲 （１）入力信号を方形波に整形する波形整形手段と、前
記方形波より直流分を検出する直流検出手段と、基準電
圧を出力する基準電圧発生手段と、前記直流検出手段に
よって得られた電圧と前記基準電圧との差を検出して、
その差を減少させるように、前記波形整形手段の閾値を
制御すべく構成された制御手段とからなるこ♂を特徴と
する波形−夕を用いたことを特徴とする特許請求の範囲
第イルタ）を用いたことを特徴とする特許請求の範１９
１
Claims (4)
- （１）入力信号を方形波に整形する波形整形手段と、前
記方形波より直流分を検出する直流検出手段と、基準電
圧を出力する基準電圧発生手段と、前記直流検出手段に
よって得られた電圧と前記基準電圧との差を検出して、
その差を減少させるように、前記波形整形手段の閾値を
制御すべく構成された制御手段とからなることを特徴と
する波形整形回路。 - （２）前記波形整形手段として、ボルテージコンパレー
タを用いたことを特徴とする特許請求の範囲第１項記載
の波形整形回路。 - （３）前記直流検出手段として、ＬＰＦ（低域通過フィ
ルタ）を用いたことを特徴とする特許請求の範囲第１項
又は第２項記載の波形整形回路。 - （４）前記制御手段として、差動増幅器を用いたことを
特徴とする特許請求の範囲第１項ないし第
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11504782A JPS595740A (ja) | 1982-06-30 | 1982-06-30 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11504782A JPS595740A (ja) | 1982-06-30 | 1982-06-30 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595740A true JPS595740A (ja) | 1984-01-12 |
Family
ID=14652864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11504782A Pending JPS595740A (ja) | 1982-06-30 | 1982-06-30 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0232181A2 (en) * | 1986-02-07 | 1987-08-12 | Matsushita Electric Industrial Co., Ltd. | Digital information reproducing apparatus |
| US4775808A (en) * | 1986-03-14 | 1988-10-04 | Siemens Aktiengesellschaft | Circuit arrangement for driving an IC module with digital signals |
-
1982
- 1982-06-30 JP JP11504782A patent/JPS595740A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0232181A2 (en) * | 1986-02-07 | 1987-08-12 | Matsushita Electric Industrial Co., Ltd. | Digital information reproducing apparatus |
| US4775808A (en) * | 1986-03-14 | 1988-10-04 | Siemens Aktiengesellschaft | Circuit arrangement for driving an IC module with digital signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0529836A1 (en) | Integrating phase detector | |
| US4415862A (en) | Pulse width modulation amplifier | |
| JPH04358443A (ja) | 光受信器 | |
| JPS62260408A (ja) | 分離障壁に結合される信号のタイミングが精密な絶縁増幅器 | |
| US6237107B1 (en) | Dynamic slew rate control output buffer | |
| US5014316A (en) | Compatible quadrature amplitude modulation detector system | |
| JPS6237562B2 (ja) | ||
| JP3068642B2 (ja) | 出力の歪みを検知するための回路 | |
| JPS595740A (ja) | 波形整形回路 | |
| US4531095A (en) | Impulse noise reduction by linear interpolation having immunity to white noise | |
| JPH0828636B2 (ja) | Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 | |
| JPH1117478A (ja) | 電力増幅装置 | |
| JPS58142620A (ja) | 波形整形回路 | |
| US4471311A (en) | Detector circuit having AGC function | |
| JP3714688B2 (ja) | 制御フィードバック型電荷／電圧変換器 | |
| JPS62233921A (ja) | 直流補償回路 | |
| US4568980A (en) | Video clamping correction circuit | |
| JP2675742B2 (ja) | ピーク検出機能付きクランプ回路 | |
| JPH0644704B2 (ja) | ヒステリシス付差動コンパレ−タ回路 | |
| JPS59181897A (ja) | 音響装置 | |
| JPS631501Y2 (ja) | ||
| JPS5943617A (ja) | 制限増幅器 | |
| JP2620367B2 (ja) | Ａｇｃ回路 | |
| JPS5929434Y2 (ja) | 信号検出回路 | |
| JPS6139769B2 (ja) |