JPS6139769B2 - - Google Patents
Info
- Publication number
- JPS6139769B2 JPS6139769B2 JP53071219A JP7121978A JPS6139769B2 JP S6139769 B2 JPS6139769 B2 JP S6139769B2 JP 53071219 A JP53071219 A JP 53071219A JP 7121978 A JP7121978 A JP 7121978A JP S6139769 B2 JPS6139769 B2 JP S6139769B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse
- input signal
- comparison circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude without controlling loop
Landscapes
- Manipulation Of Pulses (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
この発明は、例えば、FM受信機において入力
信号の振幅を一定値に制限する振幅制限装置、い
わゆるリミツタ装置に関する。
信号の振幅を一定値に制限する振幅制限装置、い
わゆるリミツタ装置に関する。
この種の振幅制限装置は一般に一定レベル以下
の入力信号には応答しないように、ヒステリシス
特性が持たされている。このため入力信号が単一
の正弦波でない場合、例えばFS信号の周波数が
変化する部分で復調信号に歪が発生する。
の入力信号には応答しないように、ヒステリシス
特性が持たされている。このため入力信号が単一
の正弦波でない場合、例えばFS信号の周波数が
変化する部分で復調信号に歪が発生する。
第１図は従来の振幅制限装置を示す。入力端子
１１から例えば第２図Ａに示す波形の入力信号が
演算増幅器で構成された比較回路１２の反転入力
端に与えられる。この比較回路１２の非反転入力
端は抵抗器１３を通じて接地され、零電位と比較
される。比較回路１２の出力は出力端子１４に供
給されると共に抵抗器１５を通じて非反転入力端
子に帰還される。この帰還により、つまり抵抗器
１３，１５によりヒステリシス動作が発生させ
る。この結果、出力端子１４の出力が高レベルの
時ＶH、低レベルの時ＶLなる比較電圧（第２図
Ｃ）が非反転入力端に与えられる。入力信号がＶ
Hを超えると出力は第２図Ｂに示すように低レベ
ルになり、入力信号がＶL以下になると出力は高
レベルになる。
１１から例えば第２図Ａに示す波形の入力信号が
演算増幅器で構成された比較回路１２の反転入力
端に与えられる。この比較回路１２の非反転入力
端は抵抗器１３を通じて接地され、零電位と比較
される。比較回路１２の出力は出力端子１４に供
給されると共に抵抗器１５を通じて非反転入力端
子に帰還される。この帰還により、つまり抵抗器
１３，１５によりヒステリシス動作が発生させ
る。この結果、出力端子１４の出力が高レベルの
時ＶH、低レベルの時ＶLなる比較電圧（第２図
Ｃ）が非反転入力端に与えられる。入力信号がＶ
Hを超えると出力は第２図Ｂに示すように低レベ
ルになり、入力信号がＶL以下になると出力は高
レベルになる。
このように従来の振幅制限装置においては一定
レベル以下の入力信号に対し応答しないようにヒ
ステリシス特性が持たされている。従つて入力信
号に対する比較電圧は零電位にならず、入力信号
の正確な零交叉点を抽出することができなかつ
た。このため例えばFM受信機の振幅制限装置に
適用した時、一般に入力信号は単一正弦波でなく
複雑な波形をもつため復調信号の歪が増大する欠
点があつた。FS信号の受信においてはその周波
数が切替る部分で復調信号に歪が発生した。
レベル以下の入力信号に対し応答しないようにヒ
ステリシス特性が持たされている。従つて入力信
号に対する比較電圧は零電位にならず、入力信号
の正確な零交叉点を抽出することができなかつ
た。このため例えばFM受信機の振幅制限装置に
適用した時、一般に入力信号は単一正弦波でなく
複雑な波形をもつため復調信号の歪が増大する欠
点があつた。FS信号の受信においてはその周波
数が切替る部分で復調信号に歪が発生した。
この発明の目的は、一定レベル以下の入力信号
には応答せず、つまり従来のヒステリシス特性を
持つものと同様の効果があり、しかも入力信号の
零交叉点で正確に出力が反転する振幅制限装置を
提供することにある。
には応答せず、つまり従来のヒステリシス特性を
持つものと同様の効果があり、しかも入力信号の
零交叉点で正確に出力が反転する振幅制限装置を
提供することにある。
この発明によれば、入力信号は実質的にヒステ
リシス特性を持たない第１比較回路と、ヒステリ
シス特性を持つ第２比較回路とに供給される。こ
れ等比較回路の出力パルスの前縁と前縁との間、
また後縁と後縁との間のパルスが第１パルス発生
回路及び第２パルス発生回路で得られる。これ等
両パルス発生回路の出力パルスの前縁によりフリ
ツプフロツプがセツトリセツトされる。このフリ
ツプフロツプより振幅制限された出力が得られ
る。このようにして、第１比較回路からの零電位
との交叉点でフリツプフロツプの反転の時点が決
まり、しかもその反転の制御は第２比較回路の出
力の反転により行われるため、小さいレベルの入
力信号には応答しない。
リシス特性を持たない第１比較回路と、ヒステリ
シス特性を持つ第２比較回路とに供給される。こ
れ等比較回路の出力パルスの前縁と前縁との間、
また後縁と後縁との間のパルスが第１パルス発生
回路及び第２パルス発生回路で得られる。これ等
両パルス発生回路の出力パルスの前縁によりフリ
ツプフロツプがセツトリセツトされる。このフリ
ツプフロツプより振幅制限された出力が得られ
る。このようにして、第１比較回路からの零電位
との交叉点でフリツプフロツプの反転の時点が決
まり、しかもその反転の制御は第２比較回路の出
力の反転により行われるため、小さいレベルの入
力信号には応答しない。
第３図はこの発明による振幅制限装置の一例を
示し、入力端子１１からの入力信号（第４図Ａ）
はヒステリシス特性を実質的に持たない第１比較
回路１６及びヒステリシス特性を持つ第２比較回
路１７にそれぞれ供給される。第１比較回路１６
では入力信号は演算増幅器１８の反転入力端に供
給され、その非反転入力端は接地されている。よ
つて入力信号は零電位と比較され、その出力は第
４図Ｂに示すように入力信号が零電位より大きい
と低レベルに、小さいと高レベルになる。
示し、入力端子１１からの入力信号（第４図Ａ）
はヒステリシス特性を実質的に持たない第１比較
回路１６及びヒステリシス特性を持つ第２比較回
路１７にそれぞれ供給される。第１比較回路１６
では入力信号は演算増幅器１８の反転入力端に供
給され、その非反転入力端は接地されている。よ
つて入力信号は零電位と比較され、その出力は第
４図Ｂに示すように入力信号が零電位より大きい
と低レベルに、小さいと高レベルになる。
第２比較回路１７は例えば第１図に示したもの
と同様に構成でき、演算増幅器１２と、ヒステリ
シス特性を持たせるための抵抗器１３，１５とに
より構成される。その出力は第２図の場合と同様
に第４図Ｃに示すように入力信号がＶHより大き
いと低レベルが、ＶLより小さいと高レベルがそ
れぞれ出力される。演算増幅器１２の非反転入力
端には第４図Ｄに示す基準電圧が現われる。入力
信号がＶHとＶLとの間にあるような小さいレベル
の場合は第２比較回路１７の出力は一定レベルと
なり、入力信号に応答しない。また第２比較回路
１７の出力は第１比較回路１６の出力より遅れた
ものとなる。
と同様に構成でき、演算増幅器１２と、ヒステリ
シス特性を持たせるための抵抗器１３，１５とに
より構成される。その出力は第２図の場合と同様
に第４図Ｃに示すように入力信号がＶHより大き
いと低レベルが、ＶLより小さいと高レベルがそ
れぞれ出力される。演算増幅器１２の非反転入力
端には第４図Ｄに示す基準電圧が現われる。入力
信号がＶHとＶLとの間にあるような小さいレベル
の場合は第２比較回路１７の出力は一定レベルと
なり、入力信号に応答しない。また第２比較回路
１７の出力は第１比較回路１６の出力より遅れた
ものとなる。
第１比較回路１６の出力は必要に応じて直列抵
抗器２１、シヤトンに接続された定電圧ダイオー
ド２２よりなるレベル変換回路２３を通じて第１
パルス発生器２８に供給される。同様に第２比較
回路１７の出力は抵抗器２５及び定電圧ダイオー
ド２６よりなるレベル変換回路２７を通じて第２
パルス発生回路２９へ供給される。
抗器２１、シヤトンに接続された定電圧ダイオー
ド２２よりなるレベル変換回路２３を通じて第１
パルス発生器２８に供給される。同様に第２比較
回路１７の出力は抵抗器２５及び定電圧ダイオー
ド２６よりなるレベル変換回路２７を通じて第２
パルス発生回路２９へ供給される。
第１パルス発生回路２８は第１比較回路１６の
出力パルスの後縁（立下り）と第２比較回路１７
の後縁（立下り）との間のパルスを発生するもの
である。例えばレベル変換回路２３の出力はイン
バータ３１を通じてAND回路３２の一方の入力
側へ供給され、そのAND回路３２の他方の入力
側レベル変換回路２７の出力が入力される。よつ
て第４図Ｅに示すパルスがAND回路３２の出力
から第１パルス発生回路２８の出力として得られ
る。
出力パルスの後縁（立下り）と第２比較回路１７
の後縁（立下り）との間のパルスを発生するもの
である。例えばレベル変換回路２３の出力はイン
バータ３１を通じてAND回路３２の一方の入力
側へ供給され、そのAND回路３２の他方の入力
側レベル変換回路２７の出力が入力される。よつ
て第４図Ｅに示すパルスがAND回路３２の出力
から第１パルス発生回路２８の出力として得られ
る。
第２パルス発生回路２９においてはレベル変換
回路２７の出力がインバータ３３を通じてAND
回路３４の一方の入力側へ供給されAND回路３
４の他方の入力側にはレベル変換回路２３の出力
が供給される。従つてAND回路３４から第２パ
ルス変換回路２９の出力として第１比較回路１６
の出力パルスの前縁（立上り）と第２比較回路１
７の出力パルスの前縁（立上り）との間のパルス
が第４図Ｆに示すように得られる。
回路２７の出力がインバータ３３を通じてAND
回路３４の一方の入力側へ供給されAND回路３
４の他方の入力側にはレベル変換回路２３の出力
が供給される。従つてAND回路３４から第２パ
ルス変換回路２９の出力として第１比較回路１６
の出力パルスの前縁（立上り）と第２比較回路１
７の出力パルスの前縁（立上り）との間のパルス
が第４図Ｆに示すように得られる。
第１パルス発生回路２８出力パルスの前縁によ
りセツトリセツト型フリツプフロツプ３５がセツ
トされ、第２パルス発生回路２９の出力パルスの
前縁によりフリツプフロツプ３５はリセツトされ
る。よつてそのセツト出力端子３６から第４図Ｇ
に示すような波形が得られる。この波形の前縁及
び後縁は第１比較回路１６の出力のそれと一致
し、つまり入力信号が零電位を切る時点と一致す
る。しかも入力信号のレベルがＶL〜ＶHの間の小
さい部分では第２比較回路１７の出力が一定とな
り、第１パルス発生回路２８又は第２パルス発生
回路２９（図では前者）から出力パルスが得られ
ないため、フリツプフロツプ３５の状態は変化し
ない。つまり入力信号が小さい部分に対し出力は
応答しない。
りセツトリセツト型フリツプフロツプ３５がセツ
トされ、第２パルス発生回路２９の出力パルスの
前縁によりフリツプフロツプ３５はリセツトされ
る。よつてそのセツト出力端子３６から第４図Ｇ
に示すような波形が得られる。この波形の前縁及
び後縁は第１比較回路１６の出力のそれと一致
し、つまり入力信号が零電位を切る時点と一致す
る。しかも入力信号のレベルがＶL〜ＶHの間の小
さい部分では第２比較回路１７の出力が一定とな
り、第１パルス発生回路２８又は第２パルス発生
回路２９（図では前者）から出力パルスが得られ
ないため、フリツプフロツプ３５の状態は変化し
ない。つまり入力信号が小さい部分に対し出力は
応答しない。
このように出力端子３６からは入力信号の小な
いレベルには応答せず、しかも理想的な振幅制限
波形が得られる。従つてこの振幅制限装置をFM
受信機の入力信号の振幅制限に用いれば復調出力
の歪を減少できる。
いレベルには応答せず、しかも理想的な振幅制限
波形が得られる。従つてこの振幅制限装置をFM
受信機の入力信号の振幅制限に用いれば復調出力
の歪を減少できる。
第１図は従来の振幅制限装置を示す回路図、第
２図は第１図の各部の波形を示す波形図、第３図
はこの発明による振幅制限装置の実施例を示す回
路図、第４図は第３図の各部の波形を示す波形図
である。 １１：入力端子、１２，１８：演算増幅器、１
６：第１比較回路、１７：第２比較回路、２３，
３７：レベル変換回路、２８：第１パルス発生回
路、２９：第２パルス発生回路、３５：フリツプ
フロツプ、３６：出力端子。
２図は第１図の各部の波形を示す波形図、第３図
はこの発明による振幅制限装置の実施例を示す回
路図、第４図は第３図の各部の波形を示す波形図
である。 １１：入力端子、１２，１８：演算増幅器、１
６：第１比較回路、１７：第２比較回路、２３，
３７：レベル変換回路、２８：第１パルス発生回
路、２９：第２パルス発生回路、３５：フリツプ
フロツプ、３６：出力端子。
Claims (1)
- １ 入力信号を零電位と比較して高レベル又は低
レベルを出力する実質的にヒステリシスがない第
１比較回路と、上記入力信号を零電位と比較して
高レベル又は低レベルを出力するヒステリシスを
持つ第２比較回路と、上記第１比較回路の出力パ
ルスの前縁と上記第２比較回路の出力パルスの前
縁との間のパルスを発生する第１パルス発生回路
と、上記第１比較回路の出力パルスの後縁と上記
第２比較回路の出力パルスの後縁との間のパルス
を発生する第２パルス発生回路と、上記第１パル
ス発生回路及び第２パルス発生回路の各出力パル
スの各前縁によりセツトリセツト制御され、振幅
制限された出力を発生するフリツプフロツプとを
具備する振幅制限装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7121978A JPS54161869A (en) | 1978-06-12 | 1978-06-12 | Amplitude limiting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7121978A JPS54161869A (en) | 1978-06-12 | 1978-06-12 | Amplitude limiting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54161869A JPS54161869A (en) | 1979-12-21 |
| JPS6139769B2 true JPS6139769B2 (ja) | 1986-09-05 |
Family
ID=13454335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7121978A Granted JPS54161869A (en) | 1978-06-12 | 1978-06-12 | Amplitude limiting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54161869A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5015576B2 (ja) * | 2006-03-15 | 2012-08-29 | 株式会社豊田中央研究所 | ２値化回路 |
| JP7080098B2 (ja) * | 2018-04-24 | 2022-06-03 | エイブリック株式会社 | ゼロクロス検出回路およびセンサ装置 |
-
1978
- 1978-06-12 JP JP7121978A patent/JPS54161869A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54161869A (en) | 1979-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59112747A (ja) | ２進デ−タ受信機 | |
| JPS59135921A (ja) | 遷移検出器回路 | |
| US4691170A (en) | Frequency multiplier circuit | |
| US4005476A (en) | Circuit for compensating time errors in a television signal, particularly from a recording instrument | |
| JPS6139769B2 (ja) | ||
| US4581544A (en) | Delayed monostable multivibrator | |
| US3946253A (en) | Pulse train generator | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| US4288751A (en) | Wave translating circuit | |
| JPH0514150A (ja) | 可変遅延装置 | |
| JPS63139417A (ja) | パルス発生回路 | |
| JPH0756513Y2 (ja) | パルス幅可変回路 | |
| JP2624338B2 (ja) | 自動デューテイ調整回路 | |
| JPS5814095B2 (ja) | 波形整形回路 | |
| JPH0231894B2 (ja) | ||
| JPS5855684B2 (ja) | Ｆｍ信号のパルスカウント方式復調装置 | |
| US3209283A (en) | Gated oscillator with variable amplitude control | |
| JPH05136662A (ja) | パルス供給回路 | |
| JP2834461B2 (ja) | 波形整形回路 | |
| JPS5915525B2 (ja) | 単安定マルチバイブレ−タ | |
| JP2711343B2 (ja) | パイロット信号除去回路 | |
| JPS62169514A (ja) | エツジトリガ−発生回路 | |
| JPH06224711A (ja) | デジタル信号受信回路 | |
| JPS61258533A (ja) | 振幅可変ｄａ変換集積回路 | |
| JPS621315A (ja) | コンパレ−タ |