JP2834461B2 - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JP2834461B2 JP2834461B2 JP32239788A JP32239788A JP2834461B2 JP 2834461 B2 JP2834461 B2 JP 2834461B2 JP 32239788 A JP32239788 A JP 32239788A JP 32239788 A JP32239788 A JP 32239788A JP 2834461 B2 JP2834461 B2 JP 2834461B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- input
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、光空間伝送装置、光リモートコントロール
装置、光フアイバー装置等に設けられる波形整形回路に
関するものである。
装置、光フアイバー装置等に設けられる波形整形回路に
関するものである。
〈従来技術〉 第３図は光空間伝送装置、光リモートコントロール装
置、光フアイバー装置等に設けられる従来の波形整形回
路を示し、第４図はその各部の電圧波形のタイムチヤー
トを示す。
置、光フアイバー装置等に設けられる従来の波形整形回
路を示し、第４図はその各部の電圧波形のタイムチヤー
トを示す。
光空間伝送装置等において、入力信号に含まれるキヤ
リア信号を入力信号より分離する際に用いられる波形整
形回路は、一般に、第３図に示すようにフイルター回路
１と検波回路２と積分回路３とコンパレーター回路４と
出力回路５とで構成されている。
リア信号を入力信号より分離する際に用いられる波形整
形回路は、一般に、第３図に示すようにフイルター回路
１と検波回路２と積分回路３とコンパレーター回路４と
出力回路５とで構成されている。
上記波形整形回路において、今、入力端子６に、第４
図のような入力信号列ａが与えられた場合、フイルター
回路１の出力信号ｂは対応する第４図に示すように、該
フイルター回路１が持つ特性によつて波形がなまつてし
まう。一方、検波回路２は、前記フイルター回路１の出
力信号ｂを平均化した出力信号ｃを与える回路である。
入力信号列ａの最初の方では、平均化する信号が少ない
ので出力信号ｃの信号レベルは低く、その信号レベルが
上昇して一定の値になるまで時間がかかる。そのため、
入力信号列の最初と最後では、検波回路２の出力信号ｃ
の電圧値は変わつてしまう。そして、積分回路３では前
記フイルター回路１の出力信号ｂと、検波回路２の出力
信号ｃとを比較して第４図に示すような出力信号ｄを発
生する、従つて、入力信号列の最初の方では、検波回路
２の出力信号ｃの信号レベルは低く、フイルター回路１
の出力信号ｂの電圧の低い部分でキヤリア信号の有無を
検出する。そのため、比較的長い間キヤリア信号を検出
し、積分回路３で積分した波形も長くなる。また、入力
信号列ａの最後の方では、出力信号ｃの信号レベルは高
いので、入力信号列ａの最初の方よりも高い信号レベル
でキヤリア信号の有無を検出する。したがつて、入力信
号列ａの最初の方よりも短い時間キヤリア信号を検出
し、積分した波形も短くなる。このためコンパレーター
回路４は、第４図のｅに示すように、入力信号ａの最初
の方では長く、最後の方では短かく信号を発生し、該コ
ンパレーター回路４の出力信号ｅの反転信号を与える出
力回路５は、第４図のｆに示すように、入力信号列ａの
最初の方では長く、最後の方では短かく信号を発生す
る。
図のような入力信号列ａが与えられた場合、フイルター
回路１の出力信号ｂは対応する第４図に示すように、該
フイルター回路１が持つ特性によつて波形がなまつてし
まう。一方、検波回路２は、前記フイルター回路１の出
力信号ｂを平均化した出力信号ｃを与える回路である。
入力信号列ａの最初の方では、平均化する信号が少ない
ので出力信号ｃの信号レベルは低く、その信号レベルが
上昇して一定の値になるまで時間がかかる。そのため、
入力信号列の最初と最後では、検波回路２の出力信号ｃ
の電圧値は変わつてしまう。そして、積分回路３では前
記フイルター回路１の出力信号ｂと、検波回路２の出力
信号ｃとを比較して第４図に示すような出力信号ｄを発
生する、従つて、入力信号列の最初の方では、検波回路
２の出力信号ｃの信号レベルは低く、フイルター回路１
の出力信号ｂの電圧の低い部分でキヤリア信号の有無を
検出する。そのため、比較的長い間キヤリア信号を検出
し、積分回路３で積分した波形も長くなる。また、入力
信号列ａの最後の方では、出力信号ｃの信号レベルは高
いので、入力信号列ａの最初の方よりも高い信号レベル
でキヤリア信号の有無を検出する。したがつて、入力信
号列ａの最初の方よりも短い時間キヤリア信号を検出
し、積分した波形も短くなる。このためコンパレーター
回路４は、第４図のｅに示すように、入力信号ａの最初
の方では長く、最後の方では短かく信号を発生し、該コ
ンパレーター回路４の出力信号ｅの反転信号を与える出
力回路５は、第４図のｆに示すように、入力信号列ａの
最初の方では長く、最後の方では短かく信号を発生す
る。
〈発明が解決しようとする問題点〉 従来技術では、前述の如く入力信号のキヤリア周波数
の判定とキヤリア周波数の分離とが検波回路２と積分回
路３において同時に行なわれていたので、正確な波形整
形ができないという問題が生じていた。すなわち、検波
回路２の出力信号ｃが入力信号列ａの最初の方と最後の
方とで異なるので、出力回路５が出力する信号のパルス
幅も入力信号列ａの最初の方と最後の方とで異なつてし
まう。
の判定とキヤリア周波数の分離とが検波回路２と積分回
路３において同時に行なわれていたので、正確な波形整
形ができないという問題が生じていた。すなわち、検波
回路２の出力信号ｃが入力信号列ａの最初の方と最後の
方とで異なるので、出力回路５が出力する信号のパルス
幅も入力信号列ａの最初の方と最後の方とで異なつてし
まう。
本発明は上記問題点に鑑み入力信号列の如何に拘ら
ず、正確な波形整形を実現できる波形整形回路の提供を
目的とする。
ず、正確な波形整形を実現できる波形整形回路の提供を
目的とする。
〈問題点を解決するための手段〉 本発明による問題点解決手段は、入力信号に含まれる
キヤリア信号に所定のキヤリア周波数が含まれるかどう
かを判定する第一の回路10と、一定時間遅延した前記キ
ヤリア信号のオン・オフのタイミングでクロツクを発生
する第二の回路11とを有し、前記第一の回路10の判定結
果が前記第二の回路11の発生するクロツクで出力される
ように構成したものである。
キヤリア信号に所定のキヤリア周波数が含まれるかどう
かを判定する第一の回路10と、一定時間遅延した前記キ
ヤリア信号のオン・オフのタイミングでクロツクを発生
する第二の回路11とを有し、前記第一の回路10の判定結
果が前記第二の回路11の発生するクロツクで出力される
ように構成したものである。
〈作 用〉 上記問題点解決手段において、入力信号に含まれるキ
ヤリア信号に所定のキヤリア周波数が含まれるかどうか
を第一の回路10で判定し、一方、第二の回路11により一
定時間遅延した前記キヤリア信号のオン・オフのタイミ
ングでクロツクを発生し、この第二の回路11の発生する
クロツクで第一の回路の判定結果を出力する。
ヤリア信号に所定のキヤリア周波数が含まれるかどうか
を第一の回路10で判定し、一方、第二の回路11により一
定時間遅延した前記キヤリア信号のオン・オフのタイミ
ングでクロツクを発生し、この第二の回路11の発生する
クロツクで第一の回路の判定結果を出力する。
従つて、キヤリア信号に所定のキヤリア周波数が含ま
れるかどうかを判定する第一の回路10と、入力信号から
キヤリア信号を除去し波形整形する第二の回路11を分離
しているため、入力信号列の如何に拘らず、正確な波形
整形を行うことができる。
れるかどうかを判定する第一の回路10と、入力信号から
キヤリア信号を除去し波形整形する第二の回路11を分離
しているため、入力信号列の如何に拘らず、正確な波形
整形を行うことができる。
〈実 施 例〉 以下、本発明の一実施例を第１図及び第２図に基づい
て説明する。
て説明する。
第１図は本発明に係る波形整形回路の一実施例を示す
ブロツク図、第２図は同じくその各部の電圧波形を示す
タイムチヤートである。
ブロツク図、第２図は同じくその各部の電圧波形を示す
タイムチヤートである。
図示の如く、本発明に係る波形整形回路は、入力信号
に含まれるキヤリア信号に所定のキヤリア周波数が含ま
れるかどうかを判定する第一の回路10と、前記キヤリア
信号のオン・オフのタイミングでクロツクを発生する第
二の回路11とを有し、前記第一の回路10の判定結果が前
記第二の回路11の発生するクロツクで出力されるように
構成されたものである。
に含まれるキヤリア信号に所定のキヤリア周波数が含ま
れるかどうかを判定する第一の回路10と、前記キヤリア
信号のオン・オフのタイミングでクロツクを発生する第
二の回路11とを有し、前記第一の回路10の判定結果が前
記第二の回路11の発生するクロツクで出力されるように
構成されたものである。
前記第一の回路10は、フイルター回路12と包絡線検波
回路13とコンパレーター回路14とから構成され、そのコ
ンパレーター回路14の出力はラツチ回路15のＤ入力端子
に接続される。
回路13とコンパレーター回路14とから構成され、そのコ
ンパレーター回路14の出力はラツチ回路15のＤ入力端子
に接続される。
前記第二の回路11は、包絡線検波回路16とコンパレー
ター回路17と第一遅延回路18と第二遅延回路19とEX−OR
回路20とから構成されている。
ター回路17と第一遅延回路18と第二遅延回路19とEX−OR
回路20とから構成されている。
前記各包絡線検波回路13,16は、夫々ダイオード21,2
2、コンデンサ23,24、抵抗25,26から構成されている。
2、コンデンサ23,24、抵抗25,26から構成されている。
前記両遅延回路18,19は、抵抗27,28、コンデンサ29,3
0、増幅回路31,32から構成されており、第一遅延回路18
の出力はEX−OR回路20の第一入力及び第二遅延回路19の
入力に夫々接続され、また第二遅延回路19の出力はEX−
OR回路の第二入力に接続される。EX−OR回路20の出力
は、ラツチ回路15のクロツク入力端子に接続され、また
このラツチ回路15のＱ出力は出力回路33のトランジスタ
34に接続される。なお、35は入力端子、36は出力端子で
ある。
0、増幅回路31,32から構成されており、第一遅延回路18
の出力はEX−OR回路20の第一入力及び第二遅延回路19の
入力に夫々接続され、また第二遅延回路19の出力はEX−
OR回路の第二入力に接続される。EX−OR回路20の出力
は、ラツチ回路15のクロツク入力端子に接続され、また
このラツチ回路15のＱ出力は出力回路33のトランジスタ
34に接続される。なお、35は入力端子、36は出力端子で
ある。
上記構成において、入力端子35に例えば第２図に示す
ような入力信号ａが入力されると、フイルター回路12か
らの出力信号は、第２図のｂに示すように立上がり、立
下りがなまつた波形となる。この波形の信号を包絡線検
波回路13に入力し、コンパレーター回路14で入力信号に
含まれるキヤリア周波数の判定を行うと、第２図のｇに
示すように、入力信号に必要とするキヤリア周波数の有
無がラツチ回路15のＤ入力端子に出力される。
ような入力信号ａが入力されると、フイルター回路12か
らの出力信号は、第２図のｂに示すように立上がり、立
下りがなまつた波形となる。この波形の信号を包絡線検
波回路13に入力し、コンパレーター回路14で入力信号に
含まれるキヤリア周波数の判定を行うと、第２図のｇに
示すように、入力信号に必要とするキヤリア周波数の有
無がラツチ回路15のＤ入力端子に出力される。
一方、入力信号ａは包絡線検波回路16、コンパレータ
ー回路17を通ると、第２図のｈに示すようにキヤリア信
号が除去される。この第２図のｈの波形の信号は第一遅
延回路18を通り、第２図のｉに示すように一定時間T1だ
け遅れた波形となると共に、第二遅延回路19を通つて第
２図のｊのように更に一定時間T2だけ遅れた波形とな
る。そして、これら遅延回路18,19で夫々遅延させた信
号をEX−OR回路20に通すと、入力信号の立上がり、立下
がりのタイミング幅を保持しながら、第２図のｋに示す
ように、信号波形の遅れに合わせたタイミング波形の信
号がラツチ回路15のクロツク入力端子に出力される。
ー回路17を通ると、第２図のｈに示すようにキヤリア信
号が除去される。この第２図のｈの波形の信号は第一遅
延回路18を通り、第２図のｉに示すように一定時間T1だ
け遅れた波形となると共に、第二遅延回路19を通つて第
２図のｊのように更に一定時間T2だけ遅れた波形とな
る。そして、これら遅延回路18,19で夫々遅延させた信
号をEX−OR回路20に通すと、入力信号の立上がり、立下
がりのタイミング幅を保持しながら、第２図のｋに示す
ように、信号波形の遅れに合わせたタイミング波形の信
号がラツチ回路15のクロツク入力端子に出力される。
従つて、第一の回路10の判定結果は、ラツチ回路15を
経て第２図の１に示すように入力信号と同じタイミング
幅を保持した状態で出力信号33に出力され、出力端子36
に第２図のｍに示すような出力波形が表れる。なお、所
定のキヤリア信号以外の他の信号を含む受信信号が入力
信号として入力端子35に入力された場合、第一の回路10
では、フイルター回路12によつてキヤリア信号のみが検
出される。一方、第二の回路11では、フイルター回路が
ないので、EX−OR回路20の出力には他の信号を含んでタ
イミング波形が出力される。しかし、ラツチ回路15の入
力端子Ｄに入力される信号は、タイミング波形のオンの
状態では出力端子Ｑにそのまま出力され、オフの状態で
はラツチされる。そのため、第２図に示すように、入力
端子Ｄからの入力信号（ｇ参照）の立ち上がり、立ち下
がりでは、タイミング波形（ｋ参照）は必ずオンとなる
ので、出力端子Ｑには立ち上がり、立ち下がりの状態が
そのまま出力される。また、入力信号の立ち上がり、立
ち下がり以外の区間では、入力信号に変化はないので、
タイミング波形が他の信号を含んで多少乱れても、出力
端子Ｑには入力端子Ｑには入力信号がそのまま出力され
る。そのため、所定のキヤリア信号以外の他の信号が含
まれる受信信号が入力されても、出力端子Ｑからの出力
信号には影響はなく、回路は正常動作する。故に、入力
信号列の如何に拘らず、正確な波形に再生することがで
きる。
経て第２図の１に示すように入力信号と同じタイミング
幅を保持した状態で出力信号33に出力され、出力端子36
に第２図のｍに示すような出力波形が表れる。なお、所
定のキヤリア信号以外の他の信号を含む受信信号が入力
信号として入力端子35に入力された場合、第一の回路10
では、フイルター回路12によつてキヤリア信号のみが検
出される。一方、第二の回路11では、フイルター回路が
ないので、EX−OR回路20の出力には他の信号を含んでタ
イミング波形が出力される。しかし、ラツチ回路15の入
力端子Ｄに入力される信号は、タイミング波形のオンの
状態では出力端子Ｑにそのまま出力され、オフの状態で
はラツチされる。そのため、第２図に示すように、入力
端子Ｄからの入力信号（ｇ参照）の立ち上がり、立ち下
がりでは、タイミング波形（ｋ参照）は必ずオンとなる
ので、出力端子Ｑには立ち上がり、立ち下がりの状態が
そのまま出力される。また、入力信号の立ち上がり、立
ち下がり以外の区間では、入力信号に変化はないので、
タイミング波形が他の信号を含んで多少乱れても、出力
端子Ｑには入力端子Ｑには入力信号がそのまま出力され
る。そのため、所定のキヤリア信号以外の他の信号が含
まれる受信信号が入力されても、出力端子Ｑからの出力
信号には影響はなく、回路は正常動作する。故に、入力
信号列の如何に拘らず、正確な波形に再生することがで
きる。
なお、本発明は、上記実施例に限定されるものではな
く、本発明の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
く、本発明の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
〈発明の効果〉 以上の説明から明らかな通り、本発明によると、入力
信号に含まれるキヤリア信号に所定のキヤリア周波数が
含まれるかどうかを判定する第一の回路と、一定時間遅
延した前記キヤリア信号の、固定された電圧レベルに基
づいて制御されるオン・オフのタイミングでクロックを
発生する第二の回路とを有し、前記第一の回路の判定結
果が前記第二の回路の発生するクロツクで出力されるよ
うに構成しているので、出力回路からは安定したパルス
幅で信号が出力され、入力信号列の如何に拘らず、正確
な波形整形を行うことができる。
信号に含まれるキヤリア信号に所定のキヤリア周波数が
含まれるかどうかを判定する第一の回路と、一定時間遅
延した前記キヤリア信号の、固定された電圧レベルに基
づいて制御されるオン・オフのタイミングでクロックを
発生する第二の回路とを有し、前記第一の回路の判定結
果が前記第二の回路の発生するクロツクで出力されるよ
うに構成しているので、出力回路からは安定したパルス
幅で信号が出力され、入力信号列の如何に拘らず、正確
な波形整形を行うことができる。
第１図は本発明に係る波形整形回路の一実施例を示すブ
ロツク図、第２図は同じくその各部の電圧波形を示すタ
イムチヤート、第３図は従来の波形整形回路の回路図、
第４図はその各部の電圧波形のタイムチヤートである。 10:第一の回路、11:第二の回路、12:フイルター回路、1
3,16:包絡線検波回路、14,17:コンパレーター回路、15:
ラツチ回路、18:第一遅延回路、19:第二遅延回路、33:
出力回路。
ロツク図、第２図は同じくその各部の電圧波形を示すタ
イムチヤート、第３図は従来の波形整形回路の回路図、
第４図はその各部の電圧波形のタイムチヤートである。 10:第一の回路、11:第二の回路、12:フイルター回路、1
3,16:包絡線検波回路、14,17:コンパレーター回路、15:
ラツチ回路、18:第一遅延回路、19:第二遅延回路、33:
出力回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−245742（ＪＰ，Ａ) 特開 昭60−3249（ＪＰ，Ａ) 実開 昭62−158950（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/00 - 27/38 H03K 5/01
Claims (1)
- 【請求項１】入力信号に含まれるキヤリア信号に所定の
キヤリア周波数が含まれるかどうかを判定する第一の回
路と、一定時間遅延した前記キヤリア信号のオン・オフ
のタイミングでクロツクを発生する第二の回路とを有
し、前記第一の回路の判定結果が前記第二の回路の発生
するクロツクで出力されるように構成したことを特徴と
する波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32239788A JP2834461B2 (ja) | 1988-12-20 | 1988-12-20 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32239788A JP2834461B2 (ja) | 1988-12-20 | 1988-12-20 | 波形整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02166858A JPH02166858A (ja) | 1990-06-27 |
| JP2834461B2 true JP2834461B2 (ja) | 1998-12-09 |
Family
ID=18143206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32239788A Expired - Fee Related JP2834461B2 (ja) | 1988-12-20 | 1988-12-20 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834461B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396010B1 (ko) | 2000-08-02 | 2003-08-27 | 샤프 가부시키가이샤 | 캐리어 검출 회로 및 적외선 리모콘 수신기 |
-
1988
- 1988-12-20 JP JP32239788A patent/JP2834461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02166858A (ja) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1115356A (en) | Clock pulse regenerator | |
| US4800295A (en) | Retriggerable monostable multivibrator | |
| US4322811A (en) | Clamping circuit for an adaptive filter | |
| US4202012A (en) | Sampling clock reproducing device | |
| US4555702A (en) | Remote control signal reproducing circuit | |
| JP2834461B2 (ja) | 波形整形回路 | |
| US4313107A (en) | Tone signal detectors | |
| JPS63146509A (ja) | 一定幅パルス発生器 | |
| JPS6113772A (ja) | 同期信号抽出回路 | |
| US4398154A (en) | Read channel gate generator with self-adjusting pulse width compensator | |
| JP3173386B2 (ja) | ノイズ除去バスレシーバ | |
| US4803701A (en) | Digital detection circuit | |
| US4600944A (en) | Low cost synchronizing signal separator | |
| JPS62154928A (ja) | 光受信回路 | |
| US4558457A (en) | Counter circuit having improved output response | |
| JP2956309B2 (ja) | 信号受信回路 | |
| JPH0724833Y2 (ja) | クロック信号再生回路 | |
| JP3145830B2 (ja) | 音声多重パイロット信号検出回路 | |
| KR940006264B1 (ko) | 시보에 의한 자동 시간조정방법 | |
| JPH055708Y2 (ja) | ||
| JPH0256853B2 (ja) | ||
| JPH0195640A (ja) | 光受信回路 | |
| JPS6221442B2 (ja) | ||
| JPH021455B2 (ja) | ||
| JPH06224711A (ja) | デジタル信号受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |