JPS6113772A - 同期信号抽出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は到来ビデオ信号中に含まれる同期信号を再生し
、振幅が基準レベルとピークレベルとの間に存在するラ
イン同期パルスを少なくとも有する再生した同期信号を
ライン同期回路に供給する同期信号抽出回路であって、
この同期信号抽出回路が、ビデオ信号源に接続されたパ
ルス発生器を有しており、このパルス発生器は同じくビ
デオ信号源に接続されたしきい値検出器により発生セし
められたしきい値レベルを用いて同期信号を発生せしめ
、このしきい値レベルは前記のピークレベルと前記の基
準レベルとの間に位置するレベルに相当するようにした
同期信号抽出回路に関するものである。

このような回路はオランダ国特許出願第７０００７４３
号（特公昭５２−６０４８号公報）明細書に記載されて
いる。この従来の回路では、テレビジョン同期信号を取
出す為にしきい値レベルをスライサ、すなわち双方向リ
ミツタに供給している。この目的の為に、ピークレベル
はピークレベル検出器により決定され、ビデオ信号のビ
デオ情報のほぼ黒レベルである基準レベルは基準レベル
検出器により決定されている。後者の基準レベル検出器
は適当なキーイングパルスにより作動させられるスイッ
チを有するキード検出器である。このようにして得られ
たレベルをその後金成し、例えばピークレベルと基準レ
ベルとの中間に位置するしきい値レベ′ルを決定してい
る。従って、到来する同期信号の振幅が変化する場合に
、ピークレベルおよび基準レベルに対するしきい値レベ
ルの相対距離が一定に維持される。

従来の回路では、２つの検出器の各々がコンデンサより
成る記憶素子を有している。

本発明の目的は、しきい値レベルの決定に対し１個の記
憶素子のみを有する前述した種類の同期信号抽出回路を
提供せんとするにある。

本発明は、到来ビデオ信号中に含まれる同期信号を再生
し、振幅が基準レベルとピークレベルとの間に存在する
ライン同期パルスを少なくとも有する再生した同期信号
をライン同期回路に供給する同期信号抽出回路であって
、この同期信号抽出回路が、ビデオ信号源に接続された
パルス発生器を有しており、このパルス発生器は同じく
ビデオ信号源に接続されたしきい値検出器により発生せ
しめられたしきい値レベルを用いて同期信号を発生せし
め、このしきい値レベルは前記のピークレベルと前記の
基準レベルとの間に位置するレベルに相当するようにし
た同期信号抽出回路において、前記のしきい値検出器を
、到来するライン同期パルスの発生中に生じる第１キー
イングパルスの発生中に、１１．つ到来するライン同期
パルスの発生後でライン帰線消去期間の終了前に生じる
第２キーイングパルスの発生中に到来ビデオ信号を積分
してこの積分により得られる値を記憶素子に記憶せしめ
る積分器の形態としたことを特徴とする。

本発明回路をアナログ素子を用いて構成し、その大部分
を集積回路中に設ける場合には、他の素子は１個のコン
デンサのみである為、しきい値検出器の領域においては
集積回路に１つのみの接続端子を設ける必要があるだけ
である。

積分により得られる信号は第１キーイングパルスの持続
時間に比べて第２キーイングパルスの持続期間に依存す
る。これらの持続時間が互いに等しい場合には、得られ
るしきい値レベルはピークレベルおよび基準レベルから
等距離に位置する。

本発明は、時間に関する測定はレベルに関する測定より
も正確であり、また時間は雑音が存在する場合でも振幅
の変化により殆ど影響を受けず、従って得られるレベル
の位置もわずかしか変化しないという認識を基に成した
ものである。本発明による他の利点は、到来する同期パ
ルスの振幅が小さい場合でも、得られるレベルはほぼ正
しい位置に位置し、従って適切に大きな振幅の到来信号
を得る為の制御増幅を省略しうるということである。

このような増幅は例えばオランダ国特許出願第１６９、
’０１２号明細書に記載されている。

オラ゛ンダ国特許出願第８１０４５３３号（特開昭５８
−７５９７３号公報）には、ライン同期回路の同期状態
において、すなわち時間の一部においてキード積分器と
して作動する基準レベル検出器およびピークレベル検出
器を有する本発明回路に類似する回路が開示されている
。各積分器にはキーイングパルスが供給され、記憶素子
が設けられている。これとは対照的に、本発明による回
路は２つのキーイングパルスが供給される１つの記憶素
子を有する１つのみの積分器を有するものであり、作動
の切換えが行なわれない。

本発明による同期信号抽出回路において、更にライン同
期回路が同期状態にある場合に前記のキーイングパルス
をこのライン同期回路により生ぜしめるようにする。

本発明による同期信号抽出回路においては、この同期信
号抽出回路が、前記のパルス発生器により発生せしめら
れたパルスを遅延する遅延素子を具え、ライン同期回路
が非同期形態にある際に遅延された前記のパルスから取
出したキーイングパルスを前記のしきい値検出器に供給
するようのするのが好ましい。

ライン同期回路がその同期状態を確立する同期検出器を
有する同期信号抽出回路においては、この同期検出器に
より制御される選択回路を設け、しきい値検出器にキー
イングパルスを供給しうるようにするのが好ましい。

図面につき本発明を説明する。

本発明の原理を第１ａ図につき説明する。

１はビデオ信号源を示し、この第１ａ図にビデオ信号を
部分的に示しである。この信号は正に向かうライン同期
パルスＨを有し、その理想的な形状は方形であり、その
振幅は基準レベルとビークレベルとの間にある。大部分
のテレビジョン標準方式によれば、基準レベルはビデオ
情報の黒レベルとほんのわずかしか相違していない。こ
のビデオ情報は基準レベルに対して負である信号値を有
し、この基準レベルはパルスＨの前の短い期間およびパ
ルス旦後の長い期間に亘りビデオ信号源１からの信号に
よってとられる。これらの期間の部分は一般にフロント
ポーチおよびバックポーチとして示されている部分であ
る。ある所定のラインのビデオ情報の終了時とこれに続
くラインのビデオ情報の開始時との間の期間は帰線消去
期間Ｂである。

ビデオ信号源１の信号は、可制御スイッチ２、例えばト
ランジスタを経て抵抗３とコンデンサ４との直列回路に
供給される。スイッチ２は双方向で導入でき、キーイン
グパルスＰにより動作させられる。定常状態ではパルス
Ｐはライン周波数を有し、パルスＨの前縁と同時に開始
する期間Ｔ中に生じる。パルスＰの持続時間はパルスＨ
の持続時間の２倍である。期間Ｔ中スイッチ２は導通し
ている。期間Ｔの第１半部中コンデンサ４は抵抗３を経
て充電され、期間Ｔの第２半部中コンデンサ４は抵抗３
を経て放電する。パルスＰの後縁は期間Ｂの終゛了前に
生じる。、この後縁後で次のキーイングパルスの前縁前
にスイッチ２が非導通となる。従ってコンデンサ４の端
子間電圧は殆んど変化しない。抵抗３とコンデンサ４と
より成るＲＣ回路網の時定数を適当に選択することによ
り、コンデンサ４の端子間電圧Ｖは定常状態で信号源１
から生じる信号の時間Ｔに亘る積分値に等しくなる。

第１ａ図は、この図に示す理想的な波形に対し電圧■は
ピークレベルと基準レベルとの間の半分に位置するレベ
ルに相当する値を有し、またパルスＰの持続時間がパル
スＨの持続時間の２倍よりも短いか或いは長い場合に到
来信号の各振幅に対し電圧■は異なる値を有するという
ことを表している。

この状態ではパルスＰの前縁をパルスＨの前縁と一致さ
せる必要はない。ただ必要なことは、期間Ｔの少なくと
も一部がパルスＨの持続時間と一致し、パルスＰの異な
る部分がパルスＨの後に生じ、パルスＰの後縁が期間Ｂ
の終了後まで生じないようにすることである。

スイッチ２および抵抗３は第１ｂ図に示すように抵抗３
と直列の可制御スイッチ２９と、抵抗３″′と直列の可
制御スイッチ２＊＊との並列回路と置き変えることもで
きる。スイッチ２１１はパルスＨの発生中存在する第１
キーイングパルスの発生中導通し、スイッチ２＊１１は
パルスＨ後で期間Ｂの終了前に存在する第２キーイング
パルスの発生中導通する。これらの′場合抵抗３１１は
コンデンサ４に対する充電抵抗であり、抵抗３＊Ｉは放
電抵抗である。

充電期間や、放電期間や、抵抗３１および３峙の選択性
の為に、電圧■に対し所望値を選択しうる。

例えば、放電期間を充電期間、の２倍とし、抵抗３”の
値を抵抗３″の値の２倍にする場合には、理想的な波形
では電圧Ｖのレベルがピークレベルと基準レベルとの間
の半分に正確に位置する。電圧Ｖの値は信号源１の信号
の島幅に依存しないことに注意すべきである。特にこの
振幅が極めて小さく多くの雑音が存在する場合でも、電
圧Ｖの値は依然としてピークレベルと基準レベルとの間
のほぼ半分にある。その理由は、電圧■は２つの期間の
比によつ与えられ、これらの期間は雑音の影響を受ける
振幅よりも正確に決定される為である。

フィールド帰線消去期間中は、ライン同期パルスよりも
短い持続時間で電圧Ｖを低くする、複数の等化パルスが
生じる。電圧■はフィールド同期パルスの発生中増大し
、後置等化パルスの発生中再び減少する。従って妨害パ
ルスが生じる。しかし、後置等化パルスの後でビデオ情
報の伝送前は複数の常規のライン同期パルスが生じ、ま
た回路網３゜４の時定数は電圧Ｖを適切に平滑化する為
の数ライン期間に等しい為、フィールド帰線消去期間の
終了時には妨害パルスは既に終了している。この妨害パ
ルスにはピーク値と基準値との合計の半分を既知のよう
にして取出す場合に同様な条件下で生じる妨害パルスよ
りも短い持続時間を有するということを確かめた。妨害
パルスはキーイングパルスの供給が瞬時的に中断される
場合には全く生じない。

第１８およびｉｂ図のキード積分器を第２図に５で示す
。これによって発生されるしきい値■はスライサ６に供
給され、このスライサ６には信号源１からビデオ信号も
供給される。スライサ６は既知の構造のものとし、レベ
ル検出器と増幅器とを有する。スライサ６は、パルスＨ
が値Ｖを越える瞬時に前縁が生じその後パルスＨが再び
Ｖよりも低く減少する瞬時で後縁が生しるパルスを発生
する。

この場合、このパルスは第１ａ図に示す理想的な形状を
有さない、すなわちこのパルスの縁部が無限に早く生じ
ないものとする。このことは、ビデオ信号の帯域幅を制
限する為の低減通過フィルタ７が信号源１と積分器５お
よびスライサ６との間に設けられている為に確かなこと
である。このことは、装置５および６に供給されるビデ
オ信号がクロミナンス情報をもはや殆んど有さず、信号
に重畳された雑音がある程度積分されるということを意
味する。より明確に言えば、色同期信号がバックポーチ
上に存在しない。

定常状態では、一層急峻な縁部を有し、且つフィールド
帰縁消去期間中前述したわずかな妨害パルスを有するも
、到来信号のライン同期パルスＨとある程度一致するパ
ルスを有する再生同期信号がスライサ６の出力端子に存
在する。再生同期信号は既知のように位相制御ループの
形態としたライン同期回路８に供給され、画像表示管（
図示せず）における水平偏向の為に更に処理されるライ
ン周波数の内部信号を生じる。スライサ６の出力端子に
おける信号は同期検出器９にも供給され、この同期検出
器により既知のようにして内部ライン信号が再生ライン
同期信号と同期しているかどうかを決定する。この目的
の為に、同期検出器９にライン同期回路８により生ぜし
めた信号をも供給し、供給される２つのライン信号中に
一致が１回生じるか数回化じるかを決定する。同期検出
器９は回路８が同期状態にある場合に信号例えば正電圧
信号を発生し、逆の場合にこの信号を発生しない。その
結果、本例の同期信号発生回路が一部を構成する画像表
示装置では、２つの状態間で既知のようにして異なる部
分がスイッチングされる。

このようなスイッチングは例えば、ライン同期回路８内
に存在するループフィルタの時定数のスイッチングであ
り、これにより位相制御ループの同期状態で雑音に対す
る不感応性を増大させる。

同期検出器９の出力端子は選択スイッチ１１を作動させ
る選択回路１０に接続されている。この選択回路１０に
よりスイッチ１１の主接点１２を選択接点１３或いば１
４に接続する。キーイングパルスを積分器５におけるス
イッチ２或いは２１１２−に供給し、このスイッチを導
通状態にする固定接続ラインが接点１２と積分器５との
間に設けられている。ライン同期回路８が同期状態にあ
る場合、選択回路１０は検出器９から信号を受け、この
信号に応答して接点１２および１３が相互接続される。

接点１３には、ライン同期回路８により供給され、この
ライン同期回路８中のライン発振器により発生される他
の信号も有するようにライン繰返し周波数を有し、パル
スの列、例えば前縁が常にパルスＨの後縁の前に生じ後
縁が常に期間Ｂの終了時の前に生じるパルスの列より成
る信号が存在する。この信号が第１ａ図に示す信号Ｐで
ある。種々のパルスの縁部は無限に急峻とすることがで
き、ない為、またライン位相制御ループは無限に大きな
ループ利得を有さｔいという事実の為に、キーイングパ
ルスＰの前縁は常にパルスＨの前縁に比べて遅延する。

ループの同期状態では、キーイングパルスの位相は到来
するライン同期パルスに対してほぼ固定している為、電
圧■はほぼ一定であり、従ってスライサ６によって得ら
れるスライスレベルは常に同じ信号レベルに一致する。

従ってスライサ６は回路８に信頼性のある同期信号を供
給し、この回路８を同期させる。

ライン同期回路８が、例えば画像表示装置のスイッチ・
オン時に或いは到来ビデオ信号が瞬時的に欠落し゛（い
て非同期状態にある場合には、接点１３におけるキーイ
ング信号はもはや使用に適していない。その理由は、到
来信号が再び存在した場合、キーイングパルスは一般に
到来ライン同期パルスに刻して適正な位相を有さない為
である。この状態では、同期検出器９は電圧を発生せず
、従って回路１０が接点１２および１４を相互接続させ
るようにスイッチ１１を制御する。接点１４は積分器１
５の出力端子に接続されており、この積分器１５の入力
端子はスライサ６の出力端子に接続されている。

この積分器１５により短い時定数の積分を行う。こ、の
時定数は、コンデンサ４および回路８のループフィルタ
を除いた前述したすべての素子が一部を構成する半導体
本体中に関連の積分回路のコンデンサを設けうる程度に
短くする。この積分器１５は雑音を積分する。更に積分
器はスライサ６からの信号の前縁や後縁も遅延させる。

画像表示装置のスイッチ・オン時或いは到来信号が存在
しない場合には電圧■は零であるか或いは極めて低い。

到来ビデオ信号においては、このレベルは高輝度を有す
る信号の部分に相当する。

これを第１ａ図の信号中に示しである。ライン帰線消去
期間の間のライン期間中のいかなる瞬時にも生じうるこ
れらの部分からスライサ６が信号を取出す。従って、キ
ーイング信号、例えば第１ａ図或いは第１ｂ図に示すキ
ーイング信号が積分器１５およびスイッチ１１を経て積
分器５に供給され、スイッチ２或いは２９２″′ｋを導
通させ、この導通中コンデンサ４が充電および放電され
る。充電はライン帰線消去期間中に行われ、放電はライ
ン帰線消去期間後に行われる。これにより電圧Ｖを増大
させる。電圧■の値は同期パルスのレベルに達するまで
増大し続ける。積分器１５により生じる遅延の為に、キ
ーイングパルスの縁部ば到来するライン同期パルスの対
応する縁部よりも遅れて生じ、従って放電処理は充電処
理よりも短い持続時間となる。

電圧Ｖばピークレベルと基準レベルとの間の中間点より
も高いレベルに達する。このようにしてスライサ６の出
力端子に得られる信号はライン周波数を有し、同期を行
うのに、より詳細には検出器９がスイッチ１１を切換え
、その後キーイングパルスＰが積分器５に供給されるま
で同期を行うのに適している。

フィルタ７の出力信号はバッファ段１６を経て積分器１
７にも供給される。この積分器１７の時定数は、信号の
高周波成分が抑圧されるも、フィールド周波数およびそ
のいくつかの高周波数が殆んど影響を受けないように選
択する。このようにすると、積分された信号によりフィ
ールド帰線消去期間の開始時における短い時間中にピー
クを生じる。このピークはピークレベル検出器１８によ
り測定される。バッファ段１６の出力端子における信号
は基準レベル検出器１９にも供給される。この検出器１
９はライン同期回路ｉから到来するライン周波数のキー
イング信号によって作動させられるスイッチを有し、こ
のスイッチはフィールド同期信号後多数の、例えば２０
のライン期間中導通し、ライン同期パルスの発生後の短
い時間中は常に導通するようになる。この状態は迅速に
生じるライン位相制御ループの同期引込み後で、フィー
ルド同期回路が到来フィールド同期信号と同期した後に
のみ生じること勿論である。フィールド同期回路が非同
期状態にある場合前記の手段は多数のランダムなライン
に関するものである。得られたピークレベルおよび基準
レベルは合成段２０で合成され、この合成段から中間レ
ベルが取出され、この中間レベルが別個のフィールド同
期パルスとしてフィールド同期回路２１に供給される。

合成段２０はピークレベル検出器１Ｂによって充電され
、その後基準レベル検出器１９によって放電されるコン
デンサを以って簡単に構成しうる。フィールド同期回路
２１はフィールド周波数の内部信号を発生するように構
成され、このフィールド周波数の内部信号が画像表示管
において垂直偏向を行う為に更に処理される。

上述したフィールド同期信号分離器には、得られるフィ
ールド同期信号が信頼性のある位相関係を有するという
利点がある。しかし、上述したフィールド同期信号分離
器は他の既知の構造とすることもできる。

第２図の回路のその他の部分は既知の構造とすることが
でき、従っそその詳細な説明は省略する。

例えば、電圧■のレベルでの幅狭な振幅スライスを増幅
器に供給する比較段をスライサ６に設けることができる
。このようにすれば、素子６を双方向性リミッタとする
必要がなく、比較段をビデオ信号のピークレベルとしき
い値レベルとの間の部分のみを通過させ増幅せしめるよ
うな構成とすることができる。従って、このようにして
得られたクリッパは、到来信号が所定のしきい値レベル
に達した際に所定の持続時間（パルス幅）のパルスを発
生するパルス発生器とみなすことができる。

選択回路１０および選択スイッチ１１はＡＮＤ機能を達
成する第１ゲートを有するようにでき、この第１ゲート
には同期検出器９の出力信号とキーイングパルスＰとが
供給され、この第１ゲートの出力端子はＯ「機能を達成
する第２ゲートの一方の入力端子に接続される。この第
２ゲートの他方の入力端子は積分器１５の出力端子に接
続され、キーイング信号はこの第２ゲートの出力端子か
らスイッチ２に供給される。このことから明らかなよう
に、同期状態が検出される゛と、パルスＰが供給され、
逆の場合には同期信号分離器の出力信号は遅延された後
に供給される。

また、上述した同期信号分離器は信穎性のある同期信号
がライン同期回路に供給される前に所、定の同期引込み
期間を必要とするというこ生に注意すべきである。しか
し到来ビデオ信号が撮像兼表示装置から生じる場合には
この期間はあまりにも短かすぎる。従って、第１ａおよ
び１ｂ図において、スイッチと抵抗との直列回路を回路
２，３および回路２”　３”　２”、３°とそれぞれ並
列に配置し、前記のスイッチが撮像兼表示装置によって
発生される信号の受信を表わす信号とキーイングパルス
との双方によって作動させられ、スイッチ２およびスイ
ッチ２″２°がそれぞれ遮断させられるようにすること
ができる。この場合、積分器５の時定数が４〜５倍とな
る。

更に、副回路のいくつかを対応する論理回路と置き換え
ることができる。例えば、積分器５を、クロックパルス
が所定の期間中カウント・アンプ或いはカウント・ダウ
ンされ、得られた値を記憶素子に記憶するようにする論
理積分器として構成することができる。また積分器１５
を所要の遅延が得られる論理素子と置き換えることがで
きる。

【図面の簡単な説明】

第１８およびｌｂ図は、本発明の詳細な説明する為に簡
単化した回路を示す説明図、 第２図は、本発明による回路を有する画像表示装置、例
えばテレビジョン受像機の一部分を示すブロック線図で
ある。 １−Σビデオ信号源　　　２−可制御スイソチ３−抵抗
　　　　　　　４−　コンデンサ５−キード積分器　　
　６−・スライサ７−低域通過フィルタ　８−　ライン
同期回路９−　同期検出器　　　　１０−選択回路１１
−選択スイッチ　　　１５．１７−積分器１ｆｒ−ｙ＜
ソファ段　　　　１８−・・ピークレベル検出器１９−
基準レベル検出器　２０−・合成段２１−・フィールド
同期回路

Claims (1)

1. 【特許請求の範囲】 １、到来ビデオ信号中に含まれる同期信号を再生し、振
   幅が基準レベルとピークレベルとの間に存在するライン
   同期パルスを少なくとも有する再生した同期信号をライ
   ン同期回路に供給する同期信号抽出回路であって、この
   同期信号抽出回路が、ビデオ信号源に接続されたパルス
   発生器を有しており、このパルス発生器は同じくビデオ
   信号源に接続されたしきい値検出器により発生せしめら
   れたしきい値レベルを用いて同期信号を発生せしめ、こ
   のしきい値レベルは前記のピークレベルと前記の基準レ
   ベルとの間に位置するレベルに相当するようにした同期
   信号抽出回路において、前記のしきい値検出器を、到来
   するライン同期パルスの発生中に生じる第１キーイング
   パルスの発生中に、且つ到来するライン同期パルスの発
   生後でライン帰線消去期間の終了前に生じる第２キーイ
   ングパルスの発生中に到来ビデオ信号を積分してこの積
   分により得られる値を記憶素子に記憶せしめる積分器の
   形態としたことを特徴とする同期信号抽出回路。 ２、特許請求の範囲第１項に記載の同期信号抽出回路に
   おいて、ライン同期回路が同期状態にある場合に前記の
   キーイングパルスをこのライン同期回路により生ぜしめ
   るようになっていることを特徴とする同期信号抽出回路
   。 ３、特許請求の範囲第１項に記載の同期信号抽出回路に
   おいて、この同期信号抽出回路が、前記のパルス発生器
   により発生せしめられたパルスを遅延する遅延素子を具
   え、ライン同期回路が非同期形態にある際に遅延された
   前記のパルスから取出したキーイングパルスを前記のし
   きい値検出器に供給するようになっていることを特徴と
   する同期信号抽出回路。 ４、特許請求の範囲第２項に記載の同期信号抽出回路に
   おいて、この同期信号抽出回路が、前記のパルス発生器
   により発生せしめられたパルスを遅延する遅延素子を具
   え、ライン同期回路が非同期状態にある際に遅延された
   前記のパルスから取出したキーイングパルスを前記のし
   きい値検出器に供給するようになっており、ライン同期
   回路は当該ライン同期回路の同期状態を確立する同期検
   出器を有しており、同期信号抽出回路は更に、同期検出
   器により制御されてしきい値検出器にキーイングパルス
   を供給する選択回路を有していることを特徴とする同期
   信号抽出回路。 ５、特許請求の範囲第１項に記載の同期信号抽出回路に
   おいて、キード積分器が、第１キーイングパルスの発生
   中一方向に導通し第２キーイングパルスの発生中反対方
   向に導通する第１可制御スイッチと、第１抵抗と、第１
   コンデンサとの直列回路を有していることを特徴とする
   同期信号抽出回路。 ６、特許請求の範囲第１項に記載の同期信号抽出回路に
   おいて、キード積分器が第１可制御スイッチと第１抵抗
   との直列回路および第２可制御スイッチと第２抵抗との
   直列回路を有しており、これら直列回路は互いに並列に
   接続されており、これにより形成された並列回路がコン
   デンサと直列に配置され、前記の第１可制御スイッチが
   第１キーイングパルスにより作動させられ到来するライ
   ン同期パルスの後縁の発生前にこの第１可制御スイッチ
   を導通させ、前記、の第２可制御スイッチが第２キーイ
   ングパルスにより作動させられ、前記の後縁の発生後に
   この第２可制御スイッチを導通させるようになっている
   ことを特徴とする同期信号抽出回路。 ７、特許請求の範囲第５または６項に記載の同期信号抽
   出回路において、前記の第１可制御スイッチと前記の第
   １抵抗との直列回路と並列に第３可制御スイッチと第３
   抵抗との直列回路が配置されており、この第３可制御ス
   イッチがキーイングパルスにより、また撮像兼表示装置
   によって発生されられる信号の受信を表わす信号によっ
   ても作動させられ、一方第１或いは第２可制御スイッチ
   が遮断させられるようになっており、第３抵抗と前記の
   コンデンサとより成る回路網の積分時定数が第１或いは
   第２抵抗と前記のコンデンサとより成る時定数よりも可
   成り大きくなっていることを特徴とする同期信号抽出回
   路。 ８、特許請求の範囲第１〜７項のいずれか１つに記載の
   同期信号抽出回路において、第１キーイングパルスの後
   縁が第２キーイングパルスの前縁と一致していることを
   特徴とする同期信号抽出回路。