JPH0211065B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はテレビジヨン信号処理方式に関し、
特にゴーストテレビジヨン信号の存在と主テレビ
ジヨン信号に対するその時間的位置を検知する方
式に関する。

テレビ受像機は受信するために同調した信号の
反射波や遅延波の受信に起因する干渉に長年脳ま
されて来たが、このような干渉信号は直接受信さ
れた信号より一般に強度が低く位相が異つてい
て、通常所要の画像の影の画像として現れ、その
出現はその信号に対する「ゴースト」という用語
を生じた。

ゴースト信号は付近の建築物からの信号の反射
が常にある都会内のテレビ受像機に起ることが多
く、有線テレブ方式の到来と共にこのゴースト信
号受信の問題が大きくなつて来た。有線テレビも
また反射信号を受信し得る上、有線テレビ送信設
備中における成端の整合不良が有線テレビ系自体
の内部にゴースト信号を発生することがある。

テレビ受像機内でゴースト信号を消去する種々
の技法が提案されているが、これらの技法の実際
上すべてがゴースト信号を時間的に一致するよう
に主信号を遅延させることを共通の原理としてい
る。この遅延させた主信号をゴースト信号と振幅
が同じになるように減衰させ、さらにこれを反転
してゴースト信号の補数である所謂擬似ゴースト
信号を生成する。この擬似ゴースト信号を受信信
号に加えてゴースト信号を相殺するのである。

擬似ゴースト信号の発生の第１段階はゴースト
信号の存在と、主信号に対するその遅延すなわち
時間的位置を検知することである。この発明の原
理によるテレビジヨン信号ゴースト検知器は、ゴ
ースト信号が存在するときその成分を取出し、そ
のゴースト信号成分を追跡することによつてゴー
スト信号の存在と主信号に対するその遅延を連続
的に表示する。テレビ受像機においては受信した
テレビジヨン信号に含まれるトレーニング信号を
可変遅延線に印加する。このトレーニング信号は
既知特性の信号で、テレビジヨン信号がゴースト
信号で汚染されているときは、そのトレーニング
信号にトレーニング信号のゴーストであるトレー
ニング信号の写しが追随することになる。可変遅
延線の遅延が正しければ、その遅延線の出力のト
レーニング信号が入力のトレーニング信号のゴー
ストと時間的に一致するから、これを一致検知器
によつて検知し、遅延線の遅延を制御して後続の
トレーニング信号受信中その一致状態が維持され
るようにする。遅延線の遅延はゴースト信号の主
信号に対する遅延の尺度である。

遅延線の遅延が不正確で上記一致状態が得られ
なければ、遅延線の遅延がその一致状態が得られ
るまで変えられる。

第１図は可変遅延線１２を用いたテレビジヨン
信号ゴースト検知器を示す。ビデオ信号は線１０
ゲート１０に印加される。線１０ゲートはビデオ
信号中の線１０だけを遅延線１２と一致検知器１
４に印加する。線１０は広い垂直等化パルス期間
後のビデオ信号中の最初の完全水平線で、通常ビ
デオ情報が付随しない水平周期パルスを含む。こ
の実施例ではこの線１０の水平同期パルスをゴー
スト検知器のトレーニング信号として用いる。テ
レビ受像機が遅延ゴースト信号を受信していると
き、この同期パルスのゴーストが所要の同期パル
スの後の空白の線期間に現れる。第１図の回路は
このようなゴースト成分を遅延線の遅延で決まる
遅延範囲内で探査抽出する。

第１図に例示する実施例で、遅延線１２は例え
ば70素子のCCD遅延線で構成することがきる。
このCCD遅延線は周波数範囲７〜14MHzの電圧
制御発振器（VCO）１８によりクロツキングさ
れ、これによつて５〜10μ秒の範囲の可変遅延が
得られる。その他の遅延線素子の組合せやクロツ
ク周波数も使用でき、例えば80素子の遅延線を５
〜15MHzのクロツクパルスで駆動すると、5.33〜
16μ秒の範囲の可変遅延が得られる。

一致検出器４は可変遅延器１２の入出力に結合
された２つの入力を有し、出力を自動位相制御
（APC）回路１６とランプ制御回路２０に印加す
る。ランプ制御回路２０の出力はランプ発生器２
２に、APC回路１６とランプ発生器２２の出力
は電圧制御発振器（VCO）１８に結合されてい
る。VCO１８の出力信号は遅延線１２のクロツ
ク入力に印加される。

印加されたビデオ信号がゴースト信号を含まな
いとき、または遅延線が存在するゴースト信号に
対して誤つた遅延を設定する周波数でクロツキン
グさているときは、一致検出器１４は出力を生じ
ず、ランプ制御回路２０はランプ発生器２２にラ
ンプ信号を発生させる。このランプ信号はVCO
に印加される電圧の値を変え、VCOの出力信号
の周波数をその７〜4MHz範囲に亘つて変えるこ
とによつて遅延線の遅延時間をえる。このように
してゴーストが検知されるまでゴースト探査が続
けられる。

遅延線の出力の同期信号が遅延線の入力の同期
信号のゴーストと時間的に一致するときゴースト
が検知される。検知と共に一致検知器が信号を発
生し、これによつてランプ制御回路がそのときの
ランプ電圧レベルでランプ発生器を停止させる。
一致検知器の出力信号はまたAPC回路を付勢し
てVCO制御させる。すなわちAPC回路はVCOの
周波数を必要に応じて変え、遅延線の遅延が線１
０同期信号（すなわちトレーニング信号）対する
ゴーストの遅延変化について追随して変るように
する。

第１図のゴースト検知器の動作を例示する波形
群が第５図に示されている。第５図ａは線１０の
同期パルス３０２とそれに付勢するその同期信号
のゴースト３０４を示す。線１０は同様にゴース
トパルス３０８を伴う線１１の同期パルス３０６
より前に終る。第１図の線１０ゲート１０は第５
図ｂに示す可能化パルス３００の持続時間中開か
れ、トレーニング同期パルス３０２および続くゴ
ーストパルス３０４が遅延線１２に印加される。
遅延線がこの信号を水平同基パルス３０２とゴー
ストパルス３０４の間の時間間隔だけ遅延させる
と、その遅延線の出力は第５図ａの波形に対して
時間的に波形ｃのようになる。この遅延された同
期パルス３１２はゴーストパルス３０４がこの遅
延線の入力に印加されると同時にその遅延線の出
力に生ずるため、一致状態が生じ、一致検出器１
４は第５図ｄのような出力パルス３２０を発生す
る。この一致パルス３２０によつてランプ制御回
路２０がランプ発生器２２を停止させるから、
VCO１８の制御はAPC回路１６によつて行われ
るようになり、次の線１０基間はトレーニング信
号のゴーストが追跡される。

第１図のゴースト検知器のさらに詳細な実施例
を第２図、第３図および第４図に示す。第２図に
おいてビデオ信号と線１０可能化信号が線１０ゲ
ート１０に印加され、線１０ゲート１０の出力は
可変遅延線１２と一致検知器１４に供給される。
可変遅延線１２の出力は同期パルスゲート１２４
の入力と1H遅延線１２０の入力に印加される。
同期パルスゲート１２４はすべてのゴーストパル
スを除いて線１０の同期パルスだけを通し、1H
遅延線１２０はその入力に印加される信号を１水
平線期間だけ遅延させる。1H遅延線１２０の出
力は第２の同期パルスゲート１２６の入力と短遅
延線１２２の入力に印加される。第２の同期パル
スゲート１２６の出力はその入力の線１０の同期
パルスに応じて前進パルスを発生し、これをアン
ドゲート２３のＡ入力に印加する。短遅延線１２
２の出力は可変遅延線１２の入力に印加される。

アンドゲート２３の出力はオアゲード３のＡ入
力に印加され、オアゲート３の出力は可逆計数器
１００のUP入力に印加される。可逆計数器１０
０はさらにDN（DOWN）入力と、１６０で示す
入力データを計数器に送り込むためのパルスを印
加するLOAD入力を有する。この計数器の出力
は2⁰、2¹、2²、2³、2⁴、2⁵でデジタルアナログ
（DA）変換器１０２に供給される。DA変換器１
０２はVCO１８に制御電圧を印加し、VCOの出
力によつて可変遅延線１２がクロツキングされ
る。計数器１００の出力2⁰、2²、2⁵はまたアンド
ゲート１５の各入力に印加され、アンドゲート１
５の出力はオアゲート１７のＡ入力に印加され
る。オアゲート１７はリセツト信号を生成してこ
れを計数器１００のLOAD入力およびオアゲー
ト２１のＡ入力に印加する。オアゲート２１は出
力は単安定マルチバイブレータ１５２の入力に印
加され、マルチバイブレータ１５２の出力はスイ
ツチ１５４の制御信号として印加される。このス
イツチ１５４は常開型で、1H遅延線１２０の出
力と基準電位点（大地）との間に挿入されてい
る。

第４図にも第２図の各素子が示されているが、
その説明は省略する。第４図には第２図の同期パ
ルスゲート１２４がさらに詳細に示されている。
この同期パルスゲートは入力を可変遅延線１２の
出力と闘値電圧＋V_Tに結合された比較器１２５
を含み、この比較器１２５は可変遅延線１２の出
力信号が第５図ｃに示すように闘値電圧レベル＋
V_Tを超えたとき常に出力信号を発生する。第２
図の同期パルスゲート１２６も同様に構成するこ
とができる。

第４図において一致検知器１４の出力がインバ
ータ８、VCO調節用フリツプフロツプ１４０の
リセツト入力Ｒ、オアゲート１１のＡ入力および
第２図のクリア用フリツプフロツプ１５０のセツ
ト入力Ｓに供給され、線１０可能化信号がインバ
ータ７の入力、APCチエツク用フリツプフロツ
プ１３２のクロツク入力Ｃおよびオアゲート１３
のＢ入力に印加される。オアゲート１１の出力は
モード制御用フリツプフロツプ１３０のクロツク
入力ＣとAPCチエツク用フリツプフロツプ１３
２のクリア入力CLRに印加される。モード制御
用フリツプフロツプ１３０のＱ出力はAPCモー
ド信号で、アンドゲート２，４のＡ入力とフリツ
プフロツプ１３２のデータ入力Ｄが印加される。
またモード制御用フリツプフロツプ１３０の出
力はランプモード信号で、オアゲート１３のＡ入
力および第２図のアンドゲート２３のＢ入力に印
加される。オアゲート１３の出力はモード制御用
フリツプフロツプ１３０のＤ入力に印加され、
APCチエツク用フリツプフロツプ１３２のＱ出
力はアンドゲート９のＡ入力に印加され、そのア
ンドゲート９の出力はオアゲート１１のＢ入力と
第２図のオアゲート１７のＢ入力に印加される。

インバータ７の出力の反転した線１０可能化信
号はアンドゲート９のＢ入力、VCO調節用フリ
ツプフロツプ１４０のセツト入力Ｓおよび第２図
のアンドゲート１９のＡ入力に印加される。
VCO調節用フリツプフロツプ１４０のＱ出力は
加算計数信号で、アンドゲート５のＣ入力に印加
され、その出力は減算計数信号でアンドゲート
６のＣ入力に印加される。インバータ８の出力の
反転された一致信号はアンドゲート５，６のＢ入
力に印加され、同期パルスゲート１２４の出力は
ゲート５，６のＡ入力に印加される。アンドゲー
ト５の出力はアンドゲート２のＢ入力に、アンド
ゲート６の出力はアンドゲート４のＢ入力にそれ
ぞれ印加される。またアンドゲート２の出力はオ
アゲート３のＢ入力に、アンドゲート４の出力は
計数器１００の減算計数信号入力DNにそれぞれ
印加される。

第２図において一致検知器１４の一致信号がク
リア用フリツプフロツプ１５０のセツト入力Ｓに
印加され、そのフリツプフロツプ１５０のＱ出力
がアンドゲート１９のＢ入力に印加され、そのア
ンドゲート１９の出力がオアゲート２１のＢ入力
とクリア用フリツプフロツプ１５０のリセツトＲ
に印加される。

第３図は線１０可能化信号発生装置を示す。こ
の装置は米国特許第3899635号明細書記載の垂直
減算計数型で、簡単に言えばビデオ信号に応動し
て出力Ｈ、Ｖにそれぞれ水平および垂直に同期信
号を生成する同期分離器４２を含む。水平同期信
号は水平発振AFPC回路４６に印加されてその出
力に水平走査周波数f_Hの出力信号を生成する。水
平発振AFPC回路４６はまた水平走査周波数の２
倍の周波数2f_Hを持つ出力信号を生成する。この
2f_Hの信号は線計数区間発生回路５０に印加され
る。この回路は2f_H信号の半線周期を計数して垂
直区間信号を垂直同期信号の発生が期待される計
数値範囲に亘つて垂直同期検証検知回路６０に印
加する。同期分離器からの垂直同期信号がこの区
間中に生じると、検知器６０はモードスイツチ８
０を切換えて同期状態を表示し、同期表示信号を
線計数区間発生回路５０に印加し、その区間中垂
直同期信号f_Vを発生させる。

水平同期検証検知器６０が予想期間中に垂直同
期信号を受信しなければ、モードスイツチが非同
期モードに切換えられる。このモードでは垂直同
期検知器７０が垂直同期パルスを検出するまで同
期分離器Ｖ出力を試験し、垂直同期パルスが検出
されると、モードスイツチを切換えて線計数区間
発生器５０の計数器をリセツトし、適正な同期を
再確立させる。次にモードスイツチはリセツトさ
れて同期状態を表わす。

モードスイツチ８０が同期動作状態を表わすよ
うにセツトされると、同期表示信号が導線９２を
介して一致検知器９０に印加される。線計数区間
発生器５０はその計数器が線１０の受信中を表示
するとき（例えば2f_H信号の計数値１８，１９の
とき）必ず導線９４にパルスを発生する。この線
１０表示パルスは導線９４を介して一致検知器９
０に印加され、検知器９０は同期状態中に線１０
が受信されたとき必ず導線９６に線１０可能化信
号を発生する。この期間だけ線１０可能化ゲート
が閉じる。非同期状態が生ずると導線９２上の信
号がなくなり、線１０可能化信号は生成されな
い。これは非同期状態では導線９４上の線１０パ
ルスの信頼度が悪いためである。

次に第２図および第４図の回路の動作を説明す
る。最初モード制御用フリツプフロツプ１３０が
リセツトされて「高い」ランプモード信号と「低
い」APCモード信号を生成する。この「高い」
ランプモード信号によつてアンドゲート２３が前
進信号を受入れるようになる。すると計数器１０
０が計数１を数え、これがDA変換器１０２を介
してVCO１８をそのクロツク周波数範囲の一方
の限度で動作させる。このとき遅延線１２はその
遅延範囲の一方の限度に相当する遅延を与えてい
る。例示のため遅延線１２が与えている遅延がこ
の初期状態において5μ秒であるとする。

まず印加されたビデオ信号がゴーストを含まな
いかゴースト信号が５〜10μ秒の可検知遅延範囲
外で起ると仮定する。どちらの場合も一致が達成
されず、線１０信号が可変遅延線１２に印加され
てこれを通過した後1H遅延線１２０に印加され
る。この1H遅延線１２０の出力に線１０同期信
号が現れたとき、同期パルスゲート１２６がドリ
ガされ、アンドゲート２３およびオアゲート３を
介して計数器１００に前進パルスを印加する。す
ると計数器は１計数進められ、この計数値が新し
いVCO制御信号に変換されるため、VCOはクロ
ツク周波数を低下して遅延線１２の遅延を大きく
する。１計数が140n秒の遅延変化に相当すると、
新しい遅延は5.14μ秒となる。このVCO周波数が
変つている間に線１０の情報が1H遅延線１２０
と短遅延線１２２に効果的に記憶される。短遅延
線の遅延τ_sは線１０情報が可変遅延線１２の入力
に再印加される前にその新しいクロツク周波数で
VCO１８を安定されるのに充分な時間である。

線１０信号は短遅延線１２２から出ると再び一
致検知器１４と可変遅線１２に印加される。この
信号は可変遅延線の新しい遅延時間だけ遅延され
る。可変遅延線１２の出力に応じた線１０同期パ
ルスは1H遅延線１２０と同期パルスゲート１２
４に印加される。同期パルスゲート１２４を通つ
て一致検知器１４に印加され、検知器１４は線１
０同期パルスとそれから可変遅延線１２の遅延時
間だけ遅れたそのゴースト信号との一致があれば
それを感知する。一致状態が検知されなければ、
1H遅延線１２０と短遅延線１２２に線１０信号
が再び記憶され、この線１０同期パルス1H遅延
線１２０の出力に生じたとき、同期パルスゲート
１２６およびゲート２３，３を介して再び計数器
１００を進める。すると線１０信号が再び可変遅
延線１２に印加され、その遅延が再び大きくな
る。

この再循環サイクルはゴーストパルスが検知さ
れるか可変遅延線１２が10μ秒の最大遅延に達す
るまで続くが、後者の場合は例示の計数器の計数
値が36になる。1H遅延線１２０の出力の線１０
同期パルスは計数器の計数を37に進め、アンドゲ
ート１５の入力を可能化する。ゲート１５はオア
ゲート１７の出力にリセツトパルスを発生し、こ
れがオアゲート２１を介して単安定マルチバイブ
レータ１５２をトリガする。これによつてマルチ
バイブレータ１５２は３つの遅延線の合計遅延
（例えば10μ秒＋1H＋τs）に少なくとも等しい時
間だけスイツチ１５４を閉じる。すると線１０信
号がスイツチ１５４により再循環ループおよびそ
の接地点から除かれるが、単安定マルチバイブレ
ータがその安定状態に戻り、スイツチ１５４を開
くと、このループは新しい線１０信号の受入れ準
備が終る。

リセツトパルスはまた計数器１００の装荷入力
LODAにも印加されて入力１６０のデータを計
数器に送り込む。ここで可変遅延線１２は5μ秒
の初期遅延状態でクロツキングされる。

次に線１０信号が第５図ａに示すようにトレー
ニングパルス３０２に対して５〜10μ秒の可検知
遅延範囲内にゴーストパルス３０４を含むと仮定
する。すると線１０信号は遅延線ループにより循
環を繰返し、遂に可変遅延線１２の遅延の設定が
その出力の同期パルスとその入力のゴースト信号
が一致するような状態になる。このとき一致検知
器１４が第５図ｄに示すような一致パルス３２０
を発生する。

第４図に示すように一致パルスはオアゲート１
１を介してフリツプフロツプ１３０のクロツク入
力Ｃに印加される。このフリツプフロツプの出
力はこのとき高レベルにあるから、高レベル信号
がオアゲート１３を介して同じフリツプフロツプ
１３０のＤ入力に印加され、一致パルスによつて
このフリツプフロツプ１３０がAPCモードにセ
ツトされる。するとこのフリツプフロツプの出
力のランプ信号が第２図のアンドゲート２３を閉
じ、以後計算器から前記パルスが来るのを阻げ
る。一致パルスはまたクリア用フリツプフロツプ
１５０をセツトし、アンドゲート１９のＢ入力を
付勢する。計数器の１以外の計算で一致が検知さ
れると、アンドゲート１９のＡ入力の反転線１０
可能化信号も高レベルになり、ゲート１９は出力
に高レベル信号を生成する。この高レベル信号は
単安定マルチバイブレータ１５２をトリガしてス
イツチ１５４を閉じ、遅延線の再循環ループから
線１０信号をクリアする。アンドゲート１９の出
力信号はまたフリツプフロツプ１５０のリセツト
入力Ｒにも印加され、そのフリツプフロツプをリ
セツトする。

以後計数器１００は可変遅延線１２が線１０同
期パルスに対して検知されたゴーストパルスと実
質的に同じ遅延を与えるようにVCO１８を制御
し、このVCOのクロツク信号は1981年１月26日
付米国特許願第228593号明細書記載のゴースト消
去方式の同様の可変遅延線のクロツキングに用い
ることもできる。次の線１０信号中の同じ位置に
ゴーストパルスがあれば、可変遅延線１２が即時
検知のため適正な遅延を与えているため、その遅
延線１２の第１回目の通過で一致が検知される筈
である。ここでこのゴースト検知器は下述のよう
にAPCモードで動作してゴーストパルスを引続
き追跡する働らきとするように調節されている。

ゴースト検知器に次の線１０信号が印加される
とき、ゴースト信号が同期パルスに対して前のフ
イールドと実質的に同じ位置にあれば、可変遅延
線１２を通る最初の遷移中に一致が検知される。
すると第５図ｂに示すような線１０可能化信号が
現れて、線１０信号をゲートを介して検知器に導
入する。APCチエツク用フリツプフロツプ１３
２はそのＤ入力にモード制御用フリツプフロツプ
１３０から高レベルのAPC信号を受けているた
めこの可能化信号の後縁でセツトされ、そのＱ出
力が第５図ｅの波形３２２で示すように高レベル
になる。一致したとき一致パルス３２０がオアゲ
ート１１に印加され、その高レベル出力がフリツ
プフロツプ１３２のクリア入力CLRに印加され
て第５図ｅの波形３２２で示すようにこのフリツ
プフロツプ１３２をリセツトする。一致パルスは
またオアゲート１３を介してＤ入力に印加された
高レベルの線１０可能化信号によつてAPCモー
ドに保たれているモード制御用フリツプフロツプ
１３０をクロツキングする。

ゴースト信号が実質的に移転または消失する
と、一致検知器１４は一致パルスを生じなくな
る。APCチエツク用フリツプフロツプ１３２は
第５図ｆの波形３２４で示すように全線１０可能
化期間中セツトされたままであるが、この期間が
終ると第５図ｂで示すように線１０可能化信号３
００が低レベルになり、インバータ７の出力が高
レベルになる。この高レベル信号はアンドゲート
９のＢ入力に印加され、APCチエツク用フリツ
プフロツプ１３２からの高レベル信号と共にその
ゲート９の出力に第５図ｇに波形３２６で示すよ
うなAPC欠落信号を生成する。このAPC欠落信
号は３つの働らきをする。第１にこの信号はオア
ゲート１１を介してモード制御用フリツプフロツ
プ１３０のクロツク入力Ｃに印加される。このと
きオアゲート１３は入力のランプ信号と線１０可
能化信号が低レベルのため、その出力は低レベル
で、この低レベル出力がフリツプフロツプ１３０
のＤ入力に印加されてAPC欠落信号がそのフリ
ツプフロツプ１３０をそのリセツト状態にクロツ
キングし得るようにする。これによつてAPCモ
ードがなくなり探査用ランプモードとなる。
APC欠落信号はまたAPCチエツク用フリツプフ
ロツプ１３２のクリア入力CLRに印加されてそ
のフリツプフロツプをリセツトし、APC欠落信
号を遮断する。最後にAPC欠落信号はまた第２
図のオアゲート１７のＢ入力に印加されてそのゲ
ートの出力にリセツト信号を生成し、計数器１０
０をその初期状態に再装荷し、オアゲート２１を
介して遅延線ループからの線１０情報をクリアす
る。

ゴースト信号の追跡は第４図および第５図ａ，
ｂおよびｈ〜ｌに示すようにAPCモード動作中
に行われる。VCO調節用フリツプフロツプ１４
０そのＱ出力を示す第５図ｊの波形３２８′，３
２８″で示すように各一致パルス３２０によりリ
セツトされる。各線１０可能化信号３００が終る
とインバータ７の出力のその反転信号によつてフ
リツプフロツプ１４０がセツトされる。これらの
VCO調節用フリツプフロツプ１４０の制御信号
はそれぞれのセツト入力Ｓおよびリセツト入力Ｒ
に印加される。VCO調節用フリツプフロツプ１
４０がセツトされるとアンドゲート５のＣ入力に
加算計数信号が印加され、アンドゲート６のＣ入
力に減算計数信号が印加される。

ゴースト信号３０４の遅延がある線１０信号か
ら次の線１０信号に向つて増大して可変遅延線１
２の出力と同期パルスゲート１２４の遅延同期パ
ルスがその可変遅延線の入力のゴーストパルスよ
り前に現れると、一致検知器１４の入力の２つの
信号が第５図ａのゴーストパルス３０４とｈの遅
延同期パルス３１２′により示すように時間的に
関係付けられる。この２つのパルスは第５図ｈの
時間T₁中は一致しないが、時間T₂中一致する。
時間T₁中遅延線１０同期パルスがアンドゲート
５のＡ入力にあり、そのゲート５のＣ入力の加算
計数信号が高レベルになり、インバータ８の出力
（反転一致信号）が高レベルになる。従つてアン
ドゲート５は第５図ｉに示すように時間T₁中高
レベル出力信号３３０を生ずる。この信号はアン
ドゲート２およびオアゲート３を介して計数器１
００のUP入力に印加される。これによつて計数
器１００の計数が増してVCOのクロツク周波数
が低下し、可変遅延線１２の遅延が増大する。次
の線１０信号がゴースト検知器に印嬉されると、
ゴースト遅延時間が不変であれば遅延された線１
０同期パルスとゴースト信号がより完全に一致す
る。

遅延同期パルス３１２′の時間T₂中に一致が生
じ、一致検知器が一致パルスを発生する。この一
致パルスはアンドゲート５，６をそのＢ端子にイ
ンバータ８を介して低レベル信号を印加すること
により閉鎖する。一致パルスはまた第５図ｊに波
形縁部３２８′で示すようにVCO調節用フリツプ
フロツプ１４０をリセツトする。時点T₂の一致
パルスの終端ではアンドゲート５，６のＡ入力に
遅延した線１０同期パルスが在せず、そのためこ
れらのゲートは閉鎖を続ける。

ゴースト信号の遅延がある線１０期間から他の
それに向かつて減少し、遅延線の遅延が長過ぎる
ようになると、ゴーストパルス３０４と遅延され
た線１０同期パルス３１２″の相対時間位置は第
５図ａ，ｋに示すようになる。この２信号の一致
はパルス３１２″の時間T₃の間だけ起り、そのと
きVCO調節用フリツプフロツプ１４０は第５図
ｊに示すようにリセツトされ、これによつてアン
ドゲート６のＣ入力に減算計数信号を供給する。
一致期間T₃の終りにアンドゲート６のＢ入力の
反転一致信号が高レベルになり、同期パルスゲー
ト１２４の出力の遅延線１０同期パルスは引続い
てそのゲートのＡ入力に印加される。これによつ
てアンドゲート６は遅延線１０同期パルスの持続
時間の残りT₄の間第５図ｌに示すパルス３３２
を生成する。このパルス３３２はアンドゲート４
を介して計数器１００のDN入力に導かれ、それ
によつて計数器の計数を減じ、VCOクロツク信
号の周波数を上昇し、可変遅延線１２の遅延を減
少させる。このようにして次の線１０信号のゴー
ストは間に挾まつたフイールド時間中時間遅れが
不変なら遅延線１０同期信号とよりよく一致する
ようになる。

必要に応じて同期パルスゲート１２４の出力と
アンドゲート５，６のＡ入力との間に偶数個のイ
ンバータを挿入してそのＢ入力の遅延線１０同期
パルスと反転一致パルスの間に「競走」状態が生
ずるのを防ぐことができる。

【図面の簡単な説明】

第１図はこの発明の原理によつて構成されたテ
レビジヨン信号ゴースト検知器のブロツク図、第
２図は遅延線の遅延を変えてトレーニング信号に
対するそのゴーストの遅延を決定するゴースト検
知器のブロツク図、第３図は第２図の検知器にト
レーニング信号とそのゴーストを印加するに適す
る回路のブロツク図、第４図はゴースト信号捕促
後ゴースト信号を追跡する回路のブロツク図、第
５図は第２図および第４図のゴースト検知器の動
作の説明に用いる波形図である。 １０……ビデオ信号応動手段、１２……可変遅
延線、１４……一致検知器、１８，２０，２２…
…制御信号供給手段、３０２……トレーニング信
号、３１２……一致信号。

Claims (1)

1. 【特許請求の範囲】 １ トレーニング信号として用いるための成分を
   含み、ゴースト信号で汚染されていることのある
   ビデオ信号の信号源を含むテレビ受像機におい
   て、 上記ビデオ信号に応動し、上記トレーニング信
   号と、ゴースト信号が存在するときはそのトレー
   ニング信号のゴーストとを含む上記ビデオ信号の
   一部を上記ビデオ信号から分離する手段と、 上記ビデオ信号の上記分離された一部を受け入
   れるように結合された入力、出力、および或る遅
   延時間の範囲に亘り上記ビデオ信号の上記分離さ
   れた一部に与える遅延を制御するための制御信号
   入力を有する可変遅延線と、 上記遅延線の入力に結合された第１の入力、そ
   の遅延線の出力に結合された第２の入力およびそ
   の第２の入力に到来した遅延された上記トレーニ
   ング信号が上記第１の入力へ到来した上記トレー
   ニング信号のゴースト信号と時間的に一致する時
   に一致信号が生成される出力を有する一致検知器
   と、 上記一致信号の生成に応答して、上記遅延線の
   上記制御信号入力に上記遅延時間の範囲内の遅延
   にその遅延を設定する制御信号を供給する手段
   と、を含むテレビジヨンゴースト検知方式。