JP3145830B2 - 音声多重パイロット信号検出回路 - Google Patents
音声多重パイロット信号検出回路Info
- Publication number
- JP3145830B2 JP3145830B2 JP11356193A JP11356193A JP3145830B2 JP 3145830 B2 JP3145830 B2 JP 3145830B2 JP 11356193 A JP11356193 A JP 11356193A JP 11356193 A JP11356193 A JP 11356193A JP 3145830 B2 JP3145830 B2 JP 3145830B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- pilot signal
- data latch
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【０００１】
【産業上の利用分野】本発明は音声多重パイロット信号
検出回路に関し、特に音声多重方式において、パイロッ
ト信号の周波数により、音声信号の入力状態を判別する
ために用いられる音声多重パイロット信号検出回路に関
する。
検出回路に関し、特に音声多重方式において、パイロッ
ト信号の周波数により、音声信号の入力状態を判別する
ために用いられる音声多重パイロット信号検出回路に関
する。
【０００２】
【従来の技術】従来の、この種の音声多重パイロット信
号検出回路は、図３に示されるように、乗算器１、低域
フィルタ２、電圧制御発振器３および分周回路４を含む
位相同期回路５と、比較回路６と、基準電圧源７とを備
えて構成されており、周波数がｆp のパイロット信号１
０１は乗算器１に入力され、乗算器１において、分周回
路４より出力される分周信号１０２と乗算されて、パイ
ロット信号１０１と分周信号１０２の位相差が検出され
て位相差信号１０３が出力される。この位相差信号１０
３は低域フィルタ２に入力されて高域周波数成分が遮断
されて出力され、位相差信号１０４として比較回路６お
よび電圧制御発振器３に入力される。電圧制御発振器３
においては、当該位相差信号１０４の電圧により発振周
波数が制御され、その発振出力は分周回路４に入力され
てｎ分周され、前述のように、分周信号１０２として出
力されて乗算回路１に入力される。この位相同期回路５
がパイロット信号１０１に対して位相同期する状態にお
いては、電圧制御発振器３の発振周波数はｎｆp とな
り、また低域フィルタ２から出力される位相差信号１０
４の電圧値はＶp となる。
号検出回路は、図３に示されるように、乗算器１、低域
フィルタ２、電圧制御発振器３および分周回路４を含む
位相同期回路５と、比較回路６と、基準電圧源７とを備
えて構成されており、周波数がｆp のパイロット信号１
０１は乗算器１に入力され、乗算器１において、分周回
路４より出力される分周信号１０２と乗算されて、パイ
ロット信号１０１と分周信号１０２の位相差が検出され
て位相差信号１０３が出力される。この位相差信号１０
３は低域フィルタ２に入力されて高域周波数成分が遮断
されて出力され、位相差信号１０４として比較回路６お
よび電圧制御発振器３に入力される。電圧制御発振器３
においては、当該位相差信号１０４の電圧により発振周
波数が制御され、その発振出力は分周回路４に入力され
てｎ分周され、前述のように、分周信号１０２として出
力されて乗算回路１に入力される。この位相同期回路５
がパイロット信号１０１に対して位相同期する状態にお
いては、電圧制御発振器３の発振周波数はｎｆp とな
り、また低域フィルタ２から出力される位相差信号１０
４の電圧値はＶp となる。
【０００３】図４に示されるのは、この位相同期回路５
における分周回路４より出力される分周信号１０２の周
波数と、低域フィルタ２より出力される位相差信号１０
４の電圧との関係を示す図である。図４に示されるよう
に、分周周波数がｆp1の場合に、低域フィルタ２の出力
電圧Ｖe が基準電圧源７の基準電圧Ｖr に等しくなるよ
うにレベル設定されている。この低域フィルタ２より出
力される位相差信号１０４の電圧Ｖe は、比較回路６に
入力されて基準電圧源７の基準電圧Ｖr と比較され、比
較回路６から出力される論理値１０５としては、Ｖe≧
Ｖrの時には論理値“１”が出力され、またＶe ＜Ｖr
の時には論理値“０”が出力される。この場合、図４に
より明らかなように、パイロット信号１０１の周波数
が、本来のパイロット周波数ｆp で入力される場合に
は、低域フィルタ２の出力電圧Ｖe は常に基準電圧Ｖr
よりも大であり、従って比較回路６よりは常に論理値
“１”が出力され、この論理値“１”の出力により、周
波数ｆp のパイロット信号が入力されている期間を検出
することができる。
における分周回路４より出力される分周信号１０２の周
波数と、低域フィルタ２より出力される位相差信号１０
４の電圧との関係を示す図である。図４に示されるよう
に、分周周波数がｆp1の場合に、低域フィルタ２の出力
電圧Ｖe が基準電圧源７の基準電圧Ｖr に等しくなるよ
うにレベル設定されている。この低域フィルタ２より出
力される位相差信号１０４の電圧Ｖe は、比較回路６に
入力されて基準電圧源７の基準電圧Ｖr と比較され、比
較回路６から出力される論理値１０５としては、Ｖe≧
Ｖrの時には論理値“１”が出力され、またＶe ＜Ｖr
の時には論理値“０”が出力される。この場合、図４に
より明らかなように、パイロット信号１０１の周波数
が、本来のパイロット周波数ｆp で入力される場合に
は、低域フィルタ２の出力電圧Ｖe は常に基準電圧Ｖr
よりも大であり、従って比較回路６よりは常に論理値
“１”が出力され、この論理値“１”の出力により、周
波数ｆp のパイロット信号が入力されている期間を検出
することができる。
【０００４】
【発明が解決しようとする課題】上述した従来の音声多
重パロット信号検出回路においては、入力されるパイロ
ット信号に雑音が多く含まれている場合、基準の振幅レ
ベルが不足している場合または当該パイロット信号に波
形歪が存在する場合などにおいては、位相同期回路５の
動作が不安定となり、低域フィルタ２より出力される位
相差信号１０４の電圧Ｖe は、パイロット信号１０１の
入力される期間においては、図２（ｃ）に示されるよう
に、基準電圧Ｖr の振幅レベルの上下に変動する不安定
な電圧となり、比較回路６より出力される論理値１０５
は、図２（ｄ）に示されるように、“１”または“０”
という具合に不定期的に変動する状態となり、入力パイ
ロット信号の検出を的確に行うことができないという欠
点がある。
重パロット信号検出回路においては、入力されるパイロ
ット信号に雑音が多く含まれている場合、基準の振幅レ
ベルが不足している場合または当該パイロット信号に波
形歪が存在する場合などにおいては、位相同期回路５の
動作が不安定となり、低域フィルタ２より出力される位
相差信号１０４の電圧Ｖe は、パイロット信号１０１の
入力される期間においては、図２（ｃ）に示されるよう
に、基準電圧Ｖr の振幅レベルの上下に変動する不安定
な電圧となり、比較回路６より出力される論理値１０５
は、図２（ｄ）に示されるように、“１”または“０”
という具合に不定期的に変動する状態となり、入力パイ
ロット信号の検出を的確に行うことができないという欠
点がある。
【０００５】
【課題を解決するための手段】本発明の音声多重パイロ
ット信号検出回路は、所定のパイロット信号を入力し
て、前記パイロット信号の周波数に対応する電圧値を出
力する位相同期回路と、前記電圧値と所定の基準電圧値
とを比較して、前記比較結果に対応する論理値を出力す
る比較回路と、前記位相同期回路内に含まれる電圧制御
発振器の発振出力を入力して、所定のカウントごとに、
第１のパルスを出力するとともに前記第１のパルスより
所定のカウント分遅延した第２のパルスを出力するカウ
ンタと、前記第２のパルスを受けてリセットされ、前記
論理値をラッチして出力する第２のデータ・ラッチ回路
と、前記第１のパルスと前記第２のデータ・ラッチ回路
の出力とを入力し、前記第２のデータ・ラッチ回路がリ
セットされた状態のとき前記第１のパルスを出力する論
理回路と、前記論理回路の出力を受けてリセットされ、
前記論理値をラッチして前記パイロット信号の入力有無
に対応する検知信号を出力する第１のデータ・ラッチ回
路と、を少なくとも備えることを特徴としている。
ット信号検出回路は、所定のパイロット信号を入力し
て、前記パイロット信号の周波数に対応する電圧値を出
力する位相同期回路と、前記電圧値と所定の基準電圧値
とを比較して、前記比較結果に対応する論理値を出力す
る比較回路と、前記位相同期回路内に含まれる電圧制御
発振器の発振出力を入力して、所定のカウントごとに、
第１のパルスを出力するとともに前記第１のパルスより
所定のカウント分遅延した第２のパルスを出力するカウ
ンタと、前記第２のパルスを受けてリセットされ、前記
論理値をラッチして出力する第２のデータ・ラッチ回路
と、前記第１のパルスと前記第２のデータ・ラッチ回路
の出力とを入力し、前記第２のデータ・ラッチ回路がリ
セットされた状態のとき前記第１のパルスを出力する論
理回路と、前記論理回路の出力を受けてリセットされ、
前記論理値をラッチして前記パイロット信号の入力有無
に対応する検知信号を出力する第１のデータ・ラッチ回
路と、を少なくとも備えることを特徴としている。
【０００６】なお、前記位相同期回路が、前記パイロッ
ト信号と所定の分周信号との位相差を検出する乗算器
と、前記乗算器の出力の低域成分を抽出して前記電圧値
として出力する低域フィルタと、前記低域フィルタの出
力により発振周波数を制御される前記電圧制御発振器
と、前記電圧制御発振器の発振出力を分周して前記分周
信号を生成して出力する分周回路と、を備えるようにし
てもよい。
ト信号と所定の分周信号との位相差を検出する乗算器
と、前記乗算器の出力の低域成分を抽出して前記電圧値
として出力する低域フィルタと、前記低域フィルタの出
力により発振周波数を制御される前記電圧制御発振器
と、前記電圧制御発振器の発振出力を分周して前記分周
信号を生成して出力する分周回路と、を備えるようにし
てもよい。
【０００７】また、前記論理回路が、前記第１のパルス
と前記第２のデータ・ラッチ回路の出力との論理積をと
って出力するＡＮＤ回路により構成されるようにしても
よい。
と前記第２のデータ・ラッチ回路の出力との論理積をと
って出力するＡＮＤ回路により構成されるようにしても
よい。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、乗算器
１、低域フィルタ２、電圧制御発振器３および分周回路
４を含む位相同期回路５と、比較回路６と、基準電圧源
７と、データラッチ回路８および１０と、カウンタ９
と、ＡＮＤ回路１１とを備えて構成されている。また、
図２（ａ）、（ｂ）、（ｅ）、（ｆ）、（ｇ）、
（ｈ）、（ｊ）および（ｋ）は、本実施例における各部
の動作信号を示すタイミング図である。
である。図１に示されるように、本実施例は、乗算器
１、低域フィルタ２、電圧制御発振器３および分周回路
４を含む位相同期回路５と、比較回路６と、基準電圧源
７と、データラッチ回路８および１０と、カウンタ９
と、ＡＮＤ回路１１とを備えて構成されている。また、
図２（ａ）、（ｂ）、（ｅ）、（ｆ）、（ｇ）、
（ｈ）、（ｊ）および（ｋ）は、本実施例における各部
の動作信号を示すタイミング図である。
【００１０】図１において、前述の図３に示される従来
例との対比により明らかなように、乗算器１、低域フィ
ルタ２、電圧制御発振器３および分周回路４を含む位相
同期回路５と、比較回路６および基準電圧源７とを含む
回路については従来例の場合と同様であり、周波数がｆ
p のパイロット信号１０１は乗算器１に入力され、乗算
器１において、分周回路４より出力される分周信号１０
２と乗算されて、パイロット信号１０１と分周信号１０
２の位相差が検出されて位相差信号１０３が出力され
る。この位相差信号１０３は低域フィルタ２に入力され
て高域周波数成分が遮断されて出力され、位相差信号１
０４として比較回路６および電圧制御発振器３に入力さ
れる。電圧制御発振器３においては、当該位相差信号１
０４の電圧により発振周波数が制御され、その発振出力
１０６は分周回路４に入力されてｎ分周され、前述のよ
うに、分周信号１０２として出力されて乗算回路１に入
力される。この位相同期回路５がパイロット信号１０１
に対して位相同期する状態においては、電圧制御発振器
３の発振周波数はｎｆp となり、また低域フィルタ２か
ら出力される位相差信号１０４の電圧値はＶp となる。
なお本実施例においては、電圧制御発振器３の発振出力
１０６はカウンタ９にも入力されている。
例との対比により明らかなように、乗算器１、低域フィ
ルタ２、電圧制御発振器３および分周回路４を含む位相
同期回路５と、比較回路６および基準電圧源７とを含む
回路については従来例の場合と同様であり、周波数がｆ
p のパイロット信号１０１は乗算器１に入力され、乗算
器１において、分周回路４より出力される分周信号１０
２と乗算されて、パイロット信号１０１と分周信号１０
２の位相差が検出されて位相差信号１０３が出力され
る。この位相差信号１０３は低域フィルタ２に入力され
て高域周波数成分が遮断されて出力され、位相差信号１
０４として比較回路６および電圧制御発振器３に入力さ
れる。電圧制御発振器３においては、当該位相差信号１
０４の電圧により発振周波数が制御され、その発振出力
１０６は分周回路４に入力されてｎ分周され、前述のよ
うに、分周信号１０２として出力されて乗算回路１に入
力される。この位相同期回路５がパイロット信号１０１
に対して位相同期する状態においては、電圧制御発振器
３の発振周波数はｎｆp となり、また低域フィルタ２か
ら出力される位相差信号１０４の電圧値はＶp となる。
なお本実施例においては、電圧制御発振器３の発振出力
１０６はカウンタ９にも入力されている。
【００１１】低域フィルタ５より出力される位相差信号
１０４の電圧Ｖe は、正常レベルのパイロット信号１０
１が入力される場合には、図２（ａ）に示されるよう
に、パイロット信号１０１の周波数に対応した電圧レベ
ルで出力されるが、前述のように、パイロット信号１０
１雑音が多く含まれている場合、基準の振幅レベルが不
足している場合または当該パイロット信号に波形歪が存
在する場合などにおいては、低域フィルタ２より出力さ
れる位相差信号１０４の電圧Ｖe は、パイロット信号１
０１の入力される期間において、図２（ｃ）に示される
ように、基準電圧Ｖr の振幅レベルの上下に変動する不
安定な電圧となる。
１０４の電圧Ｖe は、正常レベルのパイロット信号１０
１が入力される場合には、図２（ａ）に示されるよう
に、パイロット信号１０１の周波数に対応した電圧レベ
ルで出力されるが、前述のように、パイロット信号１０
１雑音が多く含まれている場合、基準の振幅レベルが不
足している場合または当該パイロット信号に波形歪が存
在する場合などにおいては、低域フィルタ２より出力さ
れる位相差信号１０４の電圧Ｖe は、パイロット信号１
０１の入力される期間において、図２（ｃ）に示される
ように、基準電圧Ｖr の振幅レベルの上下に変動する不
安定な電圧となる。
【００１２】位相差信号１０４は比較回路６に入力され
て基準電圧源７の基準電圧Ｖr と比較照合され、前述の
ように、比較回路６から出力される論理値１０５として
は、Ｖe≧Ｖrの時には論理値“１”が出力され、Ｖe ＜
Ｖr の時には論理値“０”が出力される（図２（ｂ）参
照）。なお、上述のように、パイロット信号１０１に雑
音が多く含まれている場合、基準の振幅レベルが不足し
ている場合または当該パイロット信号に波形歪が存在す
る場合などにおいては、比較回路６より出力される論理
値１０５は、図２（ｄ）に示されるように、“１”また
は“０”というように不定期的に変動する状態となる。
この比較回路６の比較出力１０５は、データ・ラッチ回
路８および１０にラッチされる。一方、電圧制御発振器
３の発振出力１０６は、位相同期回路５が周波数ｆp の
パイロット信号１０１に対して位相同期状態にある状態
においては、その発振周波数はｎｆp となり、当該発振
出力１０６は、カウンタ９に入力されてカウントされ、
図２（ｆ）および（ｇ）に示されるように、ｍカウント
ごとにカウント出力１０７が出力されるとともに、当該
カウント出力１０７よりｌカウント遅延されたカウント
出力１０８が出力されて、それぞれＡＮＤ回路１１およ
びデータ・ラッチ回路１０のリセット端子に入力され
る。
て基準電圧源７の基準電圧Ｖr と比較照合され、前述の
ように、比較回路６から出力される論理値１０５として
は、Ｖe≧Ｖrの時には論理値“１”が出力され、Ｖe ＜
Ｖr の時には論理値“０”が出力される（図２（ｂ）参
照）。なお、上述のように、パイロット信号１０１に雑
音が多く含まれている場合、基準の振幅レベルが不足し
ている場合または当該パイロット信号に波形歪が存在す
る場合などにおいては、比較回路６より出力される論理
値１０５は、図２（ｄ）に示されるように、“１”また
は“０”というように不定期的に変動する状態となる。
この比較回路６の比較出力１０５は、データ・ラッチ回
路８および１０にラッチされる。一方、電圧制御発振器
３の発振出力１０６は、位相同期回路５が周波数ｆp の
パイロット信号１０１に対して位相同期状態にある状態
においては、その発振周波数はｎｆp となり、当該発振
出力１０６は、カウンタ９に入力されてカウントされ、
図２（ｆ）および（ｇ）に示されるように、ｍカウント
ごとにカウント出力１０７が出力されるとともに、当該
カウント出力１０７よりｌカウント遅延されたカウント
出力１０８が出力されて、それぞれＡＮＤ回路１１およ
びデータ・ラッチ回路１０のリセット端子に入力され
る。
【００１３】データ・ラッチ回路８および１０は、論理
値“１”が入力端（ＩＮ）に入力されると、出力端（Ｏ
ＵＴ）における論理値は“１”に固定され、論理値
“１”がリセット入力端（Ｒ）に入力されると論理値
“０”が出力される。従って、データラッチ回路１０に
おいては、比較器の出力１０５（図２（ｄ）参照）の論
理値の入力に対応して、当該出力１０５の論理値が
“１”の時には、その立ち上がりのタイミングにおい
て、データラッチ回路１０の出力１１０は論理値“１”
として出力されてＡＮＤ回路１１に入力される。そし
て、他方において、カウンタ９のカウンタ出力１０８が
論理値“１”として出力される時には、データラッチ回
路１０の出力１１０の論理値は“０”として出力されＡ
ＮＤ回路１１に入力される。従って、データラッチ回路
８の入力端（ＩＮ）に、ｍカウント期間における比較回
路６の出力１０５が論理値“１”で入力されると、デー
タラッチ回路８の出力端（ＯＵＴ）には出力１０９とし
て論理値“１”が出力され、入力されない状態において
は出力１０９として“０”が出力される。また、データ
・ラッチ回路１０の出力１１０が論理値“０”、即ち比
較器６の出力１０５の論理値が、カウンタ９の出力１０
８が“０”の期間において一度も論理値“１”として出
力されない場合には、カウンタ９の出力１０７の論理値
“１”と同じタイミングにおいてＡＮＤ回路１１の出力
１１１に論理値“１”が出力され、これにより、データ
ラッチ回路８がリセットされて、データラッチ回路８の
出力１０９としては論理値“０”が出力される。
値“１”が入力端（ＩＮ）に入力されると、出力端（Ｏ
ＵＴ）における論理値は“１”に固定され、論理値
“１”がリセット入力端（Ｒ）に入力されると論理値
“０”が出力される。従って、データラッチ回路１０に
おいては、比較器の出力１０５（図２（ｄ）参照）の論
理値の入力に対応して、当該出力１０５の論理値が
“１”の時には、その立ち上がりのタイミングにおい
て、データラッチ回路１０の出力１１０は論理値“１”
として出力されてＡＮＤ回路１１に入力される。そし
て、他方において、カウンタ９のカウンタ出力１０８が
論理値“１”として出力される時には、データラッチ回
路１０の出力１１０の論理値は“０”として出力されＡ
ＮＤ回路１１に入力される。従って、データラッチ回路
８の入力端（ＩＮ）に、ｍカウント期間における比較回
路６の出力１０５が論理値“１”で入力されると、デー
タラッチ回路８の出力端（ＯＵＴ）には出力１０９とし
て論理値“１”が出力され、入力されない状態において
は出力１０９として“０”が出力される。また、データ
・ラッチ回路１０の出力１１０が論理値“０”、即ち比
較器６の出力１０５の論理値が、カウンタ９の出力１０
８が“０”の期間において一度も論理値“１”として出
力されない場合には、カウンタ９の出力１０７の論理値
“１”と同じタイミングにおいてＡＮＤ回路１１の出力
１１１に論理値“１”が出力され、これにより、データ
ラッチ回路８がリセットされて、データラッチ回路８の
出力１０９としては論理値“０”が出力される。
【００１４】上記のデータラッチ回路８および１０の動
作機能に対応して、以下にパイロット信号入力状態を判
別する動作について説明する。
作機能に対応して、以下にパイロット信号入力状態を判
別する動作について説明する。
【００１５】パイロット信号入力状態の検出結果を示す
比較器６の出力１０５の論理値は、データラッチ回路８
に入力されて保持され、またデータラッチ回路１０に
は、ｍカウントごとの比較器６の出力結果を示す論理値
が保持されており、ｍカウント期間中におけるデータラ
ッチ回路１０の出力結果に対応する出力１１０の論理値
が“０”の時には、比較器６に対する入力であるパイロ
ット信号１０４の入力が無い状態を示しており、この場
合には、カウンタ９の出力１０７のタイミングでＡＮＤ
回路１１の出力１１１は論理値“１”として出力され、
データラッチ回路８のリセット入力端（Ｒ）に入力さ
れ、これによりデータラッチ回路８はリセットされ、そ
の出力１０９は論理値“０”として出力されてパイロッ
ト信号の入力は無いものと判定される。また、ｍカウン
ト中にパイロット信号１０４が存在しており、比較器６
の出力１０５が一時的にでも論理値“１”として出力さ
れる場合には、データラッチ回路８の出力１０９ならび
にデータラッチ回路１０の出力１１０は共に論理値
“１”として出力され、ＡＮＤ回路１１の出力１１１は
論理値“０”の状態が維持されるため、データラッチ回
路１０の出力１１０は常に論理値“１”として出力さ
れ、パイロット信号は存在するものと判定される。
比較器６の出力１０５の論理値は、データラッチ回路８
に入力されて保持され、またデータラッチ回路１０に
は、ｍカウントごとの比較器６の出力結果を示す論理値
が保持されており、ｍカウント期間中におけるデータラ
ッチ回路１０の出力結果に対応する出力１１０の論理値
が“０”の時には、比較器６に対する入力であるパイロ
ット信号１０４の入力が無い状態を示しており、この場
合には、カウンタ９の出力１０７のタイミングでＡＮＤ
回路１１の出力１１１は論理値“１”として出力され、
データラッチ回路８のリセット入力端（Ｒ）に入力さ
れ、これによりデータラッチ回路８はリセットされ、そ
の出力１０９は論理値“０”として出力されてパイロッ
ト信号の入力は無いものと判定される。また、ｍカウン
ト中にパイロット信号１０４が存在しており、比較器６
の出力１０５が一時的にでも論理値“１”として出力さ
れる場合には、データラッチ回路８の出力１０９ならび
にデータラッチ回路１０の出力１１０は共に論理値
“１”として出力され、ＡＮＤ回路１１の出力１１１は
論理値“０”の状態が維持されるため、データラッチ回
路１０の出力１１０は常に論理値“１”として出力さ
れ、パイロット信号は存在するものと判定される。
【００１６】
【発明の効果】以上説明したように、本発明は、一定期
間における比較出力の論理値を一時的に保持するデータ
・ラッチ回路と、一定期間のパルスを発生するカウンタ
回路と、当該期間内における検出出力の有無を判別する
回路とを設けることにより、パイロット信号に雑音が多
く含まれている場合、基準の振幅レベルが不足している
場合または当該パイロット信号に波形歪が存在する場合
などにおいても、当該パイロット信号を的確に検出する
ことができるという効果がある。
間における比較出力の論理値を一時的に保持するデータ
・ラッチ回路と、一定期間のパルスを発生するカウンタ
回路と、当該期間内における検出出力の有無を判別する
回路とを設けることにより、パイロット信号に雑音が多
く含まれている場合、基準の振幅レベルが不足している
場合または当該パイロット信号に波形歪が存在する場合
などにおいても、当該パイロット信号を的確に検出する
ことができるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例における動作波形を示すタイミング図
である。
である。
【図３】従来例を示すブロック図である。
【図４】位相同期回路における動作特性を示す図であ
る。
る。
１ 乗算器 ２ 低域フィルタ ３ 電圧制御発振器 ４ 分周回路 ５ 位相同期回路 ６ 比較回路 ７ 基準電圧源 ８、１０ データ・ラッチ回路 １１ ＡＮＤ回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04H 5/00 H04B 1/16 H04J 1/02 H03K 5/00 H04L 27/00 H04N 5/40 - 5/46
Claims (3)
- 【請求項１】 所定のパイロット信号を入力して、前記
パイロット信号の周波数に対応する電圧値を出力する位
相同期回路と、前記電圧値と所定の基準電圧値とを比較
して、前記比較結果に対応する論理値を出力する比較回
路と、前記位相同期回路内に含まれる電圧制御発振器の
発振出力を入力して、所定のカウントごとに、第１のパ
ルスを出力するとともに前記第１のパルスより所定のカ
ウント分遅延した第２のパルスを出力するカウンタと、
前記第２のパルスを受けてリセットされ、前記論理値を
ラッチして出力する第２のデータ・ラッチ回路と、前記
第１のパルスと前記第２のデータ・ラッチ回路の出力と
を入力し、前記第２のデータ・ラッチ回路がリセットさ
れた状態のとき前記第１のパルスを出力する論理回路
と、前記論理回路の出力を受けてリセットされ、前記論
理値をラッチして前記パイロット信号の入力有無に対応
する検知信号を出力する第１のデータ・ラッチ回路と、
を少なくとも備えることを特徴とする音声多重パイロッ
ト信号検出回路。 - 【請求項２】 前記位相同期回路が、前記パイロット信
号と所定の分周信号との位相差を検出する乗算器と、前
記乗算器の出力の低域成分を抽出して前記電圧値として
出力する低域フィルタと、前記低域フィルタの出力によ
り発振周波数を制御される前記電圧制御発振器と、前記
電圧制御発振器の発振出力を分周して前記分周信号を生
成して出力する分周回路と、を備えることを特徴とする
請求項１記載の音声多重パイロット信号検出回路。 - 【請求項３】 前記論理回路が、前記第１のパルスと前
記第２のデータ・ラッチ回路の出力との論理積をとって
出力するＡＮＤ回路により構成されることを特徴とする
請求項１記載の音声多重パイロット信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11356193A JP3145830B2 (ja) | 1993-05-17 | 1993-05-17 | 音声多重パイロット信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11356193A JP3145830B2 (ja) | 1993-05-17 | 1993-05-17 | 音声多重パイロット信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326676A JPH06326676A (ja) | 1994-11-25 |
| JP3145830B2 true JP3145830B2 (ja) | 2001-03-12 |
Family
ID=14615400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11356193A Expired - Fee Related JP3145830B2 (ja) | 1993-05-17 | 1993-05-17 | 音声多重パイロット信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3145830B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008129647A1 (ja) * | 2007-04-13 | 2008-10-30 | Panasonic Corporation | Ｏｆｄｍ受信装置およびｏｆｄｍ送信装置 |
-
1993
- 1993-05-17 JP JP11356193A patent/JP3145830B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06326676A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0709966B1 (en) | Phase detector with ternary output | |
| US5694068A (en) | Digital phase-locked loop (PLL) having multilevel phase comparators | |
| US4979194A (en) | Circuit for generating pulse having predetermined time period width based on trigger signal | |
| JPS60109931A (ja) | 受信回路 | |
| JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
| US6137332A (en) | Clock signal generator and data signal generator | |
| JPH05102954A (ja) | デイジタル信号中継伝送装置 | |
| JP3072509B2 (ja) | Ｐａｍ方式通信装置のタイミング制御回路 | |
| US5670913A (en) | Phase locked loop circuit with false locking detector and a lock acquisition sweep | |
| GB2174855A (en) | Wide range digital phase/frequency detector | |
| US6608875B1 (en) | Free-running-frequency adjustment circuit for a clock recovery system | |
| JP3145830B2 (ja) | 音声多重パイロット信号検出回路 | |
| US4313107A (en) | Tone signal detectors | |
| EP1199807A1 (en) | Out-of-sync detector, receiver and optical receiver | |
| GB2287592A (en) | Phase lock detector | |
| JP3425767B2 (ja) | バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置 | |
| KR100192525B1 (ko) | 광통신 수신기용 클럭 및 데이타 복구회로 | |
| JP2000228660A (ja) | クロック再生／識別装置 | |
| US5850161A (en) | Digital FM demodulator using pulse generators | |
| JP3035817B2 (ja) | クロック再生装置 | |
| JP2864143B2 (ja) | 信号検出回路 | |
| KR100291004B1 (ko) | 입력 기준신호의 주파수 오프셋 검출장치 | |
| JPH04215338A (ja) | Ｐｌｌ回路 | |
| JP3199634B2 (ja) | クロック断検出回路 | |
| JPH07135465A (ja) | 位相同期発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001205 |
|
| LAPS | Cancellation because of no payment of annual fees |