JP3425767B2 - バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置 - Google Patents

バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置

Info

Publication number
JP3425767B2
JP3425767B2 JP00423292A JP423292A JP3425767B2 JP 3425767 B2 JP3425767 B2 JP 3425767B2 JP 00423292 A JP00423292 A JP 00423292A JP 423292 A JP423292 A JP 423292A JP 3425767 B2 JP3425767 B2 JP 3425767B2
Authority
JP
Japan
Prior art keywords
signal
sampling
output
input
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00423292A
Other languages
English (en)
Other versions
JPH04326220A (ja
Inventor
レーベルゲン ゲルトヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH04326220A publication Critical patent/JPH04326220A/ja
Application granted granted Critical
Publication of JP3425767B2 publication Critical patent/JP3425767B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は極性が第１及び第２のサ
ンプリング時点で各記号間隔でサンプルされ、その時点
で２つの極性サンプルが互いに比較されるバイフェーズ
変調ディジタル信号からのクロック信号を発生し、制御
信号が一つの意味で２つのサンプリング時点が第１の方
向にバイフェーズ信号に関してシフトされることに応じ
て極性サンプルの均等がある場合に発生され、また極性
サンプルに不均等がある場合、制御信号が他の意味で両
方のサンプリング時点が第２の方向のバイフェーズ信号
に関してシフトされることに応じて発生される方法に係
る。
【０００２】
【従来の技術】このタイプの方法は欧州特許公開第１６
２５０５号（ＰＨＮ １１．０１９）から知られてい
る。
【０００３】バイフェーズ変調信号の長さＴを有する記
号間隔は、バイフェーズ信号の最大値が正であり、最小
値が負である場合、位相遷移が、ゼロクロッシングとし
て知覚できる間隔の途中に位相遷移を常に有する。この
ゼロクロッシングの左及び右の両方に１／４Ｔの距離
に、バイフェーズ信号の振幅は最大（正又は負の）値を
示し、問題の記号間隔のバイフェーズ信号の情報内容に
対する尺度である。以下に、バイフェーズ信号の最大振
幅の極性がゼロクロッシングの左への１／４Ｔの距離に
決定さるべきである。本発明にとって、これがゼロクロ
ッシングの左又は右に影響されるかどうかは全く問題で
はない。
【０００４】ゼロクロッシングの左にＴ／４の距離に１
記号間隔当たりバイフェーズ信号の最大振幅の極性を決
める位置にするめ、バイフェーズ信号は各記号間隔のこ
の最大振幅の位置でサンプルさるべきである。最大振幅
の位置を決めることは急岐のゼロクロッシングの位置を
決めることにより更に難しいので、バイフェーズ信号は
相互にＴ／４離間した２つの時点で、各記号間隔でサン
プルされる。第２のサンプリング時点がゼロクロッシン
グと一致する場合、第１のサンプリング時点は、極性が
決定さるべき最大振幅と一致する。
【０００５】互いに２つの極性サンプルを比較し、これ
らの時点をそれらが等しい時にわずかに右に、それらの
等しくない時にわずかに左にシフトすることにより多く
の記号間隔の後、第２のサンプリング時点の位置はゼロ
クロッシングの近くにくる。この為に必要とされる時間
は調整時間と呼ばれる。第２のサンプリング時点がゼロ
クロッシングのわずかに左に生じる場合、２つの極性サ
ンプルは等しく、２つのサンプリング時点は、右にシフ
トし、これにより次の信号間隔で、第２のサンプリング
時点がゼロクロッシングのわずかに右に終り、一方第１
のサンプリング時点が最大振幅の近くのゼロクロッシン
グの左に生じる。これらの時点で得られた極性サンプル
は異なり、これにより両方の時点が左にシフトし、第２
のサンプリング時点が次の記号間隔等のゼロクロッシン
グの左に再び終る。
【０００６】２つのサンプリング時点は、第２のサンプ
リング時点がゼロクロッシングの近くに位置すると、Ｔ
／４の相互の距離を維持するよう左及び右にシフトを続
ける。第１のサンプリング時点は、両サンプリング時点
が前及び後にシフトするステップ寸法に亘って延在する
ジッタを示す。例えばディジタルエコーキャンセリング
装置において、ジッタは、記号間隔の一千分の一の最大
値を有することが要求される。そのような小さいジッタ
がステップ寸法を等しく小さくなるよう選択することで
実現され、一方調整時間は逆比例的に大きくなる。これ
は望ましくない。
【０００７】
【発明が解決しようとする課題】本発明の目的は、第１
のサンプリング時点が調整時間を増すことなく調整時間
の後に更に多くのジッタを生じないような方法を提供す
ることである。
【０００８】本発明による方法は、第１のサンプリング
時点が制御信号の実際の値及び少なくとも１つ前の値に
依存してバイフェーズ信号に関して一定位置を維持し、
一方第２のサンプリング時点はバイフェーズ信号に関し
てシフトされることを特徴とする。
【０００９】第２のサンプリング時点がゼロクロッシン
グの近くに達する間、制御信号の実際の値及び少なくと
も１つ前の値を基に調整時間の終りを決定することによ
り、第１のサンプリング時点がバイフェーズ信号に関し
て一定位置を維持する間、この第２のサンプリング時点
をゼロの左及び右に動かすのを可能にすることにより、
第１のサンプリング時点が、それ以上にジッタを生じな
いことが達成される。バイフェーズ信号の期間中小さい
変化ですら第２のサンプリング時点のシフトにより完全
に除去されうる。これらの変化が非常に大きくなる場
合、調整が再びなされ、その調整中、相互に略１／４Ｔ
離間した２つのサンプリング時点は、第２のサンプリン
グ時間がゼロクロッシングの近くに達するまで再びシフ
トする。
【００１０】本発明による方法は、２つの状態即ち第１
に、２つのサンプリング時点が略Ｔ／４の相互の距離を
有し、第２のサンプリング時点がゼロクロッシングの近
くになる時終るダイナミックな調整状態と、第２に、第
１のサンプリング時点は第２のサンプリング時点がゼロ
の左及び右に動く間一定位置を維持する静的調整状態と
を知りうる。
【００１１】本発明による方法の実施例は、第２のサン
プリング時点が第１のサンプリング時点に関して予め定
められた一群の時点からの一時点と一致することを特徴
とする。
【００１２】第２のサンプリング時点が一郡の所定の時
点、例えばａ，ｂ及びｃからの一時点と一致する場合、
第２のサンプリング時点はダイナミックな調整状態中時
点ｂと一致するべきである。静的調整状態において、第
２のサンプリング時点は時点ａ，ｂ及びｃの１つと択一
的に一致することによってゼロの左及び右に動きうる。
【００１３】
【課題を解決するための手段】本発明は、更に：記号間
隔当たり第１及び第２のサンプリング時点でバイフェー
ズ変調ディジタル信号の極性をサンプリングするサンプ
リング手段と、サンプリング手段に結合され、２つの極
性サンプルを比較し、２つの極性サンプルが一致する時
に、それに応じて一つの方向の、及び２つの極性サンプ
ルが異なる時に、他の方向の制御信号を発生する比較手
段と、比較手段に結合され、一つの方向の制御信号に応
じて、２つのサンプリング時点を、バイフェーズ信号に
関して第１の方向にシフトし、他の方向の制御信号に応
じて、２つのサンプリング時点を、バイフェーズ信号に
関して第２の方向にシフトする発生手段とからなる方法
を実施する装置に係る。
【００１４】本発明による装置は、制御信号の瞬間値及
び少なくとも１つ前の値に依存して、第１のサンプリン
グ時点をバイフェーズ信号に関して一定の位置に維持
し、第２のサンプリング時点をバイフェーズ信号に関し
てシフトする制御手段を更に含むことを特徴とする。
【００１５】本発明による装置の第１の実施例は、バイ
フェーズ信号が印加されうる入力と、制御入力と、出力
とを有するサンプリング手段と、サンプリング手段の出
力に結合された入力及び出力を有する比較手段と、比較
手段の出力に結合された入力と出力とを有する周波数制
御発振器からなる装置と、第１及び第２のサンプリング
時点でパルスを発生するよう配置され、発振器の出力に
結合された入力と、比較手段の出力に結合された制御入
力と、サンプリング手段の制御入力に結合された出力と
を有する発生手段とからなり、該制御手段は、制御信号
を受けるよう比較手段の出力に結合された第１の入力
と、パルスを受けるよう発生手段の出力に結合された第
２の入力と、比較器と発生手段間の結合を実現するよう
発生手段の制御入力に結合された第１の出力と、パルス
を第２のサンプリング時点で供給するようサンプリング
手段の制御入力に結合された第２の出力と、第１の入力
に結合され、制御信号の瞬間値及び少なくとも１つ前の
値に応じて第１の出力に信号を発生し、その出力信号に
応答して、発生手段がバイフェーズ信号に関して一定の
位置での第１のサンプリング時点でパルスを発生し、且
つ、 バイフェーズ信号に関してシフトされた位置での第
２のサンプリング時点でパルスを供給するよう第２の出
力に信号を発生するメモリ回路とを有することを特徴と
する。
【００１６】本発明による装置の第２の実施例は、メモ
リ回路が少なくとも結合回路とフリップフロップとから
なり、そのフリップフロップが、−結合回路を介して制
御手段の第１の入力を形成する入力と、−論理回路を介
して制御手段の第１の出力を形成し、制御手段の第２の
出力に結合される出力と、−発生手段の出力に連結され
るクロック入力とからなることを特徴とする。
【００１７】本発明を、同じ部分には同じ参照符号で示
す図面に示される実施例を基にして更に説明する。
【００１８】
【実施例】図１はバイフェーズ信号の目模様を示す。長
さＴの各記号間隔では、受信したバイフェーズ信号は信
号の情報内容にかかわりなく常に生じる零ｐと、信号が
特定の情報内容を有する時のみ生じる零ｑとを有する。
第２のサンプリング時点ＴF は、零ｐと一致するべきで
あり、これにより（記号間隔のＴF の左に略Ｔ／４であ
る）第１のサンプリング時点がＴB の時に、関係の記号
間隔のバイフェーズ信号の情報内容が決められうる。零
ｑと一致するバイフェーズ信号ＴF の特別な情報内容を
避けるため、誤り同期検出器は欧州特許１６２５０５号
で記述される如く用いられうる。この検出器は簡略化の
ため実施例では省く。
【００１９】図２において、バイフェーズ信号用従来技
術の受信器の図示のブロック図は、バイフェーズ信号が
入力端子２を通って印加され、調整自在の分周器３に接
続されるサンプリング回路１からなる。分周器３は時点
ＴB とＴF でサンプリング回路１用に予定されたサンプ
リング時点信号を発生する。これらの時点で得られた極
性サンプルは、応答して、調整自在分周器３及び周波数
制御発振器５用制御信号を（通常低域フィルター６を通
って）発生する比較回路４に印加される。発振器５から
生じる発振信号も調整自在分周器３に印加される。発振
信号の周波数が例えば記号間隔レートより１６の係数だ
け高い場合、分周器３は制御信号に依存する１５の係数
又は１７の係数でこの発振周波数を分周する。従って、
２つのサンプリング時点は左又は右に夫々シフトし、あ
る時間の後、ＴF は零ｐの近くに位置する。続いて、調
整可能分周器３は、ＴF が零ｐ（「アイドル」状態）の
左又は右側に動き続けるよう１５及び１７で択一的に分
周し続ける。ＴB はそれからの特別な距離でのＴF と共
に移動し続け、記号間隔の１／１６であるジッタを提供
する。かかる大きいジッタは望ましくない。
【００２０】図３のサンプリング回路１は入力が供給さ
るべきバイフェーズ信号用入力端子２に接続される決定
回路２０からなる。決定回路２０はオアゲート２１を介
して供給されるサンプリング時点ＴB 及びＴF でこれら
の時点でのバイフェーズ信号が正（論理「１」）か負
（論理「０」）であるかを決定する。２つの極性サンプ
ルは各Ｄフリップフロップ（ＤＦＦ）２２及び（ＤＦ
Ｆ）２３に蓄積される。ＤＦＦ２２の出力はバイフェー
ズ信号の情報内容が現われる出力端子７に接続される。
ＤＦＦ２２及びＤＦＦ２３の出力は、サンプリング回路
１の出力からなり、蓄積さるべきＥＸＯＲゲート３０の
出力信号用ＤＦＦ３１を更に含む比較回路４のＥＸＯＲ
ゲート３０の入力に接続される。ＤＦＦ３１の出力は比
較回路４の出力からなる。この出力信号は、２つの極性
サンプルが異なる場合論理値「１」及びそれらが等しい
場合論理区「０」を有し、低域フィルタ６を介して周波
数制御発振器（ＶＣＯ）５及び制御手段１０に印加され
る。
【００２１】ＶＣＯ５は、記号間隔レートより１６の係
数だけ高い周波数を有する信号を発生ずる。ＶＣＯ５に
接続される調整自在分周器３は、発振周波数を制御手段
１０から生じる制御信号による１６の係数又は１５又は
１７の係数で分周する。更に、調整自在分周器３は、分
周器により得られた信号の期間当り１６の等距離パルス
Ｔ１からＴ６を発生する。（サンプリング間隔ＴB に対
応する）パルスＴ５はオアゲート２１に、パルスＴ６は
ＤＦＦ２２のクロック入力に、パルスＴ１２はＤＦＦ３
１のクロック入力に印加される。
【００２２】制御手段１０の出力は、サンプリング時点
ＴF の供給のため、オアゲート２１に接続され、ＴF の
蓄積のためＤＦＦ４０の入力に接続される。ＤＦＦ４０
の出力はＤＦＦ２３のクロック入力に接続され、ＤＦＦ
４０のクロック入力はＶＣＯ５に接続される。これは、
サンプリング時点ＴF が起こる瞬間に係わりなく、関連
した極性サンプルはＤＦＦ２３に正しく蓄積されること
を達成する。
【００２３】制御手段２３は３つの入力：即ち段階、方
向及びクロックを有するメモリ回路５０からなる。方向
入力は制御信号を受けるようＤＦＦ３１の出力に直接に
接続され；段階入力はパルス発生器５１及び１／３２分
周する分周器５２によりこの出力に結合され；クロック
入力はパルスＴ１３を受けるよう調整自在分周器３に結
合される。パルス発生器５１は制御信号の各遷移に応じ
て１／３２分周器５２に単一リセットパルスを印加し、
３２パルスＴ１２の後、１／３２分周器５２は、この１
／３２分周器がパルス発生器５１から生じる各リセット
パルスでリセットされるようにパルスを段階入力に印加
する。メモリ回路５０は５つの出力：即ちＬＥＦＴ
（左）、ＣＥＮＴＲＥ（中央）、ＲＩＧＨＴ（右）、÷
１５及び÷１７を有する。ＬＥＦＴ出力は、パルスＴ８
を受けるよう更に調整自在分周器３に結合されるアンド
ゲート５３に接続される。ＣＥＮＴＲＥ出力はパルスＴ
９を受けるよう更に調整自在分周器３に結合されるアン
ドゲート５４に接続され、ＲＩＧＨＴ出力はパルスＴ１
０を受けるよう更に調整自在分周器３に結合されるアン
ドゲート５５に接続される。これら３つのアンドゲート
５３，５４及び５５の３つの出力はその出力が制御手段
１０の出力を形成するオアゲート５６に接続される。こ
の出力を介して、メモリ回路５０の出力信号に従がい、
調整自在分周器３のパルスＴ８，Ｔ９又はＴ１０に一致
するサンプリング時点ＴF が発生される。÷１５及び÷
１７出力は、メモリ回路５０の出力信号に従がい１５，
１６又は１７の係数により分周する調整自在分周器３に
結合される。
【００２４】メモリ回路５０の動作は表１で表わされ
る。そのようなメモリ回路５０は種々の方法で実現され
てよい。フリップフロップが用いられる単一例示実施例
は図４を参照して説明される。
【００２５】 表１ 入力 出力 段階、方向 現在の状態 次の状態 LEFT CENTRE RIGHT ÷１５ ÷１７ 00 01 11 10 Ａ Ｂ Ｂ Ａ Ｃ １ ０ ０ １ ０ Ｂ Ｂ Ｂ Ａ Ｃ １ ０ ０ ０ ０ Ｃ Ｃ Ｃ Ｂ Ｄ ０ １ ０ ０ ０ Ｄ Ｄ Ｄ Ｃ Ｅ ０ ０ １ ０ ０ Ｅ Ｄ Ｄ Ｃ Ｅ ０ ０ １ ０ １ 表１は下記の如く解釈さるべきである。現在の状態を状
態Ｃとする。ＣＥＮＴＲＥ出力が論理値「１」を有する
メモリ回路５０の初めの状態がこれに対応する（図３は
第２のサンプリング時点ＴF が次にパルスＴ９に一致す
ることを示す）。従って、論理値「１」及び「０」が各
ステップ及び方向入力に印加される場合、次の状態は状
態Ｄになる。ＬＥＦＴ出力が論理値「１」を有する初め
の状態がこれに対応する（ＴF は次にパルスＴ８に一致
する）。その後、論理値「０」がステップ入力及び方向
入力に印加される場合、次の状態は状態Ｂ等のままであ
る。２つのサンプリング時点が制御信号の３つ又はそれ
以上の異なる値によりシフトされるか否かを観察するま
でもなく、その場合に、表１及びメモリ回路５０は従っ
て延長されなければならない。
【００２６】図３に表わす例示的実施例の動作は下記の
通りである。バイフェーズ符号化信号は入力端子２に印
加され、サンプリング時点ＴB 及びＴF でサンプリング
回路２０によりサンプルされる。ＴB は調整自在な分周
器３からのパルスＴ５と一致し、ＴF はメモリ回路５０
の初めの状態に依存するパルスＴ８，Ｔ９又はＴ１０と
一致する。このメモリ回路のＣＥＮＴＲＥ出力が論理値
「１」を有するとすると、ＴF はパルスＴ９と一致する
（表１の状態Ｃ）。２つのサンプリング時点でＴB 及び
ＴF で得られた極性サンプルは夫々ＤＦＦ２２及びＤＦ
Ｆ２３に蓄積され、比較回路４のＥＸＯＲゲート３０に
印加される。両ＴB 及びＴF がバイフェーズ信号の目模
様の点ｐの左に位置すると仮定すると、２つの極性サン
プルは論理値「１」を有し、ＥＸＯＲゲート３０は、Ｄ
ＦＦ３１に蓄積され低域フィルタ６を介してＶＣＲ５及
び制御手段１０に印加さるべき論理値「０」を有する出
力信号を発生する。従って、ＶＣＯ５の１６Ｘより高い
発振周波数はバイフェーズ信号の記号間隔比と同期す
る。メモリ回路５０が状態Ｃであると仮定すると、２つ
の÷１５及び÷１７出力は論理値「０」を有し、調整自
在分周器３はそれぞれに応答して１６の係数により分周
する。この動作中、その周期がバイフェーズ信号の記号
間隔に等しい周波数が生じ、調整自在分周器３は各同期
で等距離パルスＴ１からＴ１６を発生する。
【００２７】ＤＦＦ３１から生じ、論理値「０」を有す
る信号は、メモリ回路５０の方向入力に、及び発生器が
それに応じて１／３２分周器５２に対するリセットパル
スを発生せず、その結果前のカウントが値０を有すると
する場合クロックパルスＴ１２が受信された後その分周
器がその結果カウント１になるパルス発生器５１に直接
印加される。分周器５２はカウント３２が達成される時
だけ論理値「１」を有する信号を発生する。
【００２８】事実はそうではなく、論理値「０」を有す
る信号は方向入力と同様ステップ入力に印加される。表
１から、メモリ回路５０の次の状態は再び状態Ｃである
ことが分かり、これにより５つの出力信号の論理値は変
わらない。従って、ＴF は、パルスＴ９と一致するよう
続き、また調整自在分周器３は１６の係数により分周す
るよう続き、これにより２つのサンプリング時点が記号
間隔に関してシフトせず、２つの極性サンプルが再び論
理値「０」を有する。各次の記号間隔を変化させる唯一
のエレメントは値「１」だけ毎回インクリメントされる
１／３２分周器５２のカウントである。３２記号間隔の
後、このカウントは値３２になり、カウンタ５２は論理
値「１」がステップ入力に印加されることに応じてパル
スを発生する。表１はメモリ回路５０の次の状態がＲＩ
ＧＨＴ出力が論理値「１」を採用する状態Ｄになること
を示す。従って、ＴF は１つのパルスを右に（Ｔ９から
Ｔ１０に）シフトし、一方記号間隔に関するＴB は（状
態Ｄの÷１５及び÷１７出力が論理値「０」を発生する
ので分周器３が１６の係数により分周を続けるので）適
所のままである。これらのサンプリング時点で、２つの
極性サンプルは、ＥＸＯＲゲート３０はＤＦＦ３１を介
して論理値「０」を有する信号を制御手段１０に印加す
ることにより論理値「１」を更に有する。３２の記号間
隔に対して、カウンタ５２のカウントはこのカウントが
値３２になるまで値「１」ずつインクリメントされ、そ
の場合に、論理値「１」を有する信号はステップ入力に
印加される。表１は次の状態が状態Ｅになることを示
す。
【００２９】状態Ｅにおいて、ＲＩＧＨＴ出力は論理値
「１」のままで、÷１７出力は又論理値「１」になる。
従って、分周器３は記号間隔に関する２つのサンプリン
グ時点が右にシフトするように１７の係数によりＶＣＯ
５の発振周波数を分周する。２つの状態、即ち第２のサ
ンプリング時点ＴF が更に零のｐの左にある状態Ｉ及び
ＴF がその間に右にシフトする結果として零ｐの右へ位
置を適用する状態IIは、この動作中生じる。
【００３０】状態Ｉにおいて、極性サンプルは右にシフ
トしたサンプリング時点中、依然値「１」を有し、その
値に応じてＥＸＯＲゲート３０は論理値「０」を有する
信号を発生する。従って、メモリ回路５０は、分周器３
が再び１６により分周を始めるように状態Ｄを採用す
る。カウンタ５２が３２のカウントになった場合、メモ
リ回路５０は、状態Ｅを再び採用し、分周器３は２つの
サンプリング時点が記号間隔に関して右に再び動くよう
に１７により分周する。これはＴF が零ｐのわずかに右
に位置するまで続けられ、その場合に、状態IIが得られ
る。
【００３１】状態IIにおいて、ＴB は左に位置し、ＴF
は零ｐのわずかに右に位置し、これらの時点で得られた
極性サンプルは反対の値を有する。従って、論理「１」
は方向入力に印加され、論理「０」はステップ入力に印
加され、メモリ回路５０は状態Ｄを採用し：分周器３は
２つのサンプリング時点が記号間隔に関してもはやシフ
トされないように１６により次に分周する。３２記号間
隔の後に、カウンタ５２はカウント３２になり、論理
「１」は状態Ｃが達成される結果としてステップ入力と
方向入力の両方に印加され：ＴF は１パルス左にシフト
し、パルスＴ９と一致し、一方ＴB はその位置のままに
ある。ＴF が零ｐの左で終端した場合、ＴF が右にシフ
トするように３２記号間隔の後、状態Ｄが再び達成され
る。状態ＣのＴF が零ｐの右に依然ある場合、状態Ｂは
ＴF が１つのパルス右に再びシフトし、Ｔ８で一致し、
ＴF が零ｐの右で確かに終端するよう、３２記号間隔の
後達成される。従って、ＴF が右等にシフトするように
状態Ｃが再び達成される。
【００３２】この方法において、分周器３は、ＴB をシ
フトしつつ、１５又は１７により一定に分周することは
避けられる。一度零ｐの近くになると、ＴF はアイドル
状態（即ち、パルスＴ８，Ｔ９又はＴ１０と一致するこ
とにより零の左及び右で動く）になり、一方ＴB は（分
周器３が１６の係数により一定に分周する間Ｔ５と一致
することにより）その位置のままである。ＴF がもはや
零ｐの近くに位置しなくなるまでＴB 及びＴF の位置は
除数の変更により補正される。一般にこれは単に時々生
じる。
【００３３】図４は、その動作が表１に示される図３に
表わされるメモリ回路５０の例示的実施例を示す。メモ
リ回路５０は、６つの結合回路、即ちアンドアンドオア
ゲート７０，７１，７２，７３，７４，７５からなる。
アンドアンドゲートは、２つの入力を各々有し、その出
力がＯＲゲートに接続された２つのアンドゲートで構成
され、従って、第１，第２，第３及び第４の入力を有す
る。アンドアンドオアゲートの出力信号は、少なくとも
単一アンドゲートから、両入力が同時に論理値「１」を
有する信号を受信する場合、論理値「１」を有する。本
来、反転入力は論理値「０」を受信するべきである。メ
モリ回路５０は、クロック入力がパルスＴ１３を受信す
るよう分周器３に連結され、その出力がＬＥＦＴ出力、
ＣＥＮＴＲＥ出力及びＲＩＧＨＴ出力を夫々形成する３
つのＤＦＦ７６，７７，７８を更に含む。ＤＦＦ７６，
７７及び７８の入力は第１の入力がＤＦＦ７６，７７及
び７８の出力に夫々接続されるアンドオアゲート７３，
７４及び７５の出力に接続される。各アンドアンドオア
ゲート７３，７４及び７５の第２の入力（反転）は第３
の入力及びステップ入力に接続され、第４の入力はアン
ドアンドゲート７０，７１及び７２の出力は接続され
る。アンドアンドオアゲート７０の第１の入力はアンド
アンドオアゲート７３の第１の入力及びアンドアンドオ
アゲート７１の第１の入力に接続される。アンドアンド
オアゲート７０の第２の入力は、アンドアンドオアゲー
ト７１及びアンドアンドオアゲート７２の両方の方向入
力及び第２の入力（反転）に接続される。アンドアンド
オアゲード７０の第３の入力は第２の入力に接続され、
第４の入力はアンドアンドオアゲート７４の第１の入力
及びアンドアンドオアゲート７２の第４の入力に接続さ
れる。アンドアンドオアゲート７１の第３の入力は第２
の入力（反転）に接続され、第４の入力はアンドアンド
オアゲート７５の第１の入力及びその第２の入力（反
転）が第３の入力（反転）に接続されるアンドアンドオ
アゲート７２の第１の入力に接続される。メモリ回路５
０は更に夫々の入力を有する２つのアンドゲート７９及
び８０からなり、各アンドゲート７９，８０の１つの入
力はステップ入力に接続される。アンドゲート７９の他
の入力はＬＥＦＴ出力に接続され、アンドゲート８０の
他の入力はＲＩＧＨＴ出力に接続される。各アンドゲー
ト７９及び８０の出力はメモリ回路５０の÷１５及び÷
１７出力を形成する。
【００３４】図１に表わすような動作は下記の通りであ
る。論理値「１」を有する信号が特定の時点（表１の状
態Ｃ）でＣＥＮＴＲＥ出力で利用でき、論理値「０」を
有する信号はステップ入力及び方向入力に印加されると
する。ＣＥＮＴＲＥ出力のみが論理値「１」を有するの
で、アンドアンドオアゲート７２及び７４のみが論理値
「１」を有する信号を発生する。パルスＴ１３により論
理値「１」を有する信号は、ＣＥＮＴＲＥ出力だけが論
理値「１」を出力するように、ＤＦＦ７７にだけ印加さ
れる。状態は変わらないままである。表１は以下のこと
を示す：ステップ入力及び方向入力の両方が状態Ｃで論
理値「０」を受ける場合、次の状態は再び状態Ｃにな
る。
【００３５】カウンタ５２がカウント３２になる場合、
論理値「１」を有するパルス信号はステップ入力に印加
される。その結果、次のパルスＴ１３で、ＲＩＧＨＴ出
力のＤＦＦ７８でだけが論理値「１」を有する信号を発
生するよう、アンドアンドオアゲート７２及び７５が論
理値「１」を有する信号を発生する。これは表１の状態
Ｄに対応し：論理値「１」を有する信号が状態Ｃの段階
入力に、印加され論理値「０」を有する信号が方向入力
に印加される場合、次の状態はＲＩＧＨＴ出力だけが論
理値「１」を有する信号を発生する状態Ｄになる。
【図面の簡単な説明】
【図１】バイフェーズ符号化信号の特徴的な目模様を示
す。
【図２】バイフェーズ符号化信号用受信器のブロック系
統図を示す。
【図３】本発明による装置の例示的実施例のブロック図
を示す。
【図４】本発明による装置の制御手段の例示的実施例の
ブロック系統図を示す。
【符号の説明】
１ サンプリング回路 ２ 入力端子 ３，５２ 分周器 ４ 比較回路 ５ 周波数制御発振器 ６ 低域フィルタ ７ 出力端子 １０ 制御手段 ２０ 決定回路 ２１，５６ オアゲート ２２，２３，３１，４０，７６，７７，７８ Ｄフリッ
プフロップ ３０ エクスフルーシブオアゲート ５０ メモリ回路 ５１ パルス発生器 ５３，５４，５５，７９，８０ アンドゲート ５２ カウンタ ７０，７１，７２，７３，７４，７５ アンドアンドオ
アゲート
フロントページの続き (72)発明者 ゲルトヤン レーベルゲン オランダ国 1273 エムティー フイゼ ン クインダー 11番地 (56)参考文献 特開 平１−166634（ＪＰ，Ａ) 特開 昭60−235563（ＪＰ，Ａ) 特開 昭60−217734（ＪＰ，Ａ) 特開 昭62−241435（ＪＰ，Ａ) 特開 昭63−308428（ＪＰ，Ａ) 特開 昭61−39744（ＪＰ，Ａ) 特開 昭61−113325（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/033 H03M 5/12 H04L 25/49

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 極性が第１及び第２のサンプリング時点
    で各記号間隔内でサンプルされ、その時点で２つの極性
    サンプルが互いに比較されるバイフェーズ変調ディジタ
    ル信号からのクロック信号を発生し、且つ、極性サンプ
    ルが等しい場合には、一つの方向の制御信号が発生さ
    れ、それに応答して２つのサンプリング時点が第１の方
    向に、バイフェーズ信号に関してシフトされ、また極性
    サンプルが等しくない場合には、他の方向の制御信号が
    発生され、それに応答して両方のサンプリング時点が第
    ２の方向に、バイフェーズ信号に関してシフトされる方
    法であって、第１のサンプリング時点は制御信号の実際
    の値及び少なくとも１つ前の値に依存してバイフェーズ
    信号に関する一定位置を維持し、一方第２のサンプリン
    グ時点はバイフェーズ信号に関してシフトされることを
    特徴とする方法。
  2. 【請求項２】 第２のサンプリング時点は第１のサンプ
    リング時点に関して一群の所定の時点からの一時点に一
    致することを特徴とする請求項１記載の方法。
  3. 【請求項３】 記号間隔当たり第１及び第２のサンプリ
    ング時点でバイフェーズ変調ディジタル信号の極性をサ
    ンプリングするサンプリング手段と、サンプリング手段 に結合され、２つの極性サンプルを比
    較し、２つの極性サンプルが一致する時に、それに応じ
    て一つの方向の、及び２つの極性サンプルが異なる時
    に、他の方向の制御信号を発生する比較手段と、比較手段 に結合され、一つの方向の制御信号に応じて、
    ２つのサンプリング時点を、バイフェーズ信号に関して
    第１の方向にシフトし、他の方向の制御信号に応じて、
    ２つのサンプリング時点を、バイフェーズ信号に関して
    第２の方向にシフトする発生手段とからなり、 制御信号の瞬間値及び少なくとも１つ前の値に依存し
    て、第１のサンプリング時点をバイフェーズ信号に関し
    て一定の位置に維持し、第２のサンプリング時点をバイ
    フェーズ信号に関してシフトする制御手段を更に含むこ
    とを特徴とする請求項１記載の方法を実施する装置。
  4. 【請求項４】 バイフェーズ信号が印加されうる入力
    と、制御入力と、出力とを有するサンプリング手段と、サンプリング手段 の出力に結合された入力及び出力を有
    する比較手段と、比較手段 の出力に結合された入力と出力とを有する周波
    数制御発振器からなる装置と、第１及び第２のサンプリング時点 でパルスを発生するよ
    う配置され、発振器の出力に結合された入力と、比較手
    段の出力に結合された制御入力と、サンプリング手段の
    制御入力に結合された出力とを有する発生手段とからな
    り、 該制御手段は、制御信号 を受けるよう比較手段の出力に結合された第１
    の入力と、パルス を受けるよう発生手段の出力に結合された第２の
    入力と、比較器 と発生手段間の結合を実現するよう発生手段の制
    御入力に結合された第１の出力と、パルス を第２のサンプリング時点で供給するようサンプ
    リング手段の制御入力に結合された第２の出力と、第１の入力 に結合され、制御信号の瞬間値及び少なくと
    も１つ前の値に応じて第１の出力に信号を発生し、その
    出力信号に応答して、発生手段がバイフェーズ信号に関
    して一定の位置での第１のサンプリング時点でパルスを
    発生し、且つ、バイフェーズ信号に関してシフトされた
    位置での第２のサンプリング時点でパルスを供給するよ
    う第２の出力に信号を発生するメモリ回路とを有するこ
    とを特徴とする請求項３記載の装置。
JP00423292A 1991-01-16 1992-01-13 バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置 Expired - Fee Related JP3425767B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9100065A NL9100065A (nl) 1991-01-16 1991-01-16 Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal.
NL9100065 1991-01-16

Publications (2)

Publication Number Publication Date
JPH04326220A JPH04326220A (ja) 1992-11-16
JP3425767B2 true JP3425767B2 (ja) 2003-07-14

Family

ID=19858728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00423292A Expired - Fee Related JP3425767B2 (ja) 1991-01-16 1992-01-13 バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置

Country Status (6)

Country Link
US (1) US5243630A (ja)
EP (1) EP0497391B1 (ja)
JP (1) JP3425767B2 (ja)
KR (1) KR100265309B1 (ja)
DE (1) DE69211028T2 (ja)
NL (1) NL9100065A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134426B2 (ja) * 1991-11-29 2001-02-13 日本電気株式会社 シンボル同期回路
US5479456A (en) * 1993-05-19 1995-12-26 U.S. Philips Corporation Automatic false synchronization correction mechanism for biphase-modulated signal reception
FR2736231A1 (fr) * 1995-06-28 1997-01-03 Trt Telecom Radio Electr Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme
TW397259U (en) * 1997-04-19 2000-07-01 United Microelectronics Corp The filter circuit
JPH11284674A (ja) 1998-03-30 1999-10-15 Nec Shizuoka Ltd 無線選択呼出受信機及びその同期制御方法
JP4366808B2 (ja) * 2000-01-31 2009-11-18 ソニー株式会社 タイミングエラー検出回路および復調回路とその方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253185A (en) * 1979-07-13 1981-02-24 Bell Telephone Laboratories, Incorporated Method of transmitting binary information using 3 signals per time slot
GB2099262B (en) * 1981-04-29 1984-11-14 Philips Electronic Associated Arrangement for checking the synchronisation of a receiver
NL8401310A (nl) * 1984-04-24 1985-11-18 Philips Nv Inrichting voor het opwekken van een kloksignaal.
FR2579042B1 (fr) * 1985-03-18 1987-05-15 Bull Micral Procede d'extraction d'un signal d'horloge synchrone a partir d'un signal code en simple ou double intensite, et dispositif permettant la mise en oeuvre du procede
US4872155A (en) * 1987-03-13 1989-10-03 Pioneer Electronic Corporation Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock
DE3728655A1 (de) * 1987-08-27 1989-03-09 Thomson Brandt Gmbh Verfahren und/oder einrichtung zum demodulieren eines biphasesignales
US4796280A (en) * 1987-11-06 1989-01-03 Standard Microsystems Corporation Digital data separator
US4972161A (en) * 1989-06-28 1990-11-20 Digital Equipment Corporation Clock recovery for serial data communications system
US5056114A (en) * 1989-08-03 1991-10-08 Northern Telecom Limited Method and apparatus for decoding Manchester encoded data
JPH0369238A (ja) * 1989-08-08 1991-03-25 Mitsubishi Electric Corp 復調データ識別判定装置

Also Published As

Publication number Publication date
NL9100065A (nl) 1992-08-17
DE69211028D1 (de) 1996-07-04
EP0497391B1 (en) 1996-05-29
KR100265309B1 (ko) 2000-09-15
US5243630A (en) 1993-09-07
JPH04326220A (ja) 1992-11-16
DE69211028T2 (de) 1996-12-19
EP0497391A1 (en) 1992-08-05
KR920015752A (ko) 1992-08-27

Similar Documents

Publication Publication Date Title
US4617679A (en) Digital phase lock loop circuit
US4821297A (en) Digital phase locked loop clock recovery scheme
JPS6338584Y2 (ja)
US4520394A (en) Horizontal scanning frequency multiplying circuit
JP3649194B2 (ja) Ｐｌｌ回路および光通信受信装置
US5025461A (en) Method of and circuit arrangement for recovering a bit clock from a received digital communication signal
JP2002198808A (ja) Ｐｌｌ回路および光通信受信装置
JP3425767B2 (ja) バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置
JPH05506554A (ja) ディジタル信号受信装置及び方法
EP0290851A2 (en) Synchronizing clock signal generator
US4686482A (en) Clock signal arrangement for regenerating a clock signal
JPH01235877A (ja) ディジタル位相／周波数検出器
KR970002948B1 (ko) 비트 클럭 재생 장치
JPS6348471B2 (ja)
EP1199806B1 (en) PLL circuit and optical communication reception apparatus
US6172711B1 (en) Sychronize processing circuit for multiscan display devices
JP2000228660A (ja) クロック再生／識別装置
US20030094974A1 (en) Clock's out-of-synchronism state detection circuit and optical receiving device using the same
JP3039526B2 (ja) Ｐｌｌ回路
CN115441865A (zh) 一种相位插值器以及时钟信号的相位插值方法
JPS61127243A (ja) ビツト位相同期回路
US5311559A (en) Apparatus for correcting waveform distortion
JPH06152567A (ja) デジタルデータ処理装置
JP2842784B2 (ja) Ｐｌｌ回路
JP2001186017A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees