JPH11284674A - 無線選択呼出受信機及びその同期制御方法 - Google Patents

無線選択呼出受信機及びその同期制御方法

Info

Publication number
JPH11284674A
JPH11284674A JP8311798A JP8311798A JPH11284674A JP H11284674 A JPH11284674 A JP H11284674A JP 8311798 A JP8311798 A JP 8311798A JP 8311798 A JP8311798 A JP 8311798A JP H11284674 A JPH11284674 A JP H11284674A
Authority
JP
Japan
Prior art keywords
signal
circuit
radio
detecting
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8311798A
Other languages
English (en)
Inventor
Kenichi Tada
健一 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP8311798A priority Critical patent/JPH11284674A/ja
Priority to US09/277,371 priority patent/US6456831B1/en
Priority to CN99107307.XA priority patent/CN1239384A/zh
Priority to GB9907369A priority patent/GB2336013B/en
Publication of JPH11284674A publication Critical patent/JPH11284674A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 信号の境界を正確に知り、位相同期の精度を
向上させることが可能な無線選択呼出受信機を提供す
る。 【解決手段】 アンテナ１で受信した無線信号は受信回
路２のＩＦ検波回路３に入力され、復調器４の出力とコ
ンパレータ５の出力とに変換される。デコーダ６の位相
同期回路１０はコンパレータ５の出力に応じてデータの
取り込みタイミングを制御し、データ取り込み回路８は
位相同期回路１０からのデータの取り込みタイミングを
基に復調器４の出力を取り込む。幅判定回路９は受信信
号の振幅をモニタしており、受信信号の振幅が最大の時
だけ位相同期回路１０が動作するように制御する。デー
タ取り込み回路８によって取り込まれたデータはデータ
格納メモリ７に順次格納され、ＣＰＵ１１は自己の呼び
出しメッセージがデータ格納メモリ７に格納されると、
報知回路１２から報知する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は無線選択呼出受信機
に関し、特に無線選択呼出受信機の同期制御方法に関す
る。
【０００２】
【従来の技術】従来、無線選択呼出受信機においては、
位相同期制御として、１種類の基準値しか持たないコン
パレータの出力を基に全ての変化点に対して位相同期さ
せるような制御が行われている。
【０００３】例えば、特開平７−１５４４３４号公報に
開示された技術では、プリアンブル信号検出時の検波信
号の平均値を求め、その検波信号の平均値を基準レベル
としてディジタル信号処理によって検波信号の符号判定
を行っている。
【０００４】上記のように処理することで、送信周波数
の変動や受信機の温度変化、及び電源電圧変動等によっ
て検波信号の中心電圧に変動が起きても符号判定の誤り
を軽減している。
【０００５】また、上述した技術では上記の基準レベル
から理想的な判定レベルを求め、入力する検波信号との
誤差を求めて補正することで、基準レベル設定後の検波
信号の中心電圧の変動にも追従可能としている。
【０００６】
【発明が解決しようとする課題】上述した従来の無線選
択呼出受信機における位相同期制御では、１種類の基準
値しか持たないコンパレータの出力を基に全ての変化点
に対して位相同期させているので、２値ＦＳＫ（Ｆｒｅ
ｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式を用い
たシステムにおいて問題が生ずることはないが、４値Ｆ
ＳＫ方式等の多値ＦＳＫ方式を用いたシステムにおい
て、信号の境界を正確に知ることができず、位相同期の
精度が落ちてしまうという問題がある。
【０００７】そこで、本発明の目的は上記の問題点を解
消し、信号の境界を正確に知ることができ、位相同期の
精度を向上させることができる無線選択呼出受信機を提
供することにある。
【０００８】
【課題を解決するための手段】本発明による無線選択呼
出受信機は、受信した無線信号を検波する検波手段を含
む無線選択呼出受信機であって、前記検波手段で検波さ
れた検波信号の中から信号のデューティの精度の高い信
号だけを選んで同期制御を行うよう構成している。
【０００９】本発明による他の無線選択呼出受信機は、
受信した無線信号の取り込みタイミングを調整する位相
同期手段を含む無線選択呼出受信機であって、無線信号
を検波する検波手段と、前記検波手段の検波信号の中か
ら信号のデューティの精度の高い信号を選択的に検出す
る検出手段と、前記検出手段の検出結果に基づいて前記
位相同期手段の動作を制限するよう制御する制御手段と
を備えている。
【００１０】本発明による無線選択呼出受信機の同期制
御方法は、受信した無線信号を検波する検波手段を含む
無線選択呼出受信機の同期制御方法であって、前記検波
手段で検波された検波信号の中から信号のデューティの
精度の高い信号だけを選んで同期制御を行っている。
【００１１】すなわち、本発明の無線選択呼出受信機の
同期制御（位相追従）方法は、検波信号の中から信号の
デューティの精度の高い信号だけを選んで同期制御を行
うことにより、無線信号の受信精度を高くするものであ
る。
【００１２】より具体的には、受信回路により受信され
た４値ＦＳＫ信号をＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ
Ｆｒｅｑｕｅｎｃｙ）検波回路で電気信号に変換して復
調出力とし、その復調出力を基準電圧でコンパレートし
てコンパレータ出力を出力する。
【００１３】位相同期回路はコンパレータ出力の変化点
を基準にしてデータ取り込みタイミングを調整し、デー
タ取り込み回路は位相同期回路によって決められたタイ
ミングで復調出力を取り込む。
【００１４】振幅判定回路は受信データの振幅をモニタ
し、受信データの振幅に応じて位相同期回路の動作を制
限する制御を行う。これによって、検波信号のデューテ
ィの精度の高い信号を選んで同期制御（位相追従）を行
うことが可能となる。したがって、信号の境界を正確に
知ることが可能となり、位相同期の精度を向上させるこ
とが可能となる。
【００１５】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
る無線選択呼出受信機の構成を示すブロック図である。
図において、本発明の一実施例による無線選択呼出受信
機はアンテナ１と、受信回路２と、デコーダ６と、ＣＰ
Ｕ１１と、報知回路１２とを備えている。
【００１６】受信回路２はＩＦ（Ｉｎｔｅｒｍｅｄｉａ
ｔｅ Ｆｒｅｑｕｅｎｃｙ）検波回路３を備えており、
ＩＦ検波回路３は復調器４及びコンパレータ５を具備し
ている。デコーダ６はデータ格納メモリ７と、データ取
り込み回路８と、振幅判定回路９と、位相動機回路１０
とを具備している。
【００１７】アンテナ１で受信した無線信号［例えば、
４値ＦＳＫ（ＦｒｅｑｕｅｎｃｙＳｈｉｆｔ Ｋｅｙｉ
ｎｇ）信号］は受信回路２のＩＦ検波回路３に入力さ
れ、復調器４の出力とコンパレータ５の出力とに変換さ
れる。
【００１８】復調器４では無線信号をミキサ（図示せ
ず）で周波数変換し、その周波数変換した信号をディス
クリミネータ（図示せず）で電圧信号に変換し、この電
圧信号からロウパスフィルタ（図示せず）によって高調
波成分を取り除いている。これらの各回路による処理は
公知の技術なので、その詳細な説明は省略する。
【００１９】コンパレータ５は復調器４の出力の振幅の
中間電圧を基準電圧として、復調器４の出力をコンパレ
ートする。デコーダ６の位相同期回路１０はコンパレー
タ５の出力に応じてデータの取り込みタイミングを制御
し、データ取り込み回路８は位相同期回路１０からのデ
ータの取り込みタイミングを基に復調器４の出力を取り
込む。データ取り込み回路８に時取り込まれた信号は２
ビットのディジタル信号［ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎ
ｉｆｉｃａｎｔ Ｂｉｔ）及びＬＳＢ（Ｌｅａｓｔ Ｓ
ｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）］に変換される。
【００２０】振幅判定回路９は受信信号の振幅をモニタ
しており、受信信号の振幅が最大（４値グレイ符号で
“００”から“１０”、もしくは“１０”から“００”
への変化）の時だけ位相同期回路１０が動作するように
制御している。
【００２１】データ取り込み回路８によって取り込まれ
たデータはデータ格納メモリ７に順次格納され、ＣＰＵ
１１は自己の呼び出しメッセージがデータ格納メモリ７
に格納されると、報知回路１２によって呼び出しのあっ
たことを報知する。
【００２２】図２は図１の振幅判定回路９の構成例を示
すブロック図である。図において、振幅判定回路９は第
１のレジスタ２０と、第２のレジスタ２１と、比較器２
２とから構成されている。
【００２３】第１のレジスタ２０はデータ取り込み回路
８によって２ビットのディジタル信号（“００”、“０
１”、“１１”、“１０”）に変換された受信データの
うち、常に最新のデータを保存している。
【００２４】第２のレジスタ２１は第１のレジスタ２０
とともにシフトレジスタを構成しており、第１のレジス
タ２０は新しいデータを受け取ると、古いデータを第２
のレジスタ２１に渡す。
【００２５】比較器２２は第１のレジスタ２０と第２の
レジスタ２１に保存されているデータが（“００”、
“１０”）もしくは（“１０”、“００”）の組み合わ
せであるかを検出し、そうであればフラグ（位相補正許
可）を発生する。
【００２６】図３は図１の位相同期回路１０の構成例を
示すブロック図である。図において、位相同期回路１０
はエッジ検出回路３０と、位相ずれ検出回路３１と、レ
ジスタ３２と、位相補正回路３３と、クロックジェネレ
ータ３４とから構成されている。
【００２７】エッジ検出回路３０はコンパレータ５の出
力の変化のタイミングを検出する。位相ずれ検出回路３
１はエッジ検出回路３０で検出されたエッジと、クロッ
クジェネレータ３４で生成されたクロック（受信信号と
同じシンボルレートのクロック）との位相のずれを検出
する。
【００２８】位相ずれ検出回路３１で検出された位相差
はレジスタ３２に保存され、位相補正回路３３は振幅判
定回路９がフラグ（位相補正許可）を発生している時、
つまり位相補正が許可されている時のみレジスタ３２に
保存されている位相のずれ分だけ、クロックジェネレー
タ３４で生成されるクロックの位相を補正する。
【００２９】この時、コンパレータ５の出力とクロック
ジェネレータ３４で生成されるクロックとの位相ずれに
対して１度に補正できる補正量を小さくし、除々に位相
を追従させることで、位相差を誤検出した時の誤り修正
の割合を小さくすることも考えられる。
【００３０】通常、復調器４の出力の波形は復調過程で
ロウパスフィルタを通すので、サイン（Ｓｉｎ）波形と
なる。コンパレータ５の出力は４値のサイン波形を“０
０”から“１０”の間での振幅の中間電圧を基準として
コンパレートしたものであるため、受信信号の組み合わ
せによってデューティが変わる。
【００３１】図４は図１の復調器４の復調波形及びコン
パレータ５の出力波形を示す波形図である。図におい
て、復調器４の復調波形は４値のサイン波形を描いてお
り、コンパレータ５の基準電圧は振幅（“００”から
“１０”のレベル）の中間値に設定されている。
【００３２】復調波形を基準電圧でコンパレートしたも
のがコンパレータ５の出力波形である。この出力波形は
受信信号とデータ取り込みクロックとの位相同期の基準
として使用されるため、受信信号の変化点［信号と信号
との境界（図中、破線で示す）］と一致していなくては
ならない。
【００３３】しかしながら、図４に示すように、コンパ
レータ５の基準電圧は“００”から“１０”のレベルの
中間になるように設定されているため、信号の変化が
“００”から“１０”、もしくは“１０”から“００”
に変化した時にはコンパレータ５の出力波形の基準電圧
に対する変化点と信号の境界とが一致している。
【００３４】これに対し、“１０”から“０１”もしく
は“０１”から“１０”に変化した時、あるいは“０
０”から“１１”もしくは“１１”から“００”に変化
した時にはコンパレータ５の出力波形の変化点が信号の
境界からずれしまう。
【００３５】また、受信信号の取り込みはデータ取り込
みクロックの立ち上がりと、コンパレータ５の出力波形
の変化点とを一致させる（位相同期）制御を行い、クロ
ックの立ち下がりで復調波形を取り込むことによって行
う。
【００３６】そのため、受信信号の境界からずれた位置
にクロックの位相を合わせてしまうと、復調波形のアイ
パターン（以下、ＥＹＥとする）の縦の開きが最も開い
た場所で信号を取り込むことができなくなる。
【００３７】そこで、信号の変化の組み合わせが“０
０”から“１０”もしくは“１０”から“００”の時だ
け、コンパレータ５の出力波形の変化点とデータ取り込
みクロックの立ち上がりとの位相を合わせる制御を行う
ことによって、常に復調波形のＥＹＥの縦の開きが最も
開いた場所で信号を取り込めるようにする。
【００３８】上述したように、復調波形のＥＹＥの縦の
開きが最も開いた場所で信号を取り込むことによって、
受信信号の電解強度が弱くなってＥＹＥの縦の開きが除
々に閉じてきても、受信信号を誤判定する確率が少なく
なるので、受信機の感度を向上させることができる。
【００３９】図５は本発明の他の実施例による無線選択
呼出受信機の構成を示すブロック図である。図におい
て、本発明の他の実施例による無線選択呼出受信機はＩ
Ｆ検波回路３内に第１のコンパレータ５１と第２のコン
パレータ５２と第３のコンパレータ５３とを設けた以外
は図１に示す本発明の一実施例による無線選択呼出受信
機と同様の構成となっており、同一構成要素には同一符
号を付してある。また、同一構成要素の動作は本発明の
一実施例と同様である。
【００４０】ＩＦ検波回路３はその内部に第１のコンパ
レータ５１と第２のコンパレータ５２と第３のコンパレ
ータ５３とを備えている。第１のコンパレータ５１は基
準電圧として“００”から“１０”のレベルの中間電圧
を備え、第２のコンパレータ５２は基準電圧として“０
１”から“１０”のレベルの中間電圧を備え、第３のコ
ンパレータ５３は“００”から“１１”のレベルの中間
電圧を備えている。
【００４１】つまり、第１のコンパレータ５１と第２の
コンパレータ５２と第３のコンパレータ５３とは夫々の
基準電圧で復調器４の出力をコンパレートし、その波形
を出力する。
【００４２】位相同期回路１０は振幅判定回路９から受
信信号の変移情報を受け取ることによって、第１のコン
パレータ５１と第２のコンパレータ５２と第３のコンパ
レータ５３とのうちのどのコンパレータが出力する波形
が、受信信号の境界を示しているのかを判断し、その波
形に対して位相を合わせる制御をする。また、上記に示
した信号の組み合わせ以外に対応させたコンパレータを
用意することも考えられる。
【００４３】本発明の他の実施例では位相同期を行うた
めの信号の種類を増やすことによって、位相同期の精度
を本発明の一実施例における位相同期制御よりもさらに
大きくすることができる。
【００４４】このように、復調波形のＥＹＥの縦の開き
が最も開いた場所で信号を取り込む、つまり検波信号の
中から信号のデューティの精度の高い信号だけを選んで
同期制御を行うことによって、受信信号の電解強度が弱
くなってＥＹＥの縦の開きが除々に閉じてきても、受信
信号を誤判定する確率が少なくなるので、受信機の感度
を向上させることができる。したがって、信号の境界を
正確に知ることが可能となり、位相同期の精度を向上さ
せることが可能となる。
【００４５】
【発明の効果】以上説明したように本発明によれば、検
波信号の中から信号のデューティの精度の高い信号だけ
を選んで同期制御を行うことによって、信号の境界を正
確に知ることができ、位相同期の精度を向上させること
ができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による無線選択呼出受信機の
構成を示すブロック図である。
【図２】図１の振幅判定回路の構成例を示すブロック図
である。
【図３】図１の位相同期回路の構成例を示すブロック図
である。
【図４】図１の復調器の復調波形及びコンパレータの出
力波形を示す波形図である。
【図５】本発明の他の実施例による無線選択呼出受信機
の構成を示すブロック図である。
【符号の説明】
１ アンテナ ２ 受信回路 ３ ＩＦ検波回路 ４ 復調器 ５ コンパレータ ６ デコーダ ７ データ格納メモリ ８ データ取り込み回路 ９ 振幅判定回路 １０ 位相動機回路 １１ ＣＰＵ １２ 報知回路 ２０ 第１のレジスタ ２１ 第２のレジスタ ２２ 比較器 ３０ エッジ検出回路 ３１ 位相ずれ検出回路 ３２ レジスタ ３３ 位相補正回路 ３４ クロックジェネレータ ５１ 第１のコンパレータ ５２ 第２のコンパレータ ５３ 第３のコンパレータ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年３月２３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【課題を解決するための手段】本発明による無線選択呼
出受信機は、受信した４値の無線信号を検波するＩＦ
（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）検
波回路を含む無線選択呼出受信機であって、前記ＩＦ検
波回路で検波された検波信号の中から信号のデューティ
の精度の高い信号だけを選んで同期制御を行うよう構成
している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】本発明による他の無線選択呼出受信機は、
受信した４値の無線信号の取り込みタイミングを調整す
る位相同期手段を含む無線選択呼出受信機であって、前
記４値の無線信号を検波するＩＦ（Ｉｎｔｅｒｍｅｄｉ
ａｔｅ Ｆｒｅｑｕｅｎｃｙ）検波回路と、前記ＩＦ検
波回路の検波信号の中から信号のデューティの精度の高
い信号を選択的に検出する検出手段と、前記検出手段の
検出結果に基づいて前記位相同期手段の動作を制限する
よう制御する制御手段とを備えている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】本発明による無線選択呼出受信機の同期制
御方法は、受信した４値の無線信号を検波するＩＦ（Ｉ
ｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）検波回
路を含む無線選択呼出受信機の同期制御方法であって、
前記ＩＦ検波回路で検波された検波信号の中から信号の
デューティの精度の高い信号だけを選んで同期制御を行
っている。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 受信した無線信号を検波する検波手段を
    含む無線選択呼出受信機であって、前記検波手段で検波
    された検波信号の中から信号のデューティの精度の高い
    信号だけを選んで同期制御を行うよう構成したことを特
    徴とする無線選択呼出受信機。
  2. 【請求項２】 前記検波信号の中から波形のアイパター
    ンの縦の開きが最も開いた場所で前記同期制御を行うよ
    う構成したことを特徴とする請求請１記載の無線選択呼
    出受信機。
  3. 【請求項３】 受信した無線信号の取り込みタイミング
    を調整する位相同期手段を含む無線選択呼出受信機であ
    って、無線信号を検波する検波手段と、前記検波手段の
    検波信号の中から信号のデューティの精度の高い信号を
    選択的に検出する検出手段と、前記検出手段の検出結果
    に基づいて前記位相同期手段の動作を制限するよう制御
    する制御手段とを有することを特徴とする無線選択呼出
    受信機。
  4. 【請求項４】 前記検波手段は、前記無線信号を電気信
    号に変換して復調出力を出力する復調手段と、各々対応
    する基準電圧と前記復調出力とを比較する複数の比較手
    段とを含み、前記位相同期手段が前記複数の比較手段各
    々の比較出力のうちの受信信号に対応する基準電圧との
    比較出力の変化点を基準にしてデータ取り込みタイミン
    グを調整するようにしたことを特徴とする請求請４記載
    の無線選択呼出受信機。
  5. 【請求項５】 前記制御手段は、前記位相同期手段の取
    り込みタイミングで取り込まれた受信データの振幅をモ
    ニタして当該受信データの振幅に応じて前記位相同期手
    段の動作を制限するよう構成したことを特徴とする請求
    項４または請求請５記載の無線選択呼出受信機。
  6. 【請求項６】 受信した無線信号を検波する検波手段を
    含む無線選択呼出受信機の同期制御方法であって、前記
    検波手段で検波された検波信号の中から信号のデューテ
    ィの精度の高い信号だけを選んで同期制御を行うことを
    特徴とする同期制御方法。
  7. 【請求項７】 前記検波信号の中から波形のアイパター
    ンの縦の開きが最も開いた場所で前記同期制御を行うこ
    とを特徴とする請求請６記載の同期制御方法。
JP8311798A 1998-03-30 1998-03-30 無線選択呼出受信機及びその同期制御方法 Pending JPH11284674A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8311798A JPH11284674A (ja) 1998-03-30 1998-03-30 無線選択呼出受信機及びその同期制御方法
US09/277,371 US6456831B1 (en) 1998-03-30 1999-03-29 Amplitude change time activated phase locked controller in a selective call receiver
CN99107307.XA CN1239384A (zh) 1998-03-30 1999-03-30 无限选呼接收机
GB9907369A GB2336013B (en) 1998-03-30 1999-03-30 Radio receiver and phase-locked control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8311798A JPH11284674A (ja) 1998-03-30 1998-03-30 無線選択呼出受信機及びその同期制御方法

Publications (1)

Publication Number Publication Date
JPH11284674A true JPH11284674A (ja) 1999-10-15

Family

ID=13793270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8311798A Pending JPH11284674A (ja) 1998-03-30 1998-03-30 無線選択呼出受信機及びその同期制御方法

Country Status (4)

Country Link
US (1) US6456831B1 (ja)
JP (1) JPH11284674A (ja)
CN (1) CN1239384A (ja)
GB (1) GB2336013B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171183B2 (en) * 2002-06-12 2007-01-30 Broadcom Corporation Linearized fractional-N synthesizer having a current offset charge pump
US7082295B2 (en) * 2003-04-03 2006-07-25 Broadcom Corporation On-chip loop filter for use in a phase locked loop and other applications
US7272201B2 (en) * 2003-08-20 2007-09-18 Schweitzer Engineering Laboratories, Inc. System for synchronous sampling and time-of-day clocking using an encoded time signal
DE10357201A1 (de) * 2003-12-08 2005-07-07 Atmel Germany Gmbh Funkuhr
DE102004004411B4 (de) * 2004-01-29 2015-08-20 Atmel Corp. Funkuhr und Verfahren zur Gewinnung von Zeitinformationen
DE102004004416A1 (de) * 2004-01-29 2005-08-18 Atmel Germany Gmbh Verfahren zur Ermittlung der Signalgüte eines gesendeten Zeitzeichensignals
US7398411B2 (en) * 2005-05-12 2008-07-08 Schweitzer Engineering Laboratories, Inc. Self-calibrating time code generator
BRPI1013707A2 (pt) * 2009-04-03 2019-09-24 Schweitzer Eng Laboratoires Inc métodos de correção de deriva de sinal de tempo para um dispositivo eletrônico inteligente, para determinar em sinal de tempo médio ponderado, dispositivo eletrônico inteligente (ied), e, método para determinar e distribuir um sinal de tempo médio ponderado em um sistema de distribuição de potência elétrica.
US8867345B2 (en) * 2009-09-18 2014-10-21 Schweitzer Engineering Laboratories, Inc. Intelligent electronic device with segregated real-time ethernet
US8351433B2 (en) * 2009-09-18 2013-01-08 Schweitzer Engineering Laboratories Inc Intelligent electronic device with segregated real-time ethernet
US8812256B2 (en) 2011-01-12 2014-08-19 Schweitzer Engineering Laboratories, Inc. System and apparatus for measuring the accuracy of a backup time source
US9324122B2 (en) 2012-10-19 2016-04-26 Schweitzer Engineering Laboratories, Inc. Voting scheme for time alignment
US9300591B2 (en) 2013-01-28 2016-03-29 Schweitzer Engineering Laboratories, Inc. Network device
US9620955B2 (en) 2013-03-15 2017-04-11 Schweitzer Engineering Laboratories, Inc. Systems and methods for communicating data state change information between devices in an electrical power system
US9270109B2 (en) 2013-03-15 2016-02-23 Schweitzer Engineering Laboratories, Inc. Exchange of messages between devices in an electrical power system
US9065763B2 (en) 2013-03-15 2015-06-23 Schweitzer Engineering Laboratories, Inc. Transmission of data over a low-bandwidth communication channel
US9967135B2 (en) 2016-03-29 2018-05-08 Schweitzer Engineering Laboratories, Inc. Communication link monitoring and failover
US10819727B2 (en) 2018-10-15 2020-10-27 Schweitzer Engineering Laboratories, Inc. Detecting and deterring network attacks
US11522358B2 (en) 2020-05-18 2022-12-06 Schweitzer Engineering Laboratories, Inc. Isolation of protective functions in electrical power systems
US11862958B2 (en) 2021-10-04 2024-01-02 Schweitzer Engineering Laboratories, Inc. Isolation of protection functions in electrical power systems during startup

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976943A (en) * 1974-08-19 1976-08-24 Texas Instruments Incorporated Phase lock loop AM/FM receiver
US4339823A (en) 1980-08-15 1982-07-13 Motorola, Inc. Phase corrected clock signal recovery circuit
JPS5921156A (ja) * 1982-07-27 1984-02-03 Pioneer Electronic Corp デイジタル変調信号読取装置におけるクロツク発生用ｐｌｌのロツク検出方式
US4651105A (en) * 1984-09-26 1987-03-17 Applied Magnetics Corp. Digital peak detecting means for a pulse train of electrical signals having a frequency within a known frequency bandwidth
US4852090A (en) * 1987-02-02 1989-07-25 Motorola, Inc. TDMA communications system with adaptive equalization
US4939750A (en) * 1988-03-17 1990-07-03 Oki Electric Industry, Co., Ltd. Adaptive signal discrimination circuit and a method for discriminating high and low level of data signals
NL9100065A (nl) 1991-01-16 1992-08-17 Philips Nv Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal.
JP2984123B2 (ja) 1991-12-19 1999-11-29 松下電器産業株式会社 ディジタル変調信号の受信装置
JP3080805B2 (ja) * 1993-02-26 2000-08-28 株式会社東芝 デジタル・フェイズ・ロックド・ループ回路
JP2639326B2 (ja) 1993-11-30 1997-08-13 日本電気株式会社 四値ｆｓｋ受信機
JP3349830B2 (ja) * 1994-07-29 2002-11-25 沖電気工業株式会社 クロック発生回路
JPH098854A (ja) 1995-06-20 1997-01-10 Matsushita Electric Ind Co Ltd 多値ｆｓｋ受信機
JPH08237317A (ja) 1995-02-28 1996-09-13 Fujitsu Ltd 復調回路及び受信装置
US5566213A (en) * 1995-03-09 1996-10-15 Motorola, Inc. Selective call receiving device with improved symbol decoding and automatic frequency control
JPH09219727A (ja) 1996-02-14 1997-08-19 Sanyo Electric Co Ltd 波形整形回路
JPH104436A (ja) 1996-06-18 1998-01-06 Fujitsu Ltd クロック再生回路
JPH10228733A (ja) * 1997-02-17 1998-08-25 Matsushita Electric Ind Co Ltd データ復号装置

Also Published As

Publication number Publication date
GB9907369D0 (en) 1999-05-26
CN1239384A (zh) 1999-12-22
GB2336013A (en) 1999-10-06
US6456831B1 (en) 2002-09-24
GB2336013B (en) 2000-03-08

Similar Documents

Publication Publication Date Title
JPH11284674A (ja) 無線選択呼出受信機及びその同期制御方法
US4912726A (en) Decision timing control circuit
EP0249931B1 (en) Decision timing control circuit
US5872812A (en) Carrier reproducing circuit including region deciding circuitry
US5789988A (en) Clock recovery circuit for QAM demodulator
US5859551A (en) Digital PLL circuit
JP2007201960A (ja) 無線通信機及びその自動周波数制御方法
US6359942B1 (en) FSK demodulator
US5960042A (en) Method in a selective call receiver for synchronizing to a multi-level radio signal
JP2000349840A (ja) ベースバンド信号オフセット補正回路及び方法、この補正回路を備えたｆｓｋ受信装置
US6519303B1 (en) Clock reproduction circuit
US6618459B1 (en) Radio communication device and method of bit synchronization pull-in in the same
US5528634A (en) Trajectory directed timing recovery
US6636570B1 (en) Phase detection apparatus for compensating phase rotation error
US6041085A (en) Carrier regenerating circuit, multi-level quadrature amplitude demodulator, and method of detecting frequency deviation
KR20050033863A (ko) 동기화 방법 및 회로
JP2639326B2 (ja) 四値ｆｓｋ受信機
JP2000078214A (ja) ４値ｆｓｋ受信機およびその信号判定方法
EP0822689B1 (en) Carrier recovery in a PSK receiver
JPH10210095A (ja) 周波数誤差補正方法及び無線通信装置
JPH104436A (ja) クロック再生回路
JP2000174744A (ja) フレーム同期回路
JP2996167B2 (ja) 自動周波数制御装置
JPH07154433A (ja) 四値ｆｓｋ受信機
JP4434429B2 (ja) シンボル識別タイミング生成器およびそれを用いた受信装置、通信装置