JPH01235877A - ディジタル位相／周波数検出器 - Google Patents

ディジタル位相／周波数検出器

Info

Publication number
JPH01235877A
JPH01235877A JP1019387A JP1938789A JPH01235877A JP H01235877 A JPH01235877 A JP H01235877A JP 1019387 A JP1019387 A JP 1019387A JP 1938789 A JP1938789 A JP 1938789A JP H01235877 A JPH01235877 A JP H01235877A
Authority
JP
Japan
Prior art keywords
phase
flip
signal
frequency
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1019387A
Other languages
English (en)
Inventor
Steven P Cok
スティーブン・ピーター・コーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fluke Corp
Original Assignee
John Fluke Manufacturing Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by John Fluke Manufacturing Co Inc filed Critical John Fluke Manufacturing Co Inc
Publication of JPH01235877A publication Critical patent/JPH01235877A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Measuring Phase Differences (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２個のディジタル入力信号間の位相／周波数
差を比較する回路に係り、詳しくは、位相／周波数検出
器の最大レンジに応答する回路を使って、ディジタル位
相／周波数検出器の出力に加えられディジタル位相／周
波数検出器の本来のレンジを数倍のレンジに大きくする
出力を与えることにより、位相固定ループのディジタル
位相／周波数検出器の直線位相変調レンジを大きくする
方法と回路とに関する。
〔従来の技術〕
２個のディジタル入力信号間の位相／周波数差を検出す
る回路は信号分析に広く使われており、特にディジタル
通信と周波数分析に重要である。
例えば、ディジタル位相固定ループでは、入力信号は位
相検出器に与入られて基準信号と比較される。入力信号
間の瞬時位相／周波数差の関数である誤信号はフィルタ
されて電圧制御発振器（ｖＣＯ）を制御するのに与えら
れる。ｖＣＯの出力は、位相固定ループの出力を構成す
るが、位相検出器に基準信号として与えられてＶＣＯの
位相／周波数を入力信号の位相／周波数に１ｏｃｋ”の
状態とする。
ある用途においては、３固定ループは、Ｇａｒｄｎｅｒ
＋Ｆｌｏｙｄ　Ｍ、＋　Ｐｈａｓｅ　Ｌｏｃｋ　Ｔｅｃ
ｈｎｉ　ＬＩｅＳ＋　２版１９７９年Ｊｏｈｎ　Ｗｉｌ
ｅｙ　＆５ｏｎｓ発行、９章に記載されているように、
−信号変調に使われる。ある用途においては、位相固定
ループは信号変調（Ｇａｒｄｎｅｒ、上回著書、９章）
や本発明の被譲渡人に、譲渡されたＥｒｐｓ他の米国特
許第４，３６０，７８８号に記載されているように周波
数分析に使われる。　いずれの場合においても、従来の
ディジタル位相／周波数検出器は、互いに接続され、か
つ、帰還回路の論理ゲートと接続された一対の、フリッ
プフロップあるいは他の双安定装置から成る。これらの
２個のフリップフロップの論理状態は、位相／周波数差
が検出される２個のディジタル入力信号と、論理ゲート
とにより決定される。両フリップフロップが初期のリセ
ット状態にある場合は両フリップフロップのデータ端子
は論理“′１゛に接続され、クロック端子は２個の入力
ディジタル信号のそれぞれに接続されている。各フリッ
プフロップへの入力信号の正転換が検出されると各フリ
ップフロップの出力は論理゛１°゛にセットされる。従
って、第１フリツ、プフロップに与えられた入力信号が
正転換を有する場合には第１フリツプフロツプは論理“
′１°゛にセットされ、その後、正転換が起こると第２
フリツプフロツプが第２フリツプフロツプへの入力信号
により論理“１″“に設定される。しかし、第２フリツ
プフロツプがセットされた直後は、両フリップフロップ
とも両フリップフロップの出力に応答する論理ゲートに
よりリセットされ、両フリップフロップのいずれかが、
与えられた入力の正転換を検出するまでリセットされて
いる。
両フリップフロップの出力は両フリップフロップへの２
個の入力信号間の位相／周波数差に対応したデユーティ
比を有する方形波を有する。これらの２個の入力信号の
第１入力信号が第２入力信号に先行する場合、第１フリ
ツプフロツプのみが２個の入力信号間の位相／周波数リ
ード量に対応するデユーティ比を有する方形波を発生さ
せる。
第２入力信号が先行する場合には、第２フリツプフロツ
プのみが第１入力信号に対する第２入力信号の位相／周
波数差リード量に対応するデユーティ比を有する方形波
を発生させる。これらの２個の方形波は他の回路で加え
られ、積分されて零を中心とした銅被となる。即ち、銅
被は、第１入力信号が先行する場合は一方の極性を有し
、第２入力信号が先行する場合は反対の極性を有する。
この銅被は、これらの２個の入力信号間の位相／周波数
差に対応する振幅を有し３６０゛の固定周期を有する。
これらの２個の入力信号間の位相／周波数差が一定に増
加するに従って検出器の出力は、これらの２個の入力信
号間の位相／周波数差の完全サイクルの数に対応する数
の鋸波サイクルを有する一連の銅被となる。
〔発明の目的〕
本発明の第１の目的は、ディジタル位相／周波数検出器
の検出レンジを大きくする方法と回路を提供することで
ある。
本発明の第２の目的は、入力信号と基準信号間の位相／
周波数差が予定の当初の値よりも大きい際に、更に位相
／周波数差を検出器の出力に別の段階で加えることによ
りディジタル位相／周波数検出器の出力レンジを今まで
可能であった出力レンジの多数倍に大きくする方法と回
路を提供することである。
本発明の他の目的と効果は下記の詳細な説明から当業者
には容易に明らかである。下記の説明においては、本発
明の実施を考慮した最良の態様を単に説明することで本
発明の好ましい実施例のみを図示し記載することとした
。本発明は他の異なる実施例も可能であり、本発明のい
くつかの細部は、本発明から全く逸脱することなく種々
の容易に理解できる点に関して変形可能である。従って
、図面と記載は説明を意図したこもので限定を意図した
ものでない。
〔実施例〕
本発明は、Ｅｒｐｓ等の米国特許第４．３６０，７８８
号と１９８７年８月１７日出願のＣＯＫ等の特許出願第
１０５，４６８号に記載された型で、Ｉ４ａｓｈｉｎｇ
ｔｏｎ州Ｅｖｅｒｅｔｔ所在のＪｏｈｎ　Ｆｌｕｋｅ　
Ｍｆｇ、Ｃｏ、、Ｉｎｃ、製造のシンセサイザに内蔵さ
れたディジタル位相固定ループの直線値、相変鋼レンジ
を大きくするのに設計されている。
第１図において、従来の位相固定ループ１０は、本発明
の型の位相検出器１２と、フィルタ１４と前方のループ
に接続されている電圧制御発振器（ＶＣＯ）１６とを備
えている。位相検出器１２には入力信号Ｆ、を受ける第
１人力と、基準信号Ｆ、を受は入力信号Ｆ、と基準信号
Ｆ１間の位相と周波数差に対応する信号を発生する第２
人力とを有する。位相検出器の信号はフィルタ１４によ
りフィルタされ平滑化され制御入力としてＶＣＯ１６に
与えられる。
ＶＣＯＩ６の出力Ｆ。は基準信号Ｆｒとして位相検出器
１２ヘプログラマブル周波数分割器１８を通って帰還さ
れる。Ｅｒｐｓ等の米国特許第４．３６０．７Ｅ１８号
に詳述されているように、ＶＣＯ１６により発生される
信号は、周波数分割器１８のプログラム次第で入力信号
Ｆ、の倍数あるいは約数である周波数を有し、位相検出
器１２に与えられているオフセットバイアス次第で人力
信号の位相に対して予定の関係を有する位相を有する。
本発明の位相検出器の特に重要な用途は第１図に示され
ているような位相固定ループにおけるものであるが、本
発明の位相検出器は信号処理や信号測定に他の多数の用
途を有している。
本発明が評価されるためには、本発明が係る改良がなさ
れた従来の位相／周波数検出器の相対的に低い最大平均
出力について理解がなされなければならない。第２図に
示された従来の位相検出器発振器は一対のフリップフロ
ップ２０．２２から成り、これらのフリップフロップ２
０．２２は説明のためにＤ型として図示されている。Ｄ
型フリップフロップにおいて、Ｄ端子に与えられた論理
レベルは、クロック端子に与えられた立ち上がりクロッ
クパルスが発生するとＱ出力端子へ送られる。各り型フ
リップフロップ２０．２２はまた、Ｑ出力端子の論理輔
数を発生させるＱ′出力端子と、論理°“Ｏ゛即ち゛低
′°信号に応答してＱ出力端子を論理′”０”にリセッ
トするリセット端子Ｒとを有している。
説明のために２、フリップフロップ２０．２２は正論理
で作動すると仮定する、即ち、論理°“１”は“高“電
圧、論理“Ｏ“′は“低゛′電圧と定義される。
ＮＡＮＩ）ゲート２４は、フリップフロップ２０．２２
のＱ出力端子にそれぞれ接続された２個の入力を有して
いる。各フリップフロップ２０．２２のＤ入力端子は論
理“１°′に接続され、２個のクロック端子はそれぞれ
第１可変（入力）信号■と第２固定（基準）信号Ｒに接
続されている。入力信号■と入力信号Ｒは第１図の信号
Ｆ、とＦ、にそれぞれ対応しても良いが、任意でも良い
。
また、人力信号Ｖ、Ｒのどちらも一般的な場合、Ｏ変周
波数と位相を有するディジタルあるいは方形波信号であ
るが、入力信号Ｒは固定周波数と位相を有する基準信号
であっても良い。
フリップフロップ２０．２２のＱ出力２６．２８は任意
のフィルタ３０．３２にそれぞれ与えられ、出力信号Ｕ
、Ｌとなり加算回路３４へ送られる。加算回路３４の出
力は典型的には積分器３６で平均化され平滑化される。
位相検出器１２が位相固定ループに使われる場合には出
力積分は、第１図のフィルタ１４のような標準位相固定
ループフィルタにより行われる。
位相検出器１２を全体的に見てみると、各フリップフロ
ップ２０．２２のＱ出力端子は、入力信号■とＲのいず
れかによりその入力クロックが正転換するのに応答して
論理°“１°゛にセットされる。しかし、フリップフロ
ップ２０．２２の両方ともがセットされている場合には
、ＮＡＮＤゲート２４の出力が論理ＩＩ　ＯＩ＋　レベ
ルを各フリップフロップのリセット端子に与え、両Ｑ出
力端子を論理“０゛にリセットさせる。このように、フ
リップフロップ２０．２２の一方が、入力信号■とＲの
うちどちらが先に到着して正転換させるかによりセット
され、両フリップフロップ２０．２２は、入力信号Ｖ、
Ｒのうち後に到着した入力信号による正転換によりリセ
ットされる。従って、両フリップフロップ２０．２２は
両人力信号間の位相／周波数差に対応するデユーティ比
を有する方形波を発生させる。人力信号■が入力信号Ｒ
に先行するする場合は、フリップフロツプ２０が優位に
方形波を発生させ、フリップフロップ２２は発生させず
、入力信号Ｒが入力信号Ｖに先行する場合は、フリップ
フロップ２２が優位に方形波を発生させ、フリップフロ
ップ２０は発生させない。
位相検出器１２の作動と、位相検出器１２と本発明が係
る改良の係わり方は、位相検出器内に発生される典型的
な波形を示す第３図と、出力波形を示す第４図とを参照
して更に詳しく説明される。
第３（１）図と第３（２）図は、フリップフロップ２０
゜２２のクロック端子に与えられた入力信号■とＲをそ
れぞれ表す。これらの入力信号は周波数が異なっており
、デユーティ比は異なっても良いが、各フリップフロッ
プ２０．２２は前ぶち応答するのでデユーティ比は重要
ではない。第３（３）図と第３（４）図は、ライン２６
．２８の信号の出力信号波形を示す。
両フリップフロップ２０．２２が先行する入力信号Ｖの
正転換３８゛　により初期リセットされているため両フ
リップフロップ２０．２２のＱ出力は第３（３）図と第
３（４）図の４０゛と４２”に示されているように論理
“０°′であると仮定する。第３（２）図の４４”に示
される入力信号Ｒの次の正転換によりフリップフロップ
２２のＱ出力は第３（４）図の４６゛　に示されている
論理゛１”にセットされる。第３（１）図の４８”にお
いて、入力信号Ｒが更に正転換するとフリップフロップ
２０のＱ出力端子は論理“°ｌ”にセットされ始め、は
とんど瞬時にゲート２４は応答して両フリップフロップ
をリセッ、トさせ、フリップフロップ２２はＱ出力を第
３（４）図の５０′　において論理゛０°゛に戻す。
これらの過程のサイクルは、入力信号Ｒの正転換５２″
と入力信号Ｖの正転換５４“が起こると繰り返され、人
力信号Ｒ，Ｖの正転換５６゛と５８゛が起こると再び繰
り返される。この時間の間はフリップフロップ２２が優
位に、両人力信号Ｒ，Ｖ間の位相／周波数差の減少とと
もに減少するデユーティ比を有する方形波を発生させ、
フリップフロップ２０の出力は論理゛０”である。
しかし、入力信号Ｖの正転換６０゛が起きた後は、フリ
ップフロップ２０のクロック端子に与えられるパルスの
周波数は２個のパルスがあるようなものになる。即ち、
正転換５８”を有するパルスと、入力信号Ｒの正転換６
２″により発生させられる次のパルスの前の正転換６０
″を有するパルスとである。
６０°における２個目のパルスの効果は、両フリップフ
ロップ２０．２２は正転換６０゛前にリセットされてい
るためフリップフロップ２２の出力を論理“°１°゛に
セットすることである。続いて、入力信号Ｒの正転換６
２”によりフリップフロップ２０のＱ出力はリセットさ
れ、次に第３（３）図と第３（４）図に示されているよ
うにフリップフロップ２０がイネーブルされフリップフ
ロップ２２がディスエーブルされて過程は続行される。
この過程は■入力信号とＲ入力信号間の位相／周波数差
が変化すると最終的に再循環し、このとき一方のフリッ
プフロップは常にイネーブルされており位相／周波数差
に対応したデユーティ比を有する方形波を発生させ、他
のフリップフロップはディスエーブルされている。入力
信号■とＲのどちらが先行するかによってフリップフロ
ップ２０．２２のどちらかがいかなるときでもイネーブ
ルされる。
上述したように、フリップフロップ２０．２２の出力ラ
イン２６．２８は任意のフィルタ３０．３２を通って加
算回路３４に接続され、加算回路３４の出力は積分器３
６により平均化され平滑される。
積分器３６で平滑化された差信号３６は第３（５）図に
示されている鋸波であり、この鋸波は、第３（１）図〜
第３（４）図の領域に示されているように“°優位゛が
フリップフロップ２０と２２との間で移る際に“０”を
通り、第４図に示されているような位相／周波数差の完
全周波（２ｐｉ）周期で繰り返す。再入力信号■とＲが
互いに同期したあるいは“固定°“した正と負の単周波
内にあるときは、位相検出器の特性は第４図に示されて
いるように゛動作領域゛°にあると言われる。再入力信
号が動作領域外にあるときは、位相検出器１２は、鋸波
のピークマグニチュードの１７２のマグニチュードと再
入力信号のどちらかが先行するかで決まる極性とを存す
る最大平均信号（第４図の点線）を有する鋸波を発生さ
せる。　第５図は、従来の検出器の第４図に示された出
力に対比されるディジタル位相／周波数検出器の望まし
い特徴的な出力を示している。第５図においてゼロ出力
レベル１００はゼロ電流レベル、を示す。二極出力を仮
定する。ゼロ水平点１０２は、入力信号■が基準信号Ｒ
の位相に一敗する任意の出発点を示す。ゼロ水平点１０
２から右に進むと入力信号■が基準信号Ｒに先行し、逆
にゼロ水平点１０２の左に進むと入力信号Ｖは基準信号
Ｒより遅れる。
入力信号■と基準信号Ｒとの間で位相差が大きくなるの
に従って電流は斜線１０４に沿って増加し、平常出力レ
ベル１０６に到達する。２ｐｉ平常出力点１０６付近で
は後述するように僅かな不規則性がある。次に、電流は
増加して平常出力レベル１０６の２倍の４ｐｉの出力点
１０８に到る。この作用は２ｐｉ。
４ｐｌ＋６ｐｌ＋−・・−−−−−・・・毎に繰り返さ
れる。位相差が大きくなり最大Ｎを越えると、電流の増
加は連続せずにピーク出力レベル１２０から出力レベル
１２２に下がる。位相差が太き（なり続けると、電流は
再びピーク出力レベル１２０へと増し始め２ｐｉ毎に無
限に増加を繰り返す。
同様に、入力信号■が基準信号Ｒより遅れる状態を調べ
ると、ディジタル位相／周波数検出器は同様に作動し、
即ち、電流は負の方向１８８に増加して行き負出力ピー
ク出力レベル１１０に到達し、この負出力ピーク出力レ
ベルにおいては位相差が大きくなり電流レベルはゼロレ
ベル１１２まで下がり、電流の増加は連続しない。
ゼロ件レベル１００と位相／周波数差の２ｐｉの倍数毎
に不連続が起こる傾向があるようである。不連続を除去
し不規則性を減らす回路は後述される。
位相検出器内の電子部品が考えた通りに作動しないため
、出力レベル１０６とゼロ件レベル１００に現れる不規
則性を考える。これらの２点のいずれにおいても連結し
た作動を避けるために、ディジタル位相／周波数検出器
の作動レベルはこれらの２点から離してセットするのが
望ましく、好ましい実施例では作動レベル１１４にセッ
トされる。好ましい実施例では、作動レベル１１４はゼ
ロ出力レベル１００と、正ピークと負ピークとの略中間
に位置する平常出力レベルとの中間に選択される。
好ましい実施例において作動レベルをこのようにセット
すると、先行位相の関係においても遅延位相の関係にお
いてもシステム位相変調のために最大レンジをディジタ
ル位相／周波数検出器から得ることが可能である。更に
もう一つの利点は、作動レベルを不連続と不規則性から
できるだけ離して両者間の中間にセットすることにより
歪率はかなり大きな位相歪の小部分となることである。
次に第６図を参照する。第６図では、フリップフロップ
２０．２２は従来のアップ／ダウンカウンタ２０４、同
時回路２０６９桁送り回路２０８．補給回路２１０と、
ハイエンド回路２１２とローエンド回路２３２に置き換
えられている。これらの回路の作動に関する下記の記載
から当業者に明らかなようにこれらの回路は多くの形態
をとることができる。電流はアップ／ダウンカウンタ２
０４によりプログラムされ、ＤＡＣ（ディジタル・アナ
ログ変換器）２２０内に発生され演算増幅器２２２でフ
ィルタされる。
更に分割器ＮＶ２Ｏ０とＩＪＲ２０２が、これらは１あ
るいは１以上により等分割されても良く、コレクタの位
相検出信号周波数ｖ２５０とＲ２５２の選択に柔軟性を
与える。分割器ＮＶ２Ｏ０とＮＲ２０２は、同時を決定
しアップ／ダウンカウンタ２０４を最大か最小に保持す
るのにも使われる。
アップ／ダウンカウンタ２０４は、アップ信号ｖ２５０
とダウン信号Ｒ２°５２が同時に発生した際には作動が
不正確である。そのためアップ信号■とダウン信号Ｒと
が同時発生に近づくと桁送り回路２０８はこの同時発生
の問題を回避し、補給回路２１０は不規則な桁送りを最
小にする。
ＤＡＣ２２０の出力は積分されて次の演算増幅器２２２
でフィルタされる。
第５図と第６図を参照して、本発明を使った位相／周波
数差検出器１２°の作動が出力を中心に説明される（第
５図）。位相／周波数差検出器１２′では周波数ｖ２５
０が周波数Ｒ２５２に２ｐｉ以下だけ先行し、位相／周
波数差検出器１２°は従来の検出器１２と略同様に作動
する。アップ／ダウンカウンタ２０４はカウントｎをｎ
＋１との間で交番し、従来の検出器と同じデユーティ比
を有している。下記の記載は、位相差が２ｐｉか２ｐｉ
の倍数に近づく区域を中ノＣ弓こなされる。
位相差が２ｐｉ、第５図の点１０６に近づくと、アップ
／ダウンカウンタ２０４のｎ、ｎ＋１出力周波のデユー
ティ比は１００％に近づく。ｎ、ｎ＋１出力周波のデユ
ーティ比が１００％に近づくと同時回路２０６は同時に
近い状態を指示するようにセットされる。このセットに
より桁送り回路２０８は入力信号Ｖを桁送りして同時か
ら遠ざけ、補給回路２１０パルスが桁送り時間の間に入
るようにする。
位相差が２ｐｉを通り２ｐ＋を通り過ぎると、同時回路
２６は桁送り回路２０６をリセットして初期の時間に戻
し、補給回路２１０パルスを取り除くとともにアップ／
ダウンカウンタ２０４のカウントを１だけ、デユーティ
比の小さいｎ＋１．ｎ＋２交番するシーケンスに進める
。作動は平常に継続してｎ＋１゜ｎ＋２の大きいデユー
ティ比、第５図の点１０８に到る。同時過程が再び繰り
返し繰り返されてｎ＋ｘ、ｎ＋ｘ＋１カウントはアップ
／ダウンカウンタ２０４の最大Ｎに到達する。
アップ／ダウンカウンタ２０４が最大に達するとハイエ
ンド回路２２はアップ／ダウンカウンタ２０４がラップ
アラウンドしてゼロに戻らないようにするが、最大カウ
ント−１を鋸波形を発生させる可変デユーティ比を有す
るＮ−１とＮ、第５図の点１２０．１２２．１１８の間
で交番させ続ける。
この説明は任意の位相ゼロ点の上方、第５図の点１００
から、カウントはｎ　＋　ｎ　＋　１で、■がＲに先行
する増加方向に作動を辿って行われた。位相差がゼロに
近づくとデユーティ比がゼロに近づき、同時回路２０６
、桁送り回路２０８と補給回路２１０は同じ状態で作動
して同時問題を無くして不規則な桁送りを最小限にする
ことが容易に判る。ゼロ位相差以下の場合にはアップ／
ダウンカウンタ２０４はｎ＋１とｎカウントの間を交番
する。
■の位相差が２ρｉあるいは２ｐｉの倍数だけＲに遅れ
ると同時作動は継続してからカウントをｎ　−１、ｎか
らｎ−２，ｎ−１に落とし、アップ／ダウンカウンタ２
０４が最小になるまでこれを繰り返し、最小になった時
点でローエンド回路２３２はアップ／ダウンカウンタ２
０４が最大にラップアラウンドしないようにする。これ
により鋸波形、第５図の点１１０から１４２が発生され
、鋸波形はＶ２５０−Ｒ２５２の位相差の関数である。
これらの鋸波形は適正な方向におけるアップ／ダウンカ
ウンタのカウントの終わりで連続する。
７周波数がＲよりも大きく、アップ／ダウンカウンタ２
０４が最大の場合は正方向で、７周波数がＲよりも小さ
く、アップ／ダウンカウンタ２０４が最少の場合は負方
向である。しかし、周波数方向がどちらかのカウントの
終わりで終わると平滑に転換して斜線に戻る。この作用
は第５図の点１００゜１２０、１２２．１１８．１１６
．１４２．１２８．１００の形を描く。周波数の変化は
第５図の点１１８と１２８で行われる。
以上の記載では本発明の好ましい実施例のみを示し説明
した。しかし、前述したように、本発明は他に様々に併
用して使われることができ、ここに記載された本発明の
概念の範囲内で変更・改良が可能である。例えば、フリ
ップフロップを更に加えて縦接続してゼロレベル１００
以上における特性を負方向に等しく２倍にすることによ
りレンジを大きくすることが可能である。更に、当業者
に明らかなことであるが、ここに記載した方法に類似し
た方法を使ってレンジを更に大きくしたい場合には更に
ステートを加えることができる。
【図面の簡単な説明】
第１図は、本発明の位相／周波数差検出器が内蔵される
従来のディジタル位相固定ループの構成図、第２図は、
本発明の改良がなされた従来のディジタル位相／周波数
検出器の回路図、第３（１）〜３（５）図は、第２図の
従来のディジタル位相／周波数検出器の作動を示す波形
図、第４図は、第２図の従来のディジタル位相／周波数
検出器の出力特性を示す図、第５図は本発明の原理に沿
って改良されたディジタル位相／周波数検出器の望まし
い特性を示す図、第６図は本発明の構成図である。 符号の説明 １０−・・・・・・−・−位相固定ループ１２・−・・
・・−・位相検出器 １４・・・・・−−−−−・フィルタ １６−−・・・・・・電圧制御発振器（ＶＣＯ）１８・
−・・−・・・−・−プログラマブル周波数分割器、　
２０−−−−−−一・・・フリップフロップ２２−・・
・・−・−・−フリップフロップ２４・・・・−・・・
・・・ＮＡＮＤゲート２６・・・・・−・・・−ライン ２８・・・・・・・・−・ライン ３０・・・・−・・−−−−フィルタ ３２・−・−一−−−フィルタ ３４・・−・−・・・−・加算回路 ３６−・・・・・−・−・・積分器 １００・・−一一−−ゼロ出力レベル １０２−・・・・・ゼロ水平軸点 １０４−・−・−斜線 １０６・・−・−・平常出力レベル １０８−・−出力点 １１２・−・−・・ゼロレベル １１４−ｍ−・−・・作動レベル １２０・・・−・・ピーク出力レベル １２２・−・・・・・出力レベル ２００・・・−・・−分割器 ２０２・・・・−・・分割器 ２０４−・・・・・アップ／ダウンカウンタ２０６−・
−・・・同時回路 ２０８・・・・・・−桁送り回路 ２１０・・・−・・・補給回路 ２１２・・−・・・・ハイエンド回路 ２２０−・・・・・ディジタル−アナログ変換器２２２
−・・・・−演算増幅器 ２３２・・・・・−・ローエンド回路 Ｖ、Ｒ・・−・・・・入力信号 Ｆ　、　−−−−−−・入力信号 Ｆ、−・・−・・基準信号 Ｆｏ・・・・・−ＶＯＣ出力 特許出願人　ジョン・フルーク・マユュファクチュアリ
ング・カンパニー・インコー ホレーテッド 代理人　弁理士　　平　　１）　忠　　雄１０−一・−
・−位相国定ル−ブ １２−・・・−位相検出器 １４−一一一一フィルタ １６−・−・電田促封醗振器（ＶＣＯ）１８−　　　プ
ログラマブル周波数分割器２０　　−・・フリノプフロ
ンブ ２２−−フリップフロップ ２４−−一−−−ＮＡＮＤゲート ２６−−−−−−−−ライン ２８＝−ライン ３０−−一−−−フィルタ ３２−−−フィルタ ３４−　　カ暉回路 ３６〜−−−一積分器 Ｖ、Ｒ−・−人力信号 Ｆ、−−−一人力信号 Ｆ、−・・−基準信号 Ｆｏ−・ＶＯＣ出力 ＦＩＧ、２ １００−−ゼロ出力レベル １０２−一・−ゼロ水平軸点 １０４−−・−斜線 １０６−一平常出力レベル ＋０８−−−−一出力点 １１２−・−・ゼロレベル １１４　−一一−−作動レベル １２０−−−−−ピーク出力レベル １２２−一−−−−出力レベル １８８−・−−−一負の方向 ＦＩＧ、５ １２’　　・　−位相／周波数差検出器’　１６−電圧
ｆ１ｉ１ｊ１ｍ１発ｉ器（ＶＣＯ）１８−・−−−プロ
グラマブル周波数分割器２ｆ）ｆ）−−・・分割器 ２０２　・・−分割器 ２０４−−一−アップ／グウンカウンタ２０６−・同時
回路 ２０Ｂ　−一村ｉＸり回路 ２１０・−ｍ−補給回路 ２１２・−一・ハイエンド回路 ２２０・−ディジタル−アナログ変ｌＡ器ｍ−・−演算
増幅器 ２３２−−−ローエンド回路 Ｖ、Ｒ−一一一一人力信号 Ｆｉ−一・入力信号 乙　−一一一基準信号□ ＦｆＧ、６

Claims (1)

  1. 【特許請求の範囲】 入力信号と基準信号間の位相と周波数差を検出するディ
    ジタル位相／周波数検出回路において、入力信号と基準
    信号を受ける装置と、 前記入力信号と前記基準信号間の位相／周波数差に対応
    するデューティ比を有する方形波を発生させる装置と、 前記方形波を積分して鋸波信号を与える装置と、前記位
    相／周波数差が予定値に達すると前記鋸波信号を加える
    装置と、 前記鋸波に応答して前記位相／周波数差を表わす出力を
    与える装置とを備えたディジタル位相／周波数検出回路
    。
JP1019387A 1988-03-01 1989-01-27 ディジタル位相／周波数検出器 Pending JPH01235877A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US162,455 1988-03-01
US07/162,455 US4878231A (en) 1988-03-01 1988-03-01 N-PI phase/frequency detector

Publications (1)

Publication Number Publication Date
JPH01235877A true JPH01235877A (ja) 1989-09-20

Family

ID=22585696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1019387A Pending JPH01235877A (ja) 1988-03-01 1989-01-27 ディジタル位相／周波数検出器

Country Status (6)

Country Link
US (1) US4878231A (ja)
JP (1) JPH01235877A (ja)
CN (1) CN1013627B (ja)
DE (1) DE3906094C2 (ja)
FR (1) FR2628910B1 (ja)
GB (1) GB2216356B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027373A (en) * 1988-03-01 1991-06-25 John Fluke Mfg. Co., Inc. N-pi phase/frequency detector
US5084669A (en) * 1990-03-08 1992-01-28 Telefonaktiebolaget L M Ericsson Direct phase digitization
DE4020360A1 (de) * 1990-06-27 1992-01-02 Bodenseewerk Geraetetech Schaltungsanordnung zum vergleichen einer messfrequenz mit einer mit einem faktor multiplizierten referenzfrequenz
US5125009A (en) * 1990-07-13 1992-06-23 Hewlett-Packard Co. Method and apparatus for synchronously distribution digital signals in high speed systems
US5148113A (en) * 1990-11-29 1992-09-15 Northern Telecom Ltd. Clock phase alignment
US5297619A (en) * 1991-06-04 1994-03-29 Wright State University Centrifugal heat pipe vapor absorption heat pump
US5264802A (en) * 1991-08-21 1993-11-23 Beg Mirza A Circuit and method for monitoring phase error modulation
US5614870A (en) * 1993-04-20 1997-03-25 Rca Thomson Licensing Corporation Phase lock loop with idle mode of operation during vertical blanking
US5574406A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error measurement and correction in alternate periods
US5574407A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error consistency detector
US5610560A (en) * 1993-04-20 1997-03-11 Rca Thomson Licensing Corporation Oscillator with switched reactive elements
CN1059994C (zh) * 1994-11-29 2000-12-27 联华电子股份有限公司 相位延迟装置
CN117990982B (zh) * 2024-04-02 2024-08-02 成都金诺信高科技有限公司 一种基于触发器的同频信号相位测量电路、芯片及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657659A (en) * 1964-07-13 1972-04-18 Us Navy Method and means for measuring phase difference
BE792458A (fr) * 1971-12-10 1973-03-30 Telettra Lab Telefon Systeme et dispositif d'un detecteur phase-frequence entre signaux electriques
US3723889A (en) * 1971-12-22 1973-03-27 Bell Telephone Labor Inc Phase and frequency comparator
US4052672A (en) * 1976-07-22 1977-10-04 Motorola, Inc. Extended phase-range, high fidelity modulator arrangement
US4320527A (en) * 1978-08-18 1982-03-16 Hitachi, Ltd. Bit synchronizing system for pulse signal transmission
US4357707A (en) * 1979-04-11 1982-11-02 Pertec Computer Corporation Digital phase lock loop for flexible disk data recovery system
US4276512A (en) * 1979-05-21 1981-06-30 The Singer Company Phase detector for phase locked loops
US4400817A (en) * 1980-12-30 1983-08-23 Motorola, Inc. Method and means of clock recovery in a received stream of digital data
US4371974A (en) * 1981-02-25 1983-02-01 Rockwell International Corporation NRZ Data phase detector
GB2135844B (en) * 1983-02-21 1986-08-28 Nippon Telegraph & Telephone Oscillator with variable frequency and phase
US4535461A (en) * 1983-06-01 1985-08-13 Cincinnati Electronics Corporation Digital clock bit synchronizer
US4546331A (en) * 1984-02-21 1985-10-08 Hewlett-Packard Company Frequency modulation in a phase-locked loop
CN1007182B (zh) * 1985-04-29 1990-03-14 约翰·弗兰克制造公司 宽量程数字式相位/频率检测器
GB2174855B (en) * 1985-04-29 1989-08-23 Fluke Mfg Co John Wide range digital phase/frequency detector
FR2598869B1 (fr) * 1986-05-13 1994-02-04 Thomson Csf Detecteur de phase et de frequence, et son utilisation dans une boucle a verrouillage de phase

Also Published As

Publication number Publication date
DE3906094A1 (de) 1989-09-14
US4878231A (en) 1989-10-31
GB8829633D0 (en) 1989-02-15
GB2216356B (en) 1992-11-11
FR2628910B1 (fr) 1993-12-17
DE3906094C2 (de) 1994-07-14
CN1035595A (zh) 1989-09-13
CN1013627B (zh) 1991-08-21
GB2216356A (en) 1989-10-04
FR2628910A1 (fr) 1989-09-22

Similar Documents

Publication Publication Date Title
US5315269A (en) Phase-locked loop
CA1054232A (en) Phase detector having a 360.degree. linear range for periodic and aperiodic input pulse streams
JPH01235877A (ja) ディジタル位相／周波数検出器
EP0094837A2 (en) Phase-locked circuit loop having improved locking capabilities
US4843332A (en) Wide range digital phase/frequency detector
US3943460A (en) Frequency conversion system
US6757349B1 (en) PLL frequency synthesizer with lock detection circuit
EP0164785B1 (en) Electric circuit arrangement comprising a phase control-circuit
GB1456046A (en) Automatic pulse phase shifter
US6842049B2 (en) Method of and apparatus for detecting difference between the frequencies, and phase locked loop circuit
US4884035A (en) Wide range digital phase/frequency detector
US5170135A (en) Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time
GB2161660A (en) Digital phase/frequency detector having output latch
US5027373A (en) N-pi phase/frequency detector
US5365202A (en) PLL frequency synthesizer using plural phase comparisons
CN112165316A (zh) 一种基于脉宽扩展单元的n倍脉宽扩展电路及其锁相环
EP1241790B1 (en) Full digital phase locked loop and circuitry for utilizing the same
JPH04326220A (ja) 二相変調ディジタル信号からクロック信号を発生する方法及び装置
JPS61288515A (ja) 拡大領域デジタル位相／周波数検出器
JP2671291B2 (ja) Ｐｗｍインバータ装置の制御回路
JPH0336114Y2 (ja)
JPH0795051A (ja) ディジタルｐｌｌ回路
JP3883812B2 (ja) Ｐｌｌ回路
JPH0443716A (ja) 周波数逓倍回路
KR100247006B1 (ko) 영위상에러 빌딩된 디지털프로세서 위상동기루프