JPH0443716A - 周波数逓倍回路 - Google Patents
周波数逓倍回路Info
- Publication number
- JPH0443716A JPH0443716A JP2151052A JP15105290A JPH0443716A JP H0443716 A JPH0443716 A JP H0443716A JP 2151052 A JP2151052 A JP 2151052A JP 15105290 A JP15105290 A JP 15105290A JP H0443716 A JPH0443716 A JP H0443716A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- output
- comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 abstract description 3
- 230000010355 oscillation Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル信号の周波数逓倍回路に間する。
位相同期回路を用いたディジタル信号の周波数逓倍では
、できるだけ広い周波数引き込み範囲（プルインレンジ
）を得るために、位相比較部に位相周波数比較器が用い
られる。この位相同期回路のプルインレンジは、位相周
波数比較器の比較特性によって電圧制御発振器の発振周
波数範囲と一致し、その発振周波数範囲内の周波数誤差
であれば必ず位相同期が得られる。従って、その分周信
号に対しても必ず位相同期が得られる。
、できるだけ広い周波数引き込み範囲（プルインレンジ
）を得るために、位相比較部に位相周波数比較器が用い
られる。この位相同期回路のプルインレンジは、位相周
波数比較器の比較特性によって電圧制御発振器の発振周
波数範囲と一致し、その発振周波数範囲内の周波数誤差
であれば必ず位相同期が得られる。従って、その分周信
号に対しても必ず位相同期が得られる。
第３図はこのような位相周波数比較器を用いた従来のデ
ィジタル周波数逓倍回路の回路図を示す、この回路、は
位相周波数比較器３０７およびチャージボンプ回路（Ｃ
Ｐ）１０２、ローパスフィルタ（ＬＰＦ）１０３．電圧
制御発振器（ＶＣＯ）１０４、分周器１１３で構成され
る。入力信号と分周器１１３の出力信号（分周信号）と
の周波数誤差または位相誤差は位相周波数比較器３０７
によって検出され、チャージポンプ回路１０２およびロ
ーパスフィルタ１０３によってアナログ電圧に変換され
る。このアナログ電圧は制御電圧として電圧制御発振器
１０４の発振周波数を制御する。
ィジタル周波数逓倍回路の回路図を示す、この回路、は
位相周波数比較器３０７およびチャージボンプ回路（Ｃ
Ｐ）１０２、ローパスフィルタ（ＬＰＦ）１０３．電圧
制御発振器（ＶＣＯ）１０４、分周器１１３で構成され
る。入力信号と分周器１１３の出力信号（分周信号）と
の周波数誤差または位相誤差は位相周波数比較器３０７
によって検出され、チャージポンプ回路１０２およびロ
ーパスフィルタ１０３によってアナログ電圧に変換され
る。このアナログ電圧は制御電圧として電圧制御発振器
１０４の発振周波数を制御する。
分周器１１３は電圧制御発振器１０４の発振出力を分周
し、位相周波数比較器３０７に入力する。
し、位相周波数比較器３０７に入力する。
入力信号と分周信号の位相が一致すると、制御電圧は一
定になって位相同期が完了し、電圧制御発振器１０４の
出力として入力信号に位相同期した逓倍信号が得られる
。この位相同期ははじめに周波数引き込み（プルイン）
過程によって分周信号の周波数を入力信号のそれに近づ
けた後、位相引き込み（ロックイン）過程によって位相
同期を行うという２つの過程を経る。
定になって位相同期が完了し、電圧制御発振器１０４の
出力として入力信号に位相同期した逓倍信号が得られる
。この位相同期ははじめに周波数引き込み（プルイン）
過程によって分周信号の周波数を入力信号のそれに近づ
けた後、位相引き込み（ロックイン）過程によって位相
同期を行うという２つの過程を経る。
第４図に従来の位相周波数比較器３０７の回路図を示す
、従来の位相周波数比較器３０７は、ＮＡＮＤゲート４
０１〜４０５およびＲＳフリ・ンプフロップ４０６，４
０７からなる順序回路である。第５図にその動作を示す
、第５図（ａ）は第４図の回路の動作表を示している９
図中の記号は第４図の位相周波数比較器３０７を参照し
、Ｒ■は入力、Ｕ ｃ 、 Ｄ ｓは現在の出力、Ｕｔ
ゆｌ。
、従来の位相周波数比較器３０７は、ＮＡＮＤゲート４
０１〜４０５およびＲＳフリ・ンプフロップ４０６，４
０７からなる順序回路である。第５図にその動作を示す
、第５図（ａ）は第４図の回路の動作表を示している９
図中の記号は第４図の位相周波数比較器３０７を参照し
、Ｒ■は入力、Ｕ ｃ 、 Ｄ ｓは現在の出力、Ｕｔ
ゆｌ。
Ｄ、。！は入力が変化した後の出力、Ｌ、Ｈはそれエツ
ジおよび立ち下がり工・フジを示す、×は任意がＶのそ
れよりも進むと、出力Ｕが位相差だけ“Ｌ”になり、出
力はＤは“°Ｈ”のままである。
ジおよび立ち下がり工・フジを示す、×は任意がＶのそ
れよりも進むと、出力Ｕが位相差だけ“Ｌ”になり、出
力はＤは“°Ｈ”のままである。
また逆の場合、出力は“Ｈ”のままで、出力り力ｆ３０
７の動作波形を示している。Ｒの位相が〜′よりも少し
進んだ入力信号を与えると、位相周波数比較器３０７は
第５図（ａ）に従って、まずＲの立ち下がりを検出して
出力ＵをＨからＬにし、次にＶの立ち下がりを検出して
出力ＵをＬからＨに戻す、このとき出力りはＨのままで
ある。このようにして位相周波数比較器３０７は位相差
を検出する。
７の動作波形を示している。Ｒの位相が〜′よりも少し
進んだ入力信号を与えると、位相周波数比較器３０７は
第５図（ａ）に従って、まずＲの立ち下がりを検出して
出力ＵをＨからＬにし、次にＶの立ち下がりを検出して
出力ＵをＬからＨに戻す、このとき出力りはＨのままで
ある。このようにして位相周波数比較器３０７は位相差
を検出する。
周波数逓倍回路に用いられる従来のディジタル位相同期
回路では、入力信号と分周信号のパルスの立ち下がりで
しか位相比較が行われない（エツジトリガであるため）
、ロックイン過程において入力信号と分周信号、すなわ
ち逓倍信号の同期時間を長く必要とし、また逓倍信号の
位相ジッタが大きくなり得るという欠点があった。
回路では、入力信号と分周信号のパルスの立ち下がりで
しか位相比較が行われない（エツジトリガであるため）
、ロックイン過程において入力信号と分周信号、すなわ
ち逓倍信号の同期時間を長く必要とし、また逓倍信号の
位相ジッタが大きくなり得るという欠点があった。
例えば第５図（ｂ）の動作例でも明らかなように、ある
時刻ｔで位相差を検出してから次の位相差の検出まで入
力信号のほぼ１周期待たなければならず、その間は位相
周波数比較器３０７は検出動作をしていない、従ってこ
の間に生じた電圧制御発振器１０４の発振周波数の不安
定性（温度変化や電源電圧の変動など）や雑音などによ
って生じる位相誤差の補正ができないので、逓倍信号の
位相ジッタが大きくなり得る。逆に入力信号の位相変化
に対する追従が同じ理由で緩慢になり得ることがわかる
。
時刻ｔで位相差を検出してから次の位相差の検出まで入
力信号のほぼ１周期待たなければならず、その間は位相
周波数比較器３０７は検出動作をしていない、従ってこ
の間に生じた電圧制御発振器１０４の発振周波数の不安
定性（温度変化や電源電圧の変動など）や雑音などによ
って生じる位相誤差の補正ができないので、逓倍信号の
位相ジッタが大きくなり得る。逆に入力信号の位相変化
に対する追従が同じ理由で緩慢になり得ることがわかる
。
本発明では従来よりも入力信号に対する位相同期や追従
が迅速に行われ、ｔ７′−電圧制御発振器の発振周波数
の不安定性や雑音などによる逓倍信号の位相ジッタを減
少させる周波数逓倍回路を提供することを目的とする。
が迅速に行われ、ｔ７′−電圧制御発振器の発振周波数
の不安定性や雑音などによる逓倍信号の位相ジッタを減
少させる周波数逓倍回路を提供することを目的とする。
本発明の周波数逓倍回路は、入力信号と分周信号とを入
力とする位相比較部と、その出力を入力とするチャージ
ポンプ回路と、その出力を入力とするローパスフィルタ
と、その出力を入力とする電圧制御発振器と、その出力
を入力とする分周器とからなる周波数逓倍回路において
、前記位相比較部が、入力信号と分周信号をそのｔま入
力とする第１の位相周波数比較器と、入力信号を反転す
る第１のインバータの出力と分周信号を反転する第２の
インバータの出力とを入力とする第２の位相周波数比較
器と、第１の位相周波数比較器の第１の出力と第２の位
相周波数比較器の第１の出力の論理積を出力とする第１
のＡＮＤゲートと、第１の位相周波数比較器の第２の出
力と第２の位相周波数比較器の第２の出力の論理積を出
力とする第２のＡＮＤゲートとからなる構成としている
。
力とする位相比較部と、その出力を入力とするチャージ
ポンプ回路と、その出力を入力とするローパスフィルタ
と、その出力を入力とする電圧制御発振器と、その出力
を入力とする分周器とからなる周波数逓倍回路において
、前記位相比較部が、入力信号と分周信号をそのｔま入
力とする第１の位相周波数比較器と、入力信号を反転す
る第１のインバータの出力と分周信号を反転する第２の
インバータの出力とを入力とする第２の位相周波数比較
器と、第１の位相周波数比較器の第１の出力と第２の位
相周波数比較器の第１の出力の論理積を出力とする第１
のＡＮＤゲートと、第１の位相周波数比較器の第２の出
力と第２の位相周波数比較器の第２の出力の論理積を出
力とする第２のＡＮＤゲートとからなる構成としている
。
ディジタル周波数逓倍回路をこのような構成にすること
によって、入力信号の立ち上がりと立ち下がりの両方で
分周信号の位相比較が行われる。
によって、入力信号の立ち上がりと立ち下がりの両方で
分周信号の位相比較が行われる。
すると従来の立ち下がりのみで位相比較を行っていた場
合に比べて、同じ時間内に逓倍信号の位相の補正回数が
２倍になるので、入力信号と逓倍信号の位相同期が迅速
に行われ、また電圧制御発振器の発振周波数の不安定性
や雑音などによる逓倍信号の位相ジッタが減少する。
合に比べて、同じ時間内に逓倍信号の位相の補正回数が
２倍になるので、入力信号と逓倍信号の位相同期が迅速
に行われ、また電圧制御発振器の発振周波数の不安定性
や雑音などによる逓倍信号の位相ジッタが減少する。
次に図面を用いて本発明について詳細に説明する。
第１図は本発明の一実施例を示す回路図である０本実施
例の周波数逓倍回路は、位相比較部１０１、チャージポ
ンプ回路１０２．ローパスフィルタ１０３．電圧制御発
振器１０４及び分周器１１３で構成される０位相比較部
１０１は入力信号Ｒ及び分周信号Ｖのそれぞれをそのま
ま入力＜Ｒ１，Ｖｌ＞とする第１の位相周波数比較器１
０７と、入力信号Ｒを反転する第１のインバータ１０５
の出力と分周信号Ｖを反転する第２のインバータ１０６
の出力とのそれぞれを入力（Ｒ２、Ｖ２ ）とする第２
の位相周波数比較器１０８と、第１の位相周波数比較器
１０７の第１の出力Ｕｌと第２の位相周波数比較器１０
８の第１の出力Ｕ２の論理積を出力Ｕ、とするＡＮＤゲ
ート１０９と、第１の位相周波数比較器１０７の第２の
出力Ｄ１と第２の位相周波数比較器１０８の出力Ｄ２の
論理積を出力Ｄｓとする第２のＡＮＤゲート１１０とか
らなる。
例の周波数逓倍回路は、位相比較部１０１、チャージポ
ンプ回路１０２．ローパスフィルタ１０３．電圧制御発
振器１０４及び分周器１１３で構成される０位相比較部
１０１は入力信号Ｒ及び分周信号Ｖのそれぞれをそのま
ま入力＜Ｒ１，Ｖｌ＞とする第１の位相周波数比較器１
０７と、入力信号Ｒを反転する第１のインバータ１０５
の出力と分周信号Ｖを反転する第２のインバータ１０６
の出力とのそれぞれを入力（Ｒ２、Ｖ２ ）とする第２
の位相周波数比較器１０８と、第１の位相周波数比較器
１０７の第１の出力Ｕｌと第２の位相周波数比較器１０
８の第１の出力Ｕ２の論理積を出力Ｕ、とするＡＮＤゲ
ート１０９と、第１の位相周波数比較器１０７の第２の
出力Ｄ１と第２の位相周波数比較器１０８の出力Ｄ２の
論理積を出力Ｄｓとする第２のＡＮＤゲート１１０とか
らなる。
第１図において、入力信号Ｒと分周器１１３の出力（分
周信号Ｖ）が位相比較部１０１に入力され、これらの入
力の立ち上がりと立ち下がりで位相誤差が検出される。
周信号Ｖ）が位相比較部１０１に入力され、これらの入
力の立ち上がりと立ち下がりで位相誤差が検出される。
その位相誤差はチャージポンプ回路１０２およびローパ
スフィルタ１０３によってアナログ電圧に変換された電
圧制御発振器１０４の発振周波数の制御電圧となり、電
圧制御発振器１０４はこの制御電圧に応じた周波数で発
振する０分周器（ＣＴ）１１３は電圧制御発振器１０４
の出力信号の周波数を分周し、分周信号Ｖを出力する。
スフィルタ１０３によってアナログ電圧に変換された電
圧制御発振器１０４の発振周波数の制御電圧となり、電
圧制御発振器１０４はこの制御電圧に応じた周波数で発
振する０分周器（ＣＴ）１１３は電圧制御発振器１０４
の出力信号の周波数を分周し、分周信号Ｖを出力する。
入力信号Ｒと分周信号Ｖどの位相が一致すると、電圧制
御発振器１０４の制御電圧は一定となって位相同期が完
了し、入力信号Ｒに位相同期した逓倍信号が得られる。
御発振器１０４の制御電圧は一定となって位相同期が完
了し、入力信号Ｒに位相同期した逓倍信号が得られる。
第２図は本発明を構成する位相比較部１０１の動作の一
例を示す波形図である。入力（Ｒ，Ｖ）の信号をその績
ま入力する第１の位相周波数比較器１０７の出力Ｕ、、
Ｄ、と、入力の信号をそれぞれ反転して入力する第２の
位相周波数比較器１０８の出力Ｕ２．Ｄ２とをそれぞれ
について論理積をとることによって、出力（Ｕｓ 、
Ｄｇ ）に入力信号Ｒと分周信号Ｖとのそれぞれの立ち
上がりと立ち下がりの両方で位相比較した結果が出力さ
れる０位相同期はこの出力信号によって、電圧側ｍ発振
器１０４の発振周波数が補正されて実現されるため、位
相誤差の検出の回数が同じ時間内に従来の回路に比べて
２倍になった分ロックイン過程が迅速に行われる。この
ことによって従来よりも入力信号に対する位相同期や追
従が迅速に行われ、■た電圧制御発振器１０４の発振周
波数の不安定性や雑音などによる逓倍信号の位相ジッタ
を減少させることが可能になる。
例を示す波形図である。入力（Ｒ，Ｖ）の信号をその績
ま入力する第１の位相周波数比較器１０７の出力Ｕ、、
Ｄ、と、入力の信号をそれぞれ反転して入力する第２の
位相周波数比較器１０８の出力Ｕ２．Ｄ２とをそれぞれ
について論理積をとることによって、出力（Ｕｓ 、
Ｄｇ ）に入力信号Ｒと分周信号Ｖとのそれぞれの立ち
上がりと立ち下がりの両方で位相比較した結果が出力さ
れる０位相同期はこの出力信号によって、電圧側ｍ発振
器１０４の発振周波数が補正されて実現されるため、位
相誤差の検出の回数が同じ時間内に従来の回路に比べて
２倍になった分ロックイン過程が迅速に行われる。この
ことによって従来よりも入力信号に対する位相同期や追
従が迅速に行われ、■た電圧制御発振器１０４の発振周
波数の不安定性や雑音などによる逓倍信号の位相ジッタ
を減少させることが可能になる。
以上実施例をもって本発明を説明したが、本発明はこの
実施例のみに限定されるものではない。
実施例のみに限定されるものではない。
例えば、位相比較部に用いる位相周波数比較器は入力パ
ルスの立ち下がりエツジを検出するものを例にとって説
明しているが、立ち上がりエツジを検出するものを用い
ても本発明が適用できることが明らかである。
ルスの立ち下がりエツジを検出するものを例にとって説
明しているが、立ち上がりエツジを検出するものを用い
ても本発明が適用できることが明らかである。
以上説明したように本発明は、従来よりも入力信号に対
する位相同期や追従が迅速に行われ、また電圧制御発振
器の発振周波数の不安定性や雑音などによる位相ジッタ
を減少させた安定な逓倍信号を得ることができる。
する位相同期や追従が迅速に行われ、また電圧制御発振
器の発振周波数の不安定性や雑音などによる位相ジッタ
を減少させた安定な逓倍信号を得ることができる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の位相比較部の動作波形図、第３図は従来の技術で用
いられた周波数逓倍回路の回路図、第４図および第５図
は第３図の位相比較部の回路図およびその動作を示す図
である。 １０１・・・位相比較部、１０２・・・チャージポンプ
回路（ＣＰ）、１０３・・・ローパスフィルタ（ＬＰＦ
）、１０４・・・電圧側Ｗ発振器（ｖｃｏ）、ｉ。 ５．１０６・・・インバータ、１０７・・・第１の位相
周波数比較器、１０８・・・第２の位相周波数比較器、
１０９．１１０・・・ＡＮＤゲート、１１１・・・入力
端子、１１２・・・出力端子、１１３・・・分周器（Ｃ
Ｔ）。
図の位相比較部の動作波形図、第３図は従来の技術で用
いられた周波数逓倍回路の回路図、第４図および第５図
は第３図の位相比較部の回路図およびその動作を示す図
である。 １０１・・・位相比較部、１０２・・・チャージポンプ
回路（ＣＰ）、１０３・・・ローパスフィルタ（ＬＰＦ
）、１０４・・・電圧側Ｗ発振器（ｖｃｏ）、ｉ。 ５．１０６・・・インバータ、１０７・・・第１の位相
周波数比較器、１０８・・・第２の位相周波数比較器、
１０９．１１０・・・ＡＮＤゲート、１１１・・・入力
端子、１１２・・・出力端子、１１３・・・分周器（Ｃ
Ｔ）。
Claims (1)
- 入力信号と分周信号とを入力とする位相比較部と、その
出力を入力とするチャージポンプ回路と、その出力を入
力とするローパスフィルタと、その出力を入力とする電
圧制御発振器と、その出力を入力とする分周器とからな
る周波数逓倍回路において、前記位相比較部が、入力信
号と分周信号をそのまま入力とする第１の位相周波数比
較器と、入力信号を反転する第１のインバータの出力と
分周信号を反転する第２のインバータの出力とを入力と
する第２の位相周波数比較器と、第１の位相周波数比較
器の第１の出力と第２の位相周波数比較器の第１の出力
の論理積を出力とする第１のＡＮＤゲートと、第１の位
相周波数比較器の第２の出力と第２の位相周波数比較器
の第２の出力の論理積を出力とする第２のＡＮＤゲート
とからなることを特徴とする周波数逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151052A JPH0443716A (ja) | 1990-06-08 | 1990-06-08 | 周波数逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151052A JPH0443716A (ja) | 1990-06-08 | 1990-06-08 | 周波数逓倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0443716A true JPH0443716A (ja) | 1992-02-13 |
Family
ID=15510250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2151052A Pending JPH0443716A (ja) | 1990-06-08 | 1990-06-08 | 周波数逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0443716A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110427A (ja) * | 1991-05-08 | 1993-04-30 | Nec Corp | 位相同期回路 |
| JP2002507850A (ja) * | 1998-03-13 | 2002-03-12 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 位相検出器 |
| US8859119B2 (en) | 2011-06-30 | 2014-10-14 | Lg Chem, Ltd. | Heating system for a battery module and method of heating the battery module |
-
1990
- 1990-06-08 JP JP2151052A patent/JPH0443716A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110427A (ja) * | 1991-05-08 | 1993-04-30 | Nec Corp | 位相同期回路 |
| JP2002507850A (ja) * | 1998-03-13 | 2002-03-12 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 位相検出器 |
| US8859119B2 (en) | 2011-06-30 | 2014-10-14 | Lg Chem, Ltd. | Heating system for a battery module and method of heating the battery module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795323B2 (ja) | 位相差検出回路 | |
| US4970475A (en) | Linearized three state phase detector | |
| JP4216393B2 (ja) | 位相検出装置 | |
| US20100259305A1 (en) | Injection locked phase lock loops | |
| JPH0537364A (ja) | 位相同期ループ | |
| JPH04505539A (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| JP2003224471A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JP2002198808A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JP2817676B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| US6456165B1 (en) | Phase error control for phase-locked loops | |
| JP2811994B2 (ja) | 位相同期回路 | |
| JP2836555B2 (ja) | Ｐｌｌ回路 | |
| US20050057314A1 (en) | Device and method for detecting phase difference and PLL using the same | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| US4884035A (en) | Wide range digital phase/frequency detector | |
| JP2002198807A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| JPS60247330A (ja) | アンロツク検出回路 | |
| JPH08148994A (ja) | ディジタルｐｌｌ回路 | |
| JPS6333739B2 (ja) | ||
| JP3363867B2 (ja) | Ｐｌｌ回路 | |
| KR100196506B1 (ko) | 고속 로킹을 위한 위상 동기 루프 | |
| JP2972294B2 (ja) | 位相同期回路 | |
| JP3450612B2 (ja) | 位相同期クロック信号発生器及び位相同期クロック信号発生方法 |