JP2972294B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2972294B2 JP2972294B2 JP2209854A JP20985490A JP2972294B2 JP 2972294 B2 JP2972294 B2 JP 2972294B2 JP 2209854 A JP2209854 A JP 2209854A JP 20985490 A JP20985490 A JP 20985490A JP 2972294 B2 JP2972294 B2 JP 2972294B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- output
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力信号と出力信号を同期させる位相同期
回路に関する。
回路に関する。
この種の位相同期回路の一例を第５図に示す。第５図
において、21は三角波型位相比較器、22はループフィル
タ、23は電圧制御発振器（以下、VOCと記す）である。
また、201は入力信号、204は出力信号である。位相引き
込み後においては、出力信号204は、入力信号201と同一
周波数で、かつ、入力信号201と同期した信号となる。
さらに、第５図において、202は三角波型位相比較器21
の出力信号、203はループフィルタ22の出力信号を表わ
すものとする。
において、21は三角波型位相比較器、22はループフィル
タ、23は電圧制御発振器（以下、VOCと記す）である。
また、201は入力信号、204は出力信号である。位相引き
込み後においては、出力信号204は、入力信号201と同一
周波数で、かつ、入力信号201と同期した信号となる。
さらに、第５図において、202は三角波型位相比較器21
の出力信号、203はループフィルタ22の出力信号を表わ
すものとする。
このような位相同期回路の位相引き込み過程について
簡単に説明する。
簡単に説明する。
入力信号201と出力信号204とが加えられる三角波型位
相比較器21は、第６図に示されるような入出力特性とな
っている。三角波型位相比較器21は、入力信号201と出
力信号204の位相差を検出し、これをループフィルタ22
に入力する。ループフィルタ22は、三角波型位相比較器
21の出力信号202に含まれる直流成分および位相に対応
するビート波形を出力する。フィルタ出力信号203は、
ビート波形を繰り返し、かつ、直流レベルが変動しなが
ら同期過程へと移行する。
相比較器21は、第６図に示されるような入出力特性とな
っている。三角波型位相比較器21は、入力信号201と出
力信号204の位相差を検出し、これをループフィルタ22
に入力する。ループフィルタ22は、三角波型位相比較器
21の出力信号202に含まれる直流成分および位相に対応
するビート波形を出力する。フィルタ出力信号203は、
ビート波形を繰り返し、かつ、直流レベルが変動しなが
ら同期過程へと移行する。
上述した従来の位相同期回路では、入力信号と出力信
号を同期させる過程で生じる、ループフィルタの出力信
号のビート波形に、VCO出力信号を入力信号と遠ざけよ
ううとする信号成分が含まれる。すなわち、第６図の三
角波型位相比較器の特性において、位相差３π/2〜５π
/2までの信号が含まれる。このため、その同期までの長
時間化、さらには位相同期回路のプルインレンジを狭め
てしまうという欠点がある。
号を同期させる過程で生じる、ループフィルタの出力信
号のビート波形に、VCO出力信号を入力信号と遠ざけよ
ううとする信号成分が含まれる。すなわち、第６図の三
角波型位相比較器の特性において、位相差３π/2〜５π
/2までの信号が含まれる。このため、その同期までの長
時間化、さらには位相同期回路のプルインレンジを狭め
てしまうという欠点がある。
本発明の目的は、このような欠点を除去し、位相引き
込み時間を高速化および周波数引き込み範囲の広帯域化
を可能にする位相同期回路を提供することにある。
込み時間を高速化および周波数引き込み範囲の広帯域化
を可能にする位相同期回路を提供することにある。
本発明は、入力信号の出力信号の位相差を検出して検
出信号を生成する三角波型位相比較器とこの検出信号か
らビート波形を生成するループフィルタとを具備する第
１の検出部と、ビート波形に基づいて発振する電圧制御
発振部とを備え、主に第１と第２の位相差の間に入力信
号と出力信号との同期をとる位相同回路であって、 電圧制御発振器からの信号を分周して第１の分周信号
を出力すると共に、この分周信号に対して所定の位相差
を持つ第２の分周信号を出力する分周部と、 第１の分周信号またはこの第１の分周信号を反転した
信号を出力信号として送出する第１のスイッチ部と、 第２の分周信号またはこの第２の分周信号を反転した
信号を位相信号として送出する第２のスイッチ部と、 入力信号と位相信号とに基づいてビート波形を生成す
る第２の検出部と、 第１および第２の検出部のビート波形に基づいて第２
の位相差を検出し、この位相差を検出すると反転した信
号を出力するように第１および第２のスイッチ部を制御
する制御部とを有することを特徴としている。
出信号を生成する三角波型位相比較器とこの検出信号か
らビート波形を生成するループフィルタとを具備する第
１の検出部と、ビート波形に基づいて発振する電圧制御
発振部とを備え、主に第１と第２の位相差の間に入力信
号と出力信号との同期をとる位相同回路であって、 電圧制御発振器からの信号を分周して第１の分周信号
を出力すると共に、この分周信号に対して所定の位相差
を持つ第２の分周信号を出力する分周部と、 第１の分周信号またはこの第１の分周信号を反転した
信号を出力信号として送出する第１のスイッチ部と、 第２の分周信号またはこの第２の分周信号を反転した
信号を位相信号として送出する第２のスイッチ部と、 入力信号と位相信号とに基づいてビート波形を生成す
る第２の検出部と、 第１および第２の検出部のビート波形に基づいて第２
の位相差を検出し、この位相差を検出すると反転した信
号を出力するように第１および第２のスイッチ部を制御
する制御部とを有することを特徴としている。
前述した本発明において、分周部は、 電圧制御発振部からの信号を分周して第１の分周信号
を送出する第１の分周器と、 電圧制御発振部からの信号を反転するインバータと、 このインバータからの信号を分周して第２の分周信号
を送出する第２の分周器とを有するのが好適である。
を送出する第１の分周器と、 電圧制御発振部からの信号を反転するインバータと、 このインバータからの信号を分周して第２の分周信号
を送出する第２の分周器とを有するのが好適である。
また、前述した本発明において、制御部は、 第１の検出部からのビート波形に基づいて、第１から
第２の位相差の間、ハイレベルの信号を生成する第１の
比較器と、 第２の検出器からのビート波形に基づいて、第１の位
相差を所定位相差ずらした時点から第２の位相差を所定
位相差ずらした時点の間、ハイレベルの信号を生成する
第２の比較器と、 第１および第２の比較器からの信号に対し論理積の否
定の演算を行うゲート回路と、 ゲート回路からの信号をクロック入力端子で受けて制
御信号を生成するフリップフロップ回路とを有するのが
好適である。
第２の位相差の間、ハイレベルの信号を生成する第１の
比較器と、 第２の検出器からのビート波形に基づいて、第１の位
相差を所定位相差ずらした時点から第２の位相差を所定
位相差ずらした時点の間、ハイレベルの信号を生成する
第２の比較器と、 第１および第２の比較器からの信号に対し論理積の否
定の演算を行うゲート回路と、 ゲート回路からの信号をクロック入力端子で受けて制
御信号を生成するフリップフロップ回路とを有するのが
好適である。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の一実施例を示す回路ブロック図で
ある。第１図に示される位相同期回路は、入力信号101
と出力信号111を入力する三角波型位相比較器１と、三
角波型位相比較器１の出力信号102を入力信号とするル
ープフィルタ３と、ループフィルタ３の出力信号104を
入力信号とする比較器６と、入力信号101と出力信号1
1、よりπ/2だけ位相差を生じた信号とを入力信号とす
る三角波型位相比較器２と、三角波型位相比較器２の出
力信号103を入力信号とするループフィルタ４と、ルー
プフィルタ４の出力信号105を入力信号とする比較器５
と、比較器６の出力信号106と比較器５の出力信号107を
入力信号とするNAND回路７と、NAND回路７の出力信号10
8を入力信号とするＤ−FF回路８と、ループフィルタ３
の出力信号104を入力信号とするVOC9と、VOC9の出力信
号109を入力信号とするインバータ12と、VCO9の出力信
号109を入力信号とする分周器10と、インバータ12の出
力信号を入力信号とする分周器11と、分周器10の出力信
号を入力信号とするインバータ13と、分周器11の出力信
号を入力信号とするインバータ14と、Ｄ−FF回路８の出
力信号を制御信号として分周器10の出力信号とインバー
タ13の出力信号とを切り換えるスイッチ15と、Ｄ−FF回
路８の出力信号を制御信号として分周器11の出力信号と
インバータ14の出力信号とを切り換えるスイッチ16とを
備えている。
ある。第１図に示される位相同期回路は、入力信号101
と出力信号111を入力する三角波型位相比較器１と、三
角波型位相比較器１の出力信号102を入力信号とするル
ープフィルタ３と、ループフィルタ３の出力信号104を
入力信号とする比較器６と、入力信号101と出力信号1
1、よりπ/2だけ位相差を生じた信号とを入力信号とす
る三角波型位相比較器２と、三角波型位相比較器２の出
力信号103を入力信号とするループフィルタ４と、ルー
プフィルタ４の出力信号105を入力信号とする比較器５
と、比較器６の出力信号106と比較器５の出力信号107を
入力信号とするNAND回路７と、NAND回路７の出力信号10
8を入力信号とするＤ−FF回路８と、ループフィルタ３
の出力信号104を入力信号とするVOC9と、VOC9の出力信
号109を入力信号とするインバータ12と、VCO9の出力信
号109を入力信号とする分周器10と、インバータ12の出
力信号を入力信号とする分周器11と、分周器10の出力信
号を入力信号とするインバータ13と、分周器11の出力信
号を入力信号とするインバータ14と、Ｄ−FF回路８の出
力信号を制御信号として分周器10の出力信号とインバー
タ13の出力信号とを切り換えるスイッチ15と、Ｄ−FF回
路８の出力信号を制御信号として分周器11の出力信号と
インバータ14の出力信号とを切り換えるスイッチ16とを
備えている。
次に、本実施例の動作について説明する。
位相同期過程について簡単に説明する。三角波形位相
比較器１は入力信号101と出力信号111の位相差を検知
し、電圧波形102として出力する。ループフィルタ３
は、信号102に含まれる位相差情報によりビート波形104
を出力する。ビート波形104は、VCO9の出力信号周波数
を制御するための制御信号となる。
比較器１は入力信号101と出力信号111の位相差を検知
し、電圧波形102として出力する。ループフィルタ３
は、信号102に含まれる位相差情報によりビート波形104
を出力する。ビート波形104は、VCO9の出力信号周波数
を制御するための制御信号となる。
ここで、仮にスイッチ15,16が接点ａ側と接続されて
いるものとし、VCO9の出力信号周波数は入力信号周波数
の２倍であるとする。VCO9の出力信号109は分周器10で
分周され、分周器10の出力信号は三角波型位相比較器１
の入力へと帰還され、次の同期過程へと入っていく。以
上説明した過程を繰り返しながら、入力信号は同期へと
入っていることになる。しかし、このままでは、従来技
術で説明したように、同期に要する時間が長くなり、ま
た、プルインレンジも狭くなってしまう。
いるものとし、VCO9の出力信号周波数は入力信号周波数
の２倍であるとする。VCO9の出力信号109は分周器10で
分周され、分周器10の出力信号は三角波型位相比較器１
の入力へと帰還され、次の同期過程へと入っていく。以
上説明した過程を繰り返しながら、入力信号は同期へと
入っていることになる。しかし、このままでは、従来技
術で説明したように、同期に要する時間が長くなり、ま
た、プルインレンジも狭くなってしまう。
そこで、三角波型位相比較器１の出力信号102から、
入出力信号の位相差が３π/2になった時点を検出する。
この位相差３π/2を検出するために、まず、VCO9の出力
信号109は入力信号の２倍の周波数なので、出力信号109
をインバータ12に入力すると、インバータ12の出力信号
は出力信号109に対してπ/2だけ位相がずれた波形とな
る。VCO出力信号109を分周器10に入力し、インバータ12
の出力信号を分周器11に入力する。π/2だけずれた関係
を維持しながら、分周器10,11によりそれぞれ分周す
る。
入出力信号の位相差が３π/2になった時点を検出する。
この位相差３π/2を検出するために、まず、VCO9の出力
信号109は入力信号の２倍の周波数なので、出力信号109
をインバータ12に入力すると、インバータ12の出力信号
は出力信号109に対してπ/2だけ位相がずれた波形とな
る。VCO出力信号109を分周器10に入力し、インバータ12
の出力信号を分周器11に入力する。π/2だけずれた関係
を維持しながら、分周器10,11によりそれぞれ分周す
る。
スイッチ15により制御された分周器10の出力信号111
は三角波型位相比較器１に入力され、入力信号101との
位相差を検出し、さらに、ループフィルタ３によりビー
ト波形104を出力する。同様に、スイッチ16で制御され
た信号110、つまり出力信号111よりπ/2だけずれた信号
は、三角波型位相比較器２に入力され、入力信号101と
の位相差を検出し、さらに、ループフィルタ４によりビ
ート波形105を出力する。ビート波形104,105はそれぞれ
比較器6,5に入力される。
は三角波型位相比較器１に入力され、入力信号101との
位相差を検出し、さらに、ループフィルタ３によりビー
ト波形104を出力する。同様に、スイッチ16で制御され
た信号110、つまり出力信号111よりπ/2だけずれた信号
は、三角波型位相比較器２に入力され、入力信号101と
の位相差を検出し、さらに、ループフィルタ４によりビ
ート波形105を出力する。ビート波形104,105はそれぞれ
比較器6,5に入力される。
比較器5,6は、位相比較器において平均レベル以上の
信号に対して“1"を出力し、平均レベル以下の信号に対
しては“0"を出力するものとする。この様子が第２図，
第３図に示されている。すなわち、第２図は、比較器６
の出力および三角波型位相比較器１の入力特性を示す図
である。また、第３図は、比較器５の出力および三角波
型位相比較器２の入力特性を示す図である。スイッチ1
5,16で制御された分周器10,11の出力信号111,110はπ/2
だけ位相差があったので、比較器の出力もπ/2だけ位相
差が生じている。第２図と第３図とを比べてみると、比
較器６の出力信号106が平均レベルを横切る時点、つま
り“1"→“0"、“0"→“1"に切り換わる瞬間に、入力信
号101と出力信号111の位相差が３π/2とπ/2のときであ
る。さらに、その時点での比較器５の出力信号107をみ
てみると、π/2だけ比較器６の出力信号106よりもずれ
ているので、比較器６が３π/2のとき、 比較器５の出力信号107は“1"、比較器６がπ/2のとき
比較器５の出力信号107は“0"となる。
信号に対して“1"を出力し、平均レベル以下の信号に対
しては“0"を出力するものとする。この様子が第２図，
第３図に示されている。すなわち、第２図は、比較器６
の出力および三角波型位相比較器１の入力特性を示す図
である。また、第３図は、比較器５の出力および三角波
型位相比較器２の入力特性を示す図である。スイッチ1
5,16で制御された分周器10,11の出力信号111,110はπ/2
だけ位相差があったので、比較器の出力もπ/2だけ位相
差が生じている。第２図と第３図とを比べてみると、比
較器６の出力信号106が平均レベルを横切る時点、つま
り“1"→“0"、“0"→“1"に切り換わる瞬間に、入力信
号101と出力信号111の位相差が３π/2とπ/2のときであ
る。さらに、その時点での比較器５の出力信号107をみ
てみると、π/2だけ比較器６の出力信号106よりもずれ
ているので、比較器６が３π/2のとき、 比較器５の出力信号107は“1"、比較器６がπ/2のとき
比較器５の出力信号107は“0"となる。
そこで比較器６の出力信号106と比較器５の出力信号1
07をNAND回路７に入力すると、NAND回路７の出力信号10
8は第４図のようになる。すなわち、NAND回路７の出力
信号108は、入力信号101と出力信号111の位相差が３π/
2のとき、立ち上がる波形となる。そこで、NAND回路７
の出力信号108をＤ−FF回路８の端子CLKに入力し、３π
/2に時点を検出する。さらに、Ｄ−FF回路８の出力信号
によりスイッチ15,16を制御する。そして、この時点で
スイッチ15,16を接点ｂ側に切り換える。この操作によ
って、第６図に示す位相比較器の特性は、３π/2からπ
/2へと位相ジャンプが行われたことになる。
07をNAND回路７に入力すると、NAND回路７の出力信号10
8は第４図のようになる。すなわち、NAND回路７の出力
信号108は、入力信号101と出力信号111の位相差が３π/
2のとき、立ち上がる波形となる。そこで、NAND回路７
の出力信号108をＤ−FF回路８の端子CLKに入力し、３π
/2に時点を検出する。さらに、Ｄ−FF回路８の出力信号
によりスイッチ15,16を制御する。そして、この時点で
スイッチ15,16を接点ｂ側に切り換える。この操作によ
って、第６図に示す位相比較器の特性は、３π/2からπ
/2へと位相ジャンプが行われたことになる。
したがって、前述したように、出力信号111が入力信
号101へ同期するために必要な情報に相反する情報が伝
達されなくなり、常に必要な情報のみ伝達されるため、
同期に必要な時間の短縮およびプルインレンジの広帯域
化を図ることができる。スイッチ15,16の切り換えは、
入力信号の位相差が３π/2に達すれば何度も繰り返され
るものとする。
号101へ同期するために必要な情報に相反する情報が伝
達されなくなり、常に必要な情報のみ伝達されるため、
同期に必要な時間の短縮およびプルインレンジの広帯域
化を図ることができる。スイッチ15,16の切り換えは、
入力信号の位相差が３π/2に達すれば何度も繰り返され
るものとする。
このように、本実施例は、入力信号と周波数が一致
し、かつ、その位相が入力信号と同期した出力を発生す
る位相同期回路において、入力信号と出力信号を入力と
する第１の三角波型位相比較器と、第１の三角波型比較
器の出力を入力とする第１のループフィルタと、第１の
ループフィルタの出力を入力とする第１の比較器と、入
力信号と出力信号よりπ/2だけ位相差を生じた信号を入
力とする第２の三角波型位相比較器と、第２の三角波型
位相比較器の出力を入力とする第２のループフィルタ
と、第２のループフィルタの出力を入力とする第２の比
較器と、第１の比較器の出力と第２の比較器の出力を入
力とするNAND回路と、NAND回路の出力を入力とするＤ−
FF回路と、第１のループフィルタの出力を入力とするVC
Oと、VCO出力を入力する第１のインバータ回路と、VCO
出力を入力とする第１の分周器と、第１のインバータ回
路の出力を入力とする第２の分周器と、第１の分周器の
出力を入力とする第２のインバータ回路と、第２の分周
器の出力を入力とする第３のインバータ回路と、Ｄ−FF
回路の出力を制御信号として第１の分周器の出力と第２
のインバータ回路の出力を切り換える第１のスイッチ
と、Ｄ−FF回路の出力を制御信号として第２の分周器の
出力と第３のインバータ回路の出力を切り換える第２の
スイッチと、第１のスイッチの出力を第１の三角波型位
相比較器１に入力し、第２のスイッチの出力を第２の三
角波型位相比較器に入力することにより帰還回路を構成
することを特徴としている。
し、かつ、その位相が入力信号と同期した出力を発生す
る位相同期回路において、入力信号と出力信号を入力と
する第１の三角波型位相比較器と、第１の三角波型比較
器の出力を入力とする第１のループフィルタと、第１の
ループフィルタの出力を入力とする第１の比較器と、入
力信号と出力信号よりπ/2だけ位相差を生じた信号を入
力とする第２の三角波型位相比較器と、第２の三角波型
位相比較器の出力を入力とする第２のループフィルタ
と、第２のループフィルタの出力を入力とする第２の比
較器と、第１の比較器の出力と第２の比較器の出力を入
力とするNAND回路と、NAND回路の出力を入力とするＤ−
FF回路と、第１のループフィルタの出力を入力とするVC
Oと、VCO出力を入力する第１のインバータ回路と、VCO
出力を入力とする第１の分周器と、第１のインバータ回
路の出力を入力とする第２の分周器と、第１の分周器の
出力を入力とする第２のインバータ回路と、第２の分周
器の出力を入力とする第３のインバータ回路と、Ｄ−FF
回路の出力を制御信号として第１の分周器の出力と第２
のインバータ回路の出力を切り換える第１のスイッチ
と、Ｄ−FF回路の出力を制御信号として第２の分周器の
出力と第３のインバータ回路の出力を切り換える第２の
スイッチと、第１のスイッチの出力を第１の三角波型位
相比較器１に入力し、第２のスイッチの出力を第２の三
角波型位相比較器に入力することにより帰還回路を構成
することを特徴としている。
以上説明したように、本発明は、入出力信号の同期過
程において、内部の三角波型位相比較器の特性で例えば
位相差３π/2〜５π/2に対応する不要な期間を位相差３
π/2を検出することによって不要期間を除去し、周期に
要する同期時間を短縮し、かつ、プルインレンジを広帯
域化できる効果がある。
程において、内部の三角波型位相比較器の特性で例えば
位相差３π/2〜５π/2に対応する不要な期間を位相差３
π/2を検出することによって不要期間を除去し、周期に
要する同期時間を短縮し、かつ、プルインレンジを広帯
域化できる効果がある。
【図面の簡単な説明】 第１図は、本発明の一実施例を示す回路ブロック図、 第２図および第３図は、第１図の実施例の比較器の出力
信号を示す図、 第４図は、第１図の実施例のNAND回路の出力信号を示す
図、 第５図は、従来の位相同期回路の一例を示す回路ブロッ
ク図、 第６図は、三角波型位相比較器の入力特性図である。 1,2……三角波型位相比較器 3,4……ループフィルタ 5,6……比較器 ７……NAND回路 ８……Ｄ−FF回路 ９……VCO 10,11……分周器 12,13,14……インバータ 15,16……スイッチ
信号を示す図、 第４図は、第１図の実施例のNAND回路の出力信号を示す
図、 第５図は、従来の位相同期回路の一例を示す回路ブロッ
ク図、 第６図は、三角波型位相比較器の入力特性図である。 1,2……三角波型位相比較器 3,4……ループフィルタ 5,6……比較器 ７……NAND回路 ８……Ｄ−FF回路 ９……VCO 10,11……分周器 12,13,14……インバータ 15,16……スイッチ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−47714（ＪＰ，Ａ) 特開 平３−178221（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/08 - 7/199
Claims (3)
- 【請求項１】入力信号と出力信号の位相差を検出して検
出信号を生成する三角波型位相比較器とこの検出信号か
らビート波形を生成するループフィルタとを具備する第
１の検出部と、ビート波形に基づいて発振する電圧制御
発振部とを備え、主に第１と第２の位相差の間に入力信
号と出力信号との同期をとる位相同期回路であって、 電圧制御発振部からの信号を分周して第１の分周信号を
出力すると共に、この分周信号に対して所定の位相差を
もつ第２の分周信号を出力する分周部と、 第１の分周信号またはこの第１の分周信号を反転した信
号を出力信号として送出する第１のスイッチ部と、 第２の分周信号またはこの第２の分周信号を反転した信
号を位相信号として送出する第２のスイッチ部と、 入力信号と位相信号とに基づいてビート波形を生成する
第２の検出部と、 第１および第２の検出部のビート波形に基づいて第２の
位相差を検出し、この位相差を検出すると反転した信号
を出力するように第１および第２のスイッチ部を制御す
る制御部とを有することを特徴とする位相同期回路。 - 【請求項２】分周部は、 電圧制御発振部からの信号を分周して第１の分周信号を
送出する第１の分周器と、 電圧制御発振部からの信号を反転するインバータと、 このインバータからの信号を分周して第２の分周信号を
送出する第２の分周器とを有する請求項１記載の位相同
期回路。 - 【請求項３】制御部は、 第１の検出部からのビート波形に基づいて、第１から第
２の位相差の間、ハイレベルの信号を生成する第１の比
較器と、 第２の検出部からのビート波形に基づいて、第１の位相
差を所定位相差ずらした時点から第２の位相差を所定位
相差ずらした時点の間、ハイレベルの信号を生成する第
２の比較器と、 第１および第２の比較器からの信号に対し論理積の否定
の演算を行うゲート回路と、 ゲート回路からの信号をクロック入力端子で受けて制御
信号を生成するフリップフロップ回路とを有する請求項
１または２記載の位相同期回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209854A JP2972294B2 (ja) | 1990-08-08 | 1990-08-08 | 位相同期回路 |
| US07/735,292 US5170135A (en) | 1990-07-24 | 1991-07-24 | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209854A JP2972294B2 (ja) | 1990-08-08 | 1990-08-08 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0492512A JPH0492512A (ja) | 1992-03-25 |
| JP2972294B2 true JP2972294B2 (ja) | 1999-11-08 |
Family
ID=16579725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2209854A Expired - Lifetime JP2972294B2 (ja) | 1990-07-24 | 1990-08-08 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972294B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6227952B2 (ja) * | 2013-09-25 | 2017-11-08 | Ｎｅｃプラットフォームズ株式会社 | 位相同期回路、位相同期方法及びプログラム |
-
1990
- 1990-08-08 JP JP2209854A patent/JP2972294B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0492512A (ja) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0952669B1 (en) | Phase comparison circuit | |
| JP2003224471A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JP4015254B2 (ja) | ロック検出回路及びｐｌｌ周波数シンセサイザ | |
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| KR940023208A (ko) | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 | |
| JP2972294B2 (ja) | 位相同期回路 | |
| JP2811994B2 (ja) | 位相同期回路 | |
| JPH11308097A (ja) | 周波数比較器およびこれを用いたｐｌｌ回路 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH05110428A (ja) | 位相同期回路 | |
| JPS60247330A (ja) | アンロツク検出回路 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JP3527593B2 (ja) | フェーズド・ロックド・ループ回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPH0481126A (ja) | 位相同期回路 | |
| JP3883812B2 (ja) | Ｐｌｌ回路 | |
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| JP3450612B2 (ja) | 位相同期クロック信号発生器及び位相同期クロック信号発生方法 | |
| JP3363867B2 (ja) | Ｐｌｌ回路 | |
| JPH02272911A (ja) | 同期検出回路 | |
| JPS62295517A (ja) | 同期発振回路 | |
| JPH03190336A (ja) | 伝送受信同期回路方式 | |
| KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
| JPH05152947A (ja) | 位相同期回路 |