JPH0481126A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH0481126A JPH0481126A JP2195570A JP19557090A JPH0481126A JP H0481126 A JPH0481126 A JP H0481126A JP 2195570 A JP2195570 A JP 2195570A JP 19557090 A JP19557090 A JP 19557090A JP H0481126 A JPH0481126 A JP H0481126A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- phase difference
- output signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は位相同期回路に関する。
従来の位相同期回路は、第２図に示すような回路構成を
有する。第２図において、参照番号１は三角波特性位相
比較器、２はループフィルタ、３はＶＣＯ（電圧制御発
振器）を示す。第３図は三角波特性位相比較器１（例え
ばミキサー形の位相比較器）の入出力性を示す。入力端
子３ｏに与えられた入力信号は、三角波特性位相比較器
１の一対の入力端の一方に送られ、もう一方の入力端に
ＶＣＯ３から送られて来る出力信号と位相比較される。
有する。第２図において、参照番号１は三角波特性位相
比較器、２はループフィルタ、３はＶＣＯ（電圧制御発
振器）を示す。第３図は三角波特性位相比較器１（例え
ばミキサー形の位相比較器）の入出力性を示す。入力端
子３ｏに与えられた入力信号は、三角波特性位相比較器
１の一対の入力端の一方に送られ、もう一方の入力端に
ＶＣＯ３から送られて来る出力信号と位相比較される。
ループフィルタ２は、三角波特性位相比較器１の出力信
号中に含まれる直流成分と、位相差に対応するビート波
形成分とを出力する。この信号波形の例を、第４図（ａ
）に示す。第４図（ａ）において横軸は時間を、また縦
軸はループフィルタ２の出力信号の電圧を表している。
号中に含まれる直流成分と、位相差に対応するビート波
形成分とを出力する。この信号波形の例を、第４図（ａ
）に示す。第４図（ａ）において横軸は時間を、また縦
軸はループフィルタ２の出力信号の電圧を表している。
入力信号とＶＣＯ３の出力信号とで周波数誤差がある場
合、ループフィルタ２の出力信号は、まずビート波形を
繰り返しながら直流レベルが変動して、同期過程へ入る
。ビート波形が繰り返される領域では、位相のサイクル
スリップを繰り返してプルイン動作し、このあと口・ツ
クイン動作に移行する。このような動作において、ビー
ト波形中には、ＶＣＯ３の出力信号の周波数を入力信号
の周波数から遠ざけるような信号成分、即ち第３図の入
出力特性における位相差３π／２〜５π／２の間に対応
する信号成分が含まれている。
合、ループフィルタ２の出力信号は、まずビート波形を
繰り返しながら直流レベルが変動して、同期過程へ入る
。ビート波形が繰り返される領域では、位相のサイクル
スリップを繰り返してプルイン動作し、このあと口・ツ
クイン動作に移行する。このような動作において、ビー
ト波形中には、ＶＣＯ３の出力信号の周波数を入力信号
の周波数から遠ざけるような信号成分、即ち第３図の入
出力特性における位相差３π／２〜５π／２の間に対応
する信号成分が含まれている。
上述した従来の位相同期回路では、入力信号に出力信号
を同期させるプルイン過程で生じるループフィルタ出力
信号中のビート波形に、プルインに要する制御方向に逆
行する信号成分を含んでいるため、プルインに要する同
期時間の長期化、さらにはプルインレンジの狭帯域化を
招くという欠点がある。
を同期させるプルイン過程で生じるループフィルタ出力
信号中のビート波形に、プルインに要する制御方向に逆
行する信号成分を含んでいるため、プルインに要する同
期時間の長期化、さらにはプルインレンジの狭帯域化を
招くという欠点がある。
本発明の位相同期回路は、入力信号および出力信号の位
相差を比較する三角波入出力特性をもつ位相比較器と、
該比較器の送出信号を低域通過させるループフィルタと
、前記位相比較器または前記ループフィルタの送出信号
を受け前記位相差の絶対値が３π／２になるのを検出す
る位相範囲検出回路と、前記ループフィルタの送出信号
に応答して発振周波数を可変制御する電圧制御発振器と
、前記位相範囲検出回路の送出信号に制御され前記電圧
制御発振器の発振信号およびこれの極性反転信号を切替
えて前記出力信号として前記位相比較器へ送る切替回路
とを備えている。
相差を比較する三角波入出力特性をもつ位相比較器と、
該比較器の送出信号を低域通過させるループフィルタと
、前記位相比較器または前記ループフィルタの送出信号
を受け前記位相差の絶対値が３π／２になるのを検出す
る位相範囲検出回路と、前記ループフィルタの送出信号
に応答して発振周波数を可変制御する電圧制御発振器と
、前記位相範囲検出回路の送出信号に制御され前記電圧
制御発振器の発振信号およびこれの極性反転信号を切替
えて前記出力信号として前記位相比較器へ送る切替回路
とを備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路ブロック図である
。同図において、参照番号１は三角波特性位相比較器、
２はループフィルタ、３はＶＣＯ（電圧制御発振器）、
４はインバータ、５は切替回路、６は位相範囲検出回路
である。三角波特性位相比較器１は、入力端子３０の入
力信号と、切替回路５から出力端子３１へ送出される出
力信号との位相差を検出し、位相差を示す電圧信号を送
出する。ループフィルタ２は、この電圧信号に含まれる
ビート波形を抽出し出力する。ループフィルタ２の出力
信号は、ＶＣＯ３の発振周波数を制御する。ＶＣＯ３の
出力信号は、そのままおよびインバータ４で極性反転し
た２経路で切替回路５に送られる。一方、位相範囲検出
回路６は、三角波特性位相比較器１（あるいはループフ
ィルタ２）の出力信号を受け入出力両信号間の位相差が
３π／２になったか否かを検出し、位相差が３π／２に
なった時に切替回路５に制御信号を送って出力端子３１
への接続をＶＣＯ３の正相出力から逆相出力へと切り換
える。この制御によって、第３図に示す三角波特性の位
相差３π／２からπ／２へと、強制的に位相ジャンプさ
せたことになる。従って、プルインに必要な制御方向に
逆行するような位相差領域からプルインの順方向を呈す
る位相差領域に強制的に移行でき、プルインに必要な時
間の短縮、およびプルインレンジの広帯域化を図ること
ができる。なお切替回路５の接続切替えは、入出力信号
の位相差が３π／２に達する度に繰返す。
。同図において、参照番号１は三角波特性位相比較器、
２はループフィルタ、３はＶＣＯ（電圧制御発振器）、
４はインバータ、５は切替回路、６は位相範囲検出回路
である。三角波特性位相比較器１は、入力端子３０の入
力信号と、切替回路５から出力端子３１へ送出される出
力信号との位相差を検出し、位相差を示す電圧信号を送
出する。ループフィルタ２は、この電圧信号に含まれる
ビート波形を抽出し出力する。ループフィルタ２の出力
信号は、ＶＣＯ３の発振周波数を制御する。ＶＣＯ３の
出力信号は、そのままおよびインバータ４で極性反転し
た２経路で切替回路５に送られる。一方、位相範囲検出
回路６は、三角波特性位相比較器１（あるいはループフ
ィルタ２）の出力信号を受け入出力両信号間の位相差が
３π／２になったか否かを検出し、位相差が３π／２に
なった時に切替回路５に制御信号を送って出力端子３１
への接続をＶＣＯ３の正相出力から逆相出力へと切り換
える。この制御によって、第３図に示す三角波特性の位
相差３π／２からπ／２へと、強制的に位相ジャンプさ
せたことになる。従って、プルインに必要な制御方向に
逆行するような位相差領域からプルインの順方向を呈す
る位相差領域に強制的に移行でき、プルインに必要な時
間の短縮、およびプルインレンジの広帯域化を図ること
ができる。なお切替回路５の接続切替えは、入出力信号
の位相差が３π／２に達する度に繰返す。
第４図（ｂ）は本実施例の動作を例示する信号波形図で
あり、ループフィルタ２の出力信号波形を例示する。従
来回路の場合（同図（ａ））と比べてビート波形の繰り
返し回数が減少し、直流成分の上昇が速くなり、従来回
路よりも位相同期に要する時間が短縮されている。
あり、ループフィルタ２の出力信号波形を例示する。従
来回路の場合（同図（ａ））と比べてビート波形の繰り
返し回数が減少し、直流成分の上昇が速くなり、従来回
路よりも位相同期に要する時間が短縮されている。
第５図は、第１図の実施例における主要部の構成例を示
す回路ブロック図である。ＶＣＯ１３は、第１図のＶＣ
Ｏａ内にインバータ４を組込んで構成され、正相出力信
号（ＯＵＴ）と逆相出力信号（ＯＵＴ）とも同時に送出
する。三角波特性位相比較器１が出力する位相差信号は
、ループフィルタ２を通ることにより積分されて、位相
範囲検出回路６およびＶＣＯ１３に送られる。位相範囲
検出回路６では、ループフィルタ２から送られて来る信
号と、これを遅延回路２３で遅延させた信号との大小を
レベル比較器２４で比較して、大小関係が逆転する変化
点を検出する。この変化点は、第３図の位相差π／２，
３π／２の点に対応する。一方、位相範囲検出回路６の
フリップフロップ２５は、出力信号の波形立上り点での
入力信号のレベルの高低を読取ることにより、入力信号
と出力信号との位相差がＯ〜πのときはローレベル、π
〜２πのときはハイレベルの２値パルスを送出する。こ
のパルス信号と、レベル比較器２４の出力信号とをアン
ドゲート２６に通して、入出力両信号の位相差が３π／
２のときに／’％イレベルとなるパルス信号を得る。こ
のパルス信号をフリップフロップ２７て２分周して切替
回路５のアンドゲート２０および禁止ゲート２１に与え
ることにより、ＶＣＯ１３の正相および逆相の両川力信
号（ＯＵＴおよび０ＵＴ）の接続切替えを制御でき、両
ゲートの一方からの出力信号がオアゲート２２を通り出
力端子３１へ出力される。
す回路ブロック図である。ＶＣＯ１３は、第１図のＶＣ
Ｏａ内にインバータ４を組込んで構成され、正相出力信
号（ＯＵＴ）と逆相出力信号（ＯＵＴ）とも同時に送出
する。三角波特性位相比較器１が出力する位相差信号は
、ループフィルタ２を通ることにより積分されて、位相
範囲検出回路６およびＶＣＯ１３に送られる。位相範囲
検出回路６では、ループフィルタ２から送られて来る信
号と、これを遅延回路２３で遅延させた信号との大小を
レベル比較器２４で比較して、大小関係が逆転する変化
点を検出する。この変化点は、第３図の位相差π／２，
３π／２の点に対応する。一方、位相範囲検出回路６の
フリップフロップ２５は、出力信号の波形立上り点での
入力信号のレベルの高低を読取ることにより、入力信号
と出力信号との位相差がＯ〜πのときはローレベル、π
〜２πのときはハイレベルの２値パルスを送出する。こ
のパルス信号と、レベル比較器２４の出力信号とをアン
ドゲート２６に通して、入出力両信号の位相差が３π／
２のときに／’％イレベルとなるパルス信号を得る。こ
のパルス信号をフリップフロップ２７て２分周して切替
回路５のアンドゲート２０および禁止ゲート２１に与え
ることにより、ＶＣＯ１３の正相および逆相の両川力信
号（ＯＵＴおよび０ＵＴ）の接続切替えを制御でき、両
ゲートの一方からの出力信号がオアゲート２２を通り出
力端子３１へ出力される。
以上説明したように本発明は、位相比較器の三角波特性
における位相差３π／２〜５π／２に対応する不要な区
間を検出しその区間での動作を強制的に排除することに
より、位相同期回路の同期に要する時間を短縮し、かつ
プルインレンジを広帯域化できる効果がある。
における位相差３π／２〜５π／２に対応する不要な区
間を検出しその区間での動作を強制的に排除することに
より、位相同期回路の同期に要する時間を短縮し、かつ
プルインレンジを広帯域化できる効果がある。
第１図は本発明の一実施例を示す回路ブロック図、第２
図は従来回路を示す回路ブロック図、第３図は第１図お
よび第２図中の三角波特性位相比較器１の入出力特性図
、第４図（ａ）および（ｂ）はそれぞれ第１図および第
２図の動作を説明するための信号波形図、第５図は本発
明の実施例の回路ブロック図である。 １・・・三角波特性位相比較器、２・・・ループフィル
タ、３．１３・・・電圧制御発振器（ＶＣＯ） 、４・
・・インバータ、５・・・切替回路、６・・・位相範囲
検出回路、３０・・・入力端子、３１・・・出力端子。
図は従来回路を示す回路ブロック図、第３図は第１図お
よび第２図中の三角波特性位相比較器１の入出力特性図
、第４図（ａ）および（ｂ）はそれぞれ第１図および第
２図の動作を説明するための信号波形図、第５図は本発
明の実施例の回路ブロック図である。 １・・・三角波特性位相比較器、２・・・ループフィル
タ、３．１３・・・電圧制御発振器（ＶＣＯ） 、４・
・・インバータ、５・・・切替回路、６・・・位相範囲
検出回路、３０・・・入力端子、３１・・・出力端子。
Claims (1)
- 【特許請求の範囲】 １、入力信号および出力信号の位相差を比較する三角波
入出力特性をもつ位相比較器と、該比較器の送出信号を
低域通過させるループフィルタと、前記位相比較器また
は前記ループフィルタの送出信号を受け前記位相差の絶
対値が３π／２になるのを検出する位相範囲検出回路と
、前記ループフィルタの送出信号に応答して発振周波数
を可変制御する電圧制御発振器と、前記位相範囲検出回
路の送出信号に制御され前記電圧制御発振器の発振信号
およびこれの極性反転信号を切替えて前記出力信号とし
て前記位相比較器へ送る切替回路とを備えていることを
特徴とする位相同期回路。 ２、前記位相範囲検出回路は、前記位相比較器の送出信
号の積分信号と該積分信号の遅延信号とのレベル大小関
係を比較してこの大小関係の逆転時を検出することによ
り、前記３π／２の位相差点を検出する請求項１記載の
位相同期回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195570A JPH0481126A (ja) | 1990-07-24 | 1990-07-24 | 位相同期回路 |
| US07/735,292 US5170135A (en) | 1990-07-24 | 1991-07-24 | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195570A JPH0481126A (ja) | 1990-07-24 | 1990-07-24 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0481126A true JPH0481126A (ja) | 1992-03-13 |
Family
ID=16343325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195570A Pending JPH0481126A (ja) | 1990-07-24 | 1990-07-24 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0481126A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012165187A (ja) * | 2011-02-07 | 2012-08-30 | Fujitsu Telecom Networks Ltd | Ｐｌｌ回路 |
| JP2012199815A (ja) * | 2011-03-22 | 2012-10-18 | Fujitsu Ltd | デジタルｐｌｌ回路及びクロック生成方法 |
| JP2015065547A (ja) * | 2013-09-25 | 2015-04-09 | 日本電気通信システム株式会社 | 位相同期回路、位相同期方法及びプログラム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115360A (ja) * | 1974-07-30 | 1976-02-06 | Fujitsu Ltd | |
| JPS60165830A (ja) * | 1984-02-08 | 1985-08-29 | Mitsubishi Electric Corp | 位相同期装置 |
| JPS6133021A (ja) * | 1984-07-26 | 1986-02-15 | Mitsubishi Electric Corp | 位相同期ル−プ |
-
1990
- 1990-07-24 JP JP2195570A patent/JPH0481126A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115360A (ja) * | 1974-07-30 | 1976-02-06 | Fujitsu Ltd | |
| JPS60165830A (ja) * | 1984-02-08 | 1985-08-29 | Mitsubishi Electric Corp | 位相同期装置 |
| JPS6133021A (ja) * | 1984-07-26 | 1986-02-15 | Mitsubishi Electric Corp | 位相同期ル−プ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012165187A (ja) * | 2011-02-07 | 2012-08-30 | Fujitsu Telecom Networks Ltd | Ｐｌｌ回路 |
| JP2012199815A (ja) * | 2011-03-22 | 2012-10-18 | Fujitsu Ltd | デジタルｐｌｌ回路及びクロック生成方法 |
| JP2015065547A (ja) * | 2013-09-25 | 2015-04-09 | 日本電気通信システム株式会社 | 位相同期回路、位相同期方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| JP3457626B2 (ja) | ジッタ検出回路 | |
| JPH0481126A (ja) | 位相同期回路 | |
| JP2610171B2 (ja) | 位相同期回路 | |
| KR950035353A (ko) | 위상 동기 루프용 위상 검출기 | |
| JP2002198807A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JP2811994B2 (ja) | 位相同期回路 | |
| JPH11308097A (ja) | 周波数比較器およびこれを用いたｐｌｌ回路 | |
| JP2972294B2 (ja) | 位相同期回路 | |
| JPH04326220A (ja) | 二相変調ディジタル信号からクロック信号を発生する方法及び装置 | |
| JP2005150890A (ja) | 位相比較器、位相同期ループ回路、およびクロック・データ・リカバリ回路 | |
| JPS6266793A (ja) | 自動位相制御回路 | |
| JPH05227017A (ja) | 収束モード切り換え式ディジタルｐｌｌ装置 | |
| JPH05110428A (ja) | 位相同期回路 | |
| JP2877186B2 (ja) | 位相同期回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPS60223224A (ja) | 位相同期回路 | |
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JP3077723B2 (ja) | 周波数位相比較回路 | |
| JP2669060B2 (ja) | フェーズ・ロックド・ループ回路 | |
| JPH01269320A (ja) | 位相同期回路 | |
| JPS6129219A (ja) | 位相同期回路 | |
| JPH03175739A (ja) | クロック位相制御回路 | |
| JPS61265934A (ja) | ビツト同期回路 | |
| JPS5997231A (ja) | 位相同期回路 |