JPS6133021A - 位相同期ル−プ - Google Patents
位相同期ル−プInfo
- Publication number
- JPS6133021A JPS6133021A JP15605784A JP15605784A JPS6133021A JP S6133021 A JPS6133021 A JP S6133021A JP 15605784 A JP15605784 A JP 15605784A JP 15605784 A JP15605784 A JP 15605784A JP S6133021 A JPS6133021 A JP S6133021A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- voltage
- locked loop
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 101150095573 Ostn gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は位相同期ループにおける位相Ｎ期待間を短く
する機能を有する位相同期ループに関するものである。
する機能を有する位相同期ループに関するものである。
まず従来使われている位相同期時間を短くする機能を有
する位相同期ループについて第１図を参照して説明する
。＋１１．（２１は位相検波器、（３１はループフィル
タ、（４）は電圧加ｑ−器、（５）は電圧制御発振器、
（６１は９０°ハイブリツド、 （７１，（８１は低域
通過フィルタ、 １９１． （ＩＩＦｉ電圧比較器、０
１）はロジック−１路。
する位相同期ループについて第１図を参照して説明する
。＋１１．（２１は位相検波器、（３１はループフィル
タ、（４）は電圧加ｑ−器、（５）は電圧制御発振器、
（６１は９０°ハイブリツド、 （７１，（８１は低域
通過フィルタ、 １９１． （ＩＩＦｉ電圧比較器、０
１）はロジック−１路。
ｏ２ＩＦｉ電圧発生器、ａ（はスイッチである。
次に第２図を用（・てその動作を説明１“る。位相同期
ループに入力されるリファレンス信号ｆ ｉｎ （！：
位相同期ループの出力信号ｆｏｎｔ Ｕ周波数が等しく
１次式で表わされるとする。
ループに入力されるリファレンス信号ｆ ｉｎ （！：
位相同期ループの出力信号ｆｏｎｔ Ｕ周波数が等しく
１次式で表わされるとする。
ｆｉｎ ｗＡｌｓｉｎ（ωａｔ＋θ１ ） ・
旧−＝ ｍｆ （）ｕｔ−Ａ □Ｓｔｎ （ωａｔ＋θ
ｏ ） −−−ｆ２１ｆｉｎとｆｏｕｔは位
相検波器＋１１に加えられる。位相検波器（１）は（Ａ
）に示されるようなｆｊｎとｆ。ｕｔの位相差に対応し
た電圧■ｄ８を発生する。ここでｖｄ６はＶ６８− Ｋ
６ｓｉｎ （θ１−θｏ’ ） ・−・・
・・−・＋３１で表わされる。位相差が０８（又は−３
６０°、 ＋３６０°）の点を安定点１位相差が一１８
０°又は＋１８０°の点を不安定府と言い、不安定廃近
傍をノ・ングアツプ領域という。位相差がノ・ングアツ
プ領域にある場合。
旧−＝ ｍｆ （）ｕｔ−Ａ □Ｓｔｎ （ωａｔ＋θ
ｏ ） −−−ｆ２１ｆｉｎとｆｏｕｔは位
相検波器＋１１に加えられる。位相検波器（１）は（Ａ
）に示されるようなｆｊｎとｆ。ｕｔの位相差に対応し
た電圧■ｄ８を発生する。ここでｖｄ６はＶ６８− Ｋ
６ｓｉｎ （θ１−θｏ’ ） ・−・・
・・−・＋３１で表わされる。位相差が０８（又は−３
６０°、 ＋３６０°）の点を安定点１位相差が一１８
０°又は＋１８０°の点を不安定府と言い、不安定廃近
傍をノ・ングアツプ領域という。位相差がノ・ングアツ
プ領域にある場合。
位相差が＋１８０°前後又は−１８０°前後と大きく、
シかも入出力位相検波器（１）出力電圧Ｖｄｓが小さい
ためにハングアップ効果を生じ、安定点に達する（位相
同期する）時間が長くなってしまう。
シかも入出力位相検波器（１）出力電圧Ｖｄｓが小さい
ためにハングアップ効果を生じ、安定点に達する（位相
同期する）時間が長くなってしまう。
−Ｊ、位相検波器（２）にはｆ柚と９０°ハイブリッド
（６）を辿遇した信号ｆｈｙｂが加えられる。ここでｆ
ｈｙｂは次式で表わされる。
（６）を辿遇した信号ｆｈｙｂが加えられる。ここでｆ
ｈｙｂは次式で表わされる。
ｆ ｈ ｙｂ＝ Ａ ｏＳｔｎ （ωＯｔ＋ｆｊ６−９
０°） ・・・・・・・・・（４）よって９位相検波
器（２）の出力電圧Ｖｄｃは（Ｃ）に示さｒする電圧を
発生する。ＶｄＣは Ｖ６ ｏ−に６ｓｉｎ （θ１−θ。＋９００）−に、
ｐｒ＋ｓ（θ１−θ。） ・・・・・・・・
・＋５１１表わさ扛る。■ｄ８１ ｖａｃの信号をそれ
ぞれ第２図（７）の（Ａ）、第２図（つ）の（０）に示
す。
０°） ・・・・・・・・・（４）よって９位相検波
器（２）の出力電圧Ｖｄｃは（Ｃ）に示さｒする電圧を
発生する。ＶｄＣは Ｖ６ ｏ−に６ｓｉｎ （θ１−θ。＋９００）−に、
ｐｒ＋ｓ（θ１−θ。） ・・・・・・・・
・＋５１１表わさ扛る。■ｄ８１ ｖａｃの信号をそれ
ぞれ第２図（７）の（Ａ）、第２図（つ）の（０）に示
す。
ｖｄ６とｖｄｏはそれぞれ低域通過フィルタ（７１、（
８）を通り不要な雑音を取り除かれる。そしてｖｄ８は
電圧比較器（９）で正電位であるか負電位であるか判定
され第２図（イ）に示す信号（Ｂ）を発生する。ｖｄｃ
は電圧比較器部で第２図（つ）の（１）で示すスレッシ
ョルドレベルを越えているか越えていないか（ハングア
ップ領域にあるかないか）判定され第２図（１）に示す
信号（Ｄ）を発生する。これらの判定信号はロジック回
路０１１に加えられる。
８）を通り不要な雑音を取り除かれる。そしてｖｄ８は
電圧比較器（９）で正電位であるか負電位であるか判定
され第２図（イ）に示す信号（Ｂ）を発生する。ｖｄｃ
は電圧比較器部で第２図（つ）の（１）で示すスレッシ
ョルドレベルを越えているか越えていないか（ハングア
ップ領域にあるかないか）判定され第２図（１）に示す
信号（Ｄ）を発生する。これらの判定信号はロジック回
路０１１に加えられる。
ロジック回路０１）はこれらの判定信号をもとに電圧発
生器０？とスイッチ（１３１を操作して第２図（３）に
示す信号（Ｋ）を発生する。信号（Ｆりは信号（Ｂ）が
正電位（信号（Ａ）が正電位）であり、かつ、信号（Ｄ
）が正電位（信号（Ｃ）かスレッショルドレベルを越え
ている）である場合に正電位の信号を発生し、信号（Ｂ
）が零電位（信号（Ａ）が負電位）であり、かつ、信号
（Ｄ）が正電位（信号（Ｃ）がスレッショルドレベルを
越えている）である場合には負電位の信号を発生する。
生器０？とスイッチ（１３１を操作して第２図（３）に
示す信号（Ｋ）を発生する。信号（Ｆりは信号（Ｂ）が
正電位（信号（Ａ）が正電位）であり、かつ、信号（Ｄ
）が正電位（信号（Ｃ）かスレッショルドレベルを越え
ている）である場合に正電位の信号を発生し、信号（Ｂ
）が零電位（信号（Ａ）が負電位）であり、かつ、信号
（Ｄ）が正電位（信号（Ｃ）がスレッショルドレベルを
越えている）である場合には負電位の信号を発生する。
それ以外の場合には信号は発生しない。信号（Ｅ）はル
ープフィルタ（３）を通った信号に電圧加算器（４）で
加算され、電圧制御発振器（５）の位相を位相差が澱、
少する方向に移動させ・・ングアツブ領域を脱出させる
。
ープフィルタ（３）を通った信号に電圧加算器（４）で
加算され、電圧制御発振器（５）の位相を位相差が澱、
少する方向に移動させ・・ングアツブ領域を脱出させる
。
このような従来の方式によると９位相差が正であるか負
であるかを判定する回路とノーングアツブ領域にあるか
ないかを判定する回路が必要であり。
であるかを判定する回路とノーングアツブ領域にあるか
ないかを判定する回路が必要であり。
それに伴（・ロジック回路も必要となる。
この発明は上述の回路が複雑であるという欠点を解決し
、更に高速化することを目的としたもので、その特徴は
・・ングアツプ領域にある場合の１８０゜前後の位相差
をｔ、圧制御発振器（５１の位相を勢かして減少させる
ので１なく、電圧制御発振器（５）の位相は動かさずに
、１８０°位相反転器により電圧制御発振器（５）の位
相を１８０°反転させることにより１位相差を瞬時に減
少させ、ハングアップ領域を脱出させることにある。す
なわち、ハングアップ領域からハングアップ領域外まで
位相を移動させる時間か不要となり、その時間分だけ高
速化が可能と＝’ｌＩ）′Ｔ５１ ３図に示す（Ｆ）はハングアップ除去回路を持たない位
相同期ループが初期位相差１７９．９８°を持った場合
の位相同期特性を示しており、ノ・ングアツプ効果によ
り１位相差の減少率が非常に小さいため位相同期するま
での時間が非常に長い。第３図に示す（Ｇ）は従来のハ
ングアップ除去回路を持つ位相同期ループが初期位相差
１７９．９８°を持った場合の位相同期特性を示してお
り１位相同期初期にノ・ングアツプ判定時間を持つもの
の（Ｆ）の特性よりはるかに早い位相同期特性を持って
いる。第３図に示す（川はこの発明によるハングアップ
除去回路を持つ位相同期ループが初期位相差１ｒ ９．
９８°を持った場合の位相同期特性を示しており１位相
同期初期に（Ｇ）の特性にも見りれる第３図の（Ｊ）で
示すハングアップ判定時間を持つが９次の時点で位相差
が１８０゜減少するため、瞬時に位相り期するξとが確
認できる。
、更に高速化することを目的としたもので、その特徴は
・・ングアツプ領域にある場合の１８０゜前後の位相差
をｔ、圧制御発振器（５１の位相を勢かして減少させる
ので１なく、電圧制御発振器（５）の位相は動かさずに
、１８０°位相反転器により電圧制御発振器（５）の位
相を１８０°反転させることにより１位相差を瞬時に減
少させ、ハングアップ領域を脱出させることにある。す
なわち、ハングアップ領域からハングアップ領域外まで
位相を移動させる時間か不要となり、その時間分だけ高
速化が可能と＝’ｌＩ）′Ｔ５１ ３図に示す（Ｆ）はハングアップ除去回路を持たない位
相同期ループが初期位相差１７９．９８°を持った場合
の位相同期特性を示しており、ノ・ングアツプ効果によ
り１位相差の減少率が非常に小さいため位相同期するま
での時間が非常に長い。第３図に示す（Ｇ）は従来のハ
ングアップ除去回路を持つ位相同期ループが初期位相差
１７９．９８°を持った場合の位相同期特性を示してお
り１位相同期初期にノ・ングアツプ判定時間を持つもの
の（Ｆ）の特性よりはるかに早い位相同期特性を持って
いる。第３図に示す（川はこの発明によるハングアップ
除去回路を持つ位相同期ループが初期位相差１ｒ ９．
９８°を持った場合の位相同期特性を示しており１位相
同期初期に（Ｇ）の特性にも見りれる第３図の（Ｊ）で
示すハングアップ判定時間を持つが９次の時点で位相差
が１８０゜減少するため、瞬時に位相り期するξとが確
認できる。
以Ｆ、第２図、第４図を参照Ｉ−て、この発明の詳細な
説明する。第４図において、（１）、 ＋２１． ＋３
１゜Ｔ５１． ＋６１ 、 （８１、（ｌ［Ｉｌは従来
の方式と同様であり、 ０１は１８０°位相反転器であ
る。
説明する。第４図において、（１）、 ＋２１． ＋３
１゜Ｔ５１． ＋６１ 、 （８１、（ｌ［Ｉｌは従来
の方式と同様であり、 ０１は１８０°位相反転器であ
る。
第４図における（１）、＋２１．（３）、 ＋５１ 、
＋６１ 、 （８ｉ 、α１の動作は従来の方式と同
様であるのでここではその動作計、明は省略し、１８０
°位相反転器ｔ１４１の散切を行う０ ハングアップ領域にあるかないかを判定した信号（Ｄ）
は１８０°位相反転器０４１に加えられ、・・ングアツ
ブ領域にある場合のみ電圧制御発揚器（５）の位相が１
８０°位相反転される。これにより位相差θハングアッ
プ領域を脱し、安定点近傍に移動する。従って、この方
式では位相検波器（１）の出力電圧ｖｄ８による影響を
受けないため（従来の方式では＋ Ｖｄｓの電位が正電
位の場合は正電位の電圧を、や電位の場合は＠電位の電
圧を加算する必要があった。）低域通過フィルタ（７）
、電圧比較器（９）、ロジック回路ａ１１は不要となり
１判定回路構成を容易にすることができる。
＋６１ 、 （８ｉ 、α１の動作は従来の方式と同
様であるのでここではその動作計、明は省略し、１８０
°位相反転器ｔ１４１の散切を行う０ ハングアップ領域にあるかないかを判定した信号（Ｄ）
は１８０°位相反転器０４１に加えられ、・・ングアツ
ブ領域にある場合のみ電圧制御発揚器（５）の位相が１
８０°位相反転される。これにより位相差θハングアッ
プ領域を脱し、安定点近傍に移動する。従って、この方
式では位相検波器（１）の出力電圧ｖｄ８による影響を
受けないため（従来の方式では＋ Ｖｄｓの電位が正電
位の場合は正電位の電圧を、や電位の場合は＠電位の電
圧を加算する必要があった。）低域通過フィルタ（７）
、電圧比較器（９）、ロジック回路ａ１１は不要となり
１判定回路構成を容易にすることができる。
以上述べたように、−ζｐ発明は従来必要としてＥ１り
・′Ｓ
’＜ｆ＋
（・た電圧加算器（４）、低域通過フィルタ（７）、電
圧比較器（９）、ロジック回路α０．電圧発生器α２．
スイッチα３を不要とし、１８０°位相反転器０旬のみ
をｊ８加することで従来と同様の機能を有するため、従
来の方式より回路構成が容易にでき、しかも第３図に示
したように位相同期時間を大幅に知縮することができる
。
圧比較器（９）、ロジック回路α０．電圧発生器α２．
スイッチα３を不要とし、１８０°位相反転器０旬のみ
をｊ８加することで従来と同様の機能を有するため、従
来の方式より回路構成が容易にでき、しかも第３図に示
したように位相同期時間を大幅に知縮することができる
。
なお以上は第２図（Ａ）の特性を持つ位相検波器を用い
た位相同期ループについて説明したが、この発明はこれ
に限らず、第５図（（ハ）、（１）に示す特性を持つ位
相検波器を用いた位相同期ループについても成り立つこ
とは言’）−ｊでもない。
た位相同期ループについて説明したが、この発明はこれ
に限らず、第５図（（ハ）、（１）に示す特性を持つ位
相検波器を用いた位相同期ループについても成り立つこ
とは言’）−ｊでもない。
第１図は従来のハングアップ除去回路を持つ位相同期ル
ープの一実施例を示すブロック図、第２図は第１図およ
び第４図の動作説明のための要部波形図、第３図は第１
図および第４図の特性を比較した特性図、第４図はこの
発明の一実施例を示すブロック図、第５図は各種位相検
波器の特性図であり、 Ｔ１１． ＋２１は位相検波器
、（３）はループフィルり、（４）Ｆｉ電圧加算器、（
５；は電圧制御発振器、（６）は９０°ハイブリツド、
＋７１．（８）は低域通過フィルタ。 ｆ！４１．Ｏｌは電圧比較器、ｎｌ）はロジック回路、
ｏ？は電圧発生器、 ｆ＋３１はスイッチ、０七は１８
００位相反転器である。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。
ープの一実施例を示すブロック図、第２図は第１図およ
び第４図の動作説明のための要部波形図、第３図は第１
図および第４図の特性を比較した特性図、第４図はこの
発明の一実施例を示すブロック図、第５図は各種位相検
波器の特性図であり、 Ｔ１１． ＋２１は位相検波器
、（３）はループフィルり、（４）Ｆｉ電圧加算器、（
５；は電圧制御発振器、（６）は９０°ハイブリツド、
＋７１．（８）は低域通過フィルタ。 ｆ！４１．Ｏｌは電圧比較器、ｎｌ）はロジック回路、
ｏ？は電圧発生器、 ｆ＋３１はスイッチ、０七は１８
００位相反転器である。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。
Claims (1)
- 位相同期ループに入力されるリフアレンス信号の一部と
位相同期ループの出力信号を位相検波する位相検波器と
、この位相検波器の出力信号を制御電圧に変換するルー
プフィルタと、ループフィルタにより変換された制御電
圧で制御される電圧制御発振器と、電圧制御発振器の出
力信号の位相を反転信号により反転させる位相反転器と
、位相反転器を通つた信号を上記位相同期ループの出力
信号とハイブリッド信号に分けて出力する９０°ハイブ
リッドと、９０°ハイブリッドにより出力されたハイブ
リッド信号とリフアレンス信号の一部を位相検波する位
相検波器と、この位相検波器の出力信号の雑音を除去す
る低域通過フィルタと、低域通過フィルタを通つた信号
を上記反転信号に変換する電圧比較器とで構成したこと
を特徴とする位相同期ループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15605784A JPS6133021A (ja) | 1984-07-26 | 1984-07-26 | 位相同期ル−プ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15605784A JPS6133021A (ja) | 1984-07-26 | 1984-07-26 | 位相同期ル−プ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6133021A true JPS6133021A (ja) | 1986-02-15 |
Family
ID=15619357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15605784A Pending JPS6133021A (ja) | 1984-07-26 | 1984-07-26 | 位相同期ル−プ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6133021A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0380644A (ja) * | 1989-08-23 | 1991-04-05 | Anritsu Corp | デジタル位相同期回路 |
| JPH0481126A (ja) * | 1990-07-24 | 1992-03-13 | Nec Corp | 位相同期回路 |
| WO2002019527A1 (en) * | 2000-08-30 | 2002-03-07 | Telefonaktiebolaget Lm Ericsson | Direction sensitive and phase-inversion free phase detectors |
-
1984
- 1984-07-26 JP JP15605784A patent/JPS6133021A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0380644A (ja) * | 1989-08-23 | 1991-04-05 | Anritsu Corp | デジタル位相同期回路 |
| JPH0481126A (ja) * | 1990-07-24 | 1992-03-13 | Nec Corp | 位相同期回路 |
| WO2002019527A1 (en) * | 2000-08-30 | 2002-03-07 | Telefonaktiebolaget Lm Ericsson | Direction sensitive and phase-inversion free phase detectors |
| US6836154B2 (en) | 2000-08-30 | 2004-12-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Direction sensitive and phase-inversion free phase detectors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4573017A (en) | Unitary phase and frequency adjust network for a multiple frequency digital phase locked loop | |
| US5257294A (en) | Phase-locked loop circuit and method | |
| EP0881774B1 (en) | Phase locked loop using a Schmitt trigger block | |
| EP0428869B1 (en) | Phase detector suitable for use in phase lock loop | |
| US5719908A (en) | Digital/analog bit synchronizer | |
| US4617520A (en) | Digital lock detector for a phase-locked loop | |
| US4668917A (en) | Phase comparator for use with a digital phase locked loop or other phase sensitive device | |
| JPS6133021A (ja) | 位相同期ル−プ | |
| KR100234729B1 (ko) | 디지탈 디엘엘 회로 | |
| US4009455A (en) | Phase locked loop angle modulation system with large modulation index | |
| US7088976B2 (en) | Device for reconstructing data from a received data signal and corresponding transceiver | |
| US4891824A (en) | Muting control circuit | |
| JPH05347558A (ja) | 高速ロックアップ・シンセサイザ | |
| EP0929156A2 (en) | Phase locked loop circuit | |
| JPS60134525A (ja) | 同期信号回路 | |
| JPH0256134A (ja) | クロック再生方式 | |
| JPH0918336A (ja) | Ｐｌｌ回路制御方式 | |
| JP2560982B2 (ja) | クロック抽出回路 | |
| JPH10163862A (ja) | フェイズロックループ回路 | |
| JPH11220390A (ja) | 位相同期ループ回路 | |
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| JP2001111417A (ja) | Ｐｌｌ回路 | |
| JPH0463021A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR100196218B1 (ko) | 클럭 위상 변이 보정회로 | |
| JPH03214925A (ja) | Ｐｌｌシンセサイザ回路 |