KR950035353A - 위상 동기 루프용 위상 검출기 - Google Patents

위상 동기 루프용 위상 검출기 Download PDF

Info

Publication number
KR950035353A
KR950035353A KR1019950007911A KR19950007911A KR950035353A KR 950035353 A KR950035353 A KR 950035353A KR 1019950007911 A KR1019950007911 A KR 1019950007911A KR 19950007911 A KR19950007911 A KR 19950007911A KR 950035353 A KR950035353 A KR 950035353A
Authority
KR
South Korea
Prior art keywords
signal
flip
flop
state
phase difference
Prior art date
Application number
KR1019950007911A
Other languages
English (en)
Other versions
KR100371245B1 (ko
Inventor
덴 홀란데르 빌렘
Original Assignee
죠셉 제이.락스
알씨에이 톰슨 라이센싱 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죠셉 제이.락스, 알씨에이 톰슨 라이센싱 코포레이션 filed Critical 죠셉 제이.락스
Publication of KR950035353A publication Critical patent/KR950035353A/ko
Application granted granted Critical
Publication of KR100371245B1 publication Critical patent/KR100371245B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)
  • Synchronizing For Television (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

비디오 신호(VIDEO IN)의 수평 주파수 이상의 주파수에서 클럭 신호(CLK)를 발생하는 위상 동기 루프 회로는 위상 검출기(101a, 62)를 포함하고 있다. 위상 검출기는 수평 동기 펄스(CSI) 발생시 세트되는 플립플롭(62)을 포함하고 있다. 주파수 분할을 제공하는 카운터(52)의 출력(Q0...Q9)은 각각의 수평 주기에서 플립플롭을 리세트하도록 디코드된다. 플릭플롭과 카운터의 카운트단 이외에, 저역 필터(54)를 거쳐 위상 동기 루프회로의 발진기(53)의 제어 입력(53a) 연결되는 위상차 표시 신호(OUT)를 발생하도록 조합 논리 구성요소(101a)가 사용된다.

Description

위상 동기 루프용 위상 검출기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예의 위상 검출기를 포함하는 위상 동기 루프(PLL)를 블럭도로 도시한 도면, 제2a도 내지 2f도는 제1도의 PLL의 동작을 설명하기 위한 파형도.

Claims (18)

  1. 제어 가능한 발진기(53)와; 동기 신호원(Q4)과; 상기 동기 신호원에 응답하여, 상기 동기 신호의 엣지(LE1/LE2)가 발생하는 제1상태에서, 제1 및 제2상태 (H/L) 사이를 교번하는 플립플롭 출력 신호(SYN)를 발생하는 플립플롭(62)을 포함하는 위상 동기 루프 회로에 있어서, 상기 플립플롭을 포함하는 상기 동기 신호의 신호 경로를 거쳐 상기 동기 신호를 디코더의 출력단(66C)에 인가하여 상기 디코더의 출력단에서 위상차 표시신호(OUT)를 발생하는 디코더(101a)와; 상기 위상차 표시 신호에 응답하고, 상기 발진기의 제어 입력(53a)에 연결되어 정상 상태의 위상 동기 동작에서 상기 발진기 출력 신호의 엣지(CE)가 상기 동기 신호의 상기 엣지와 정렬되게 위상 동기 루프의 상기 발진기를 제어하는 저역 필터(54)를 포함하며, 상기 위상차 표시 신호는 상기 동기 신호와 상기 발진기의 출력 신호(CLK)에 따라서 발생되며, 그 결과 양과 음의 위상차에 대해서 상기 동기 신호원과 상기 디코더의 출력단 사이의 상기 동기 신호의 어느 신호 경로에서 다른 플립플롭이 포함되지 않는 것을 특징으로 하는 위상 동기 루프 회로.
  2. 제1항에 있어서, 상기 발진기 출력 신호(CLK)에 응답하여 상기 발진기 출력 신호를 주파수 분할하는 카운터(52)를 추가로 포함하며, 상기 카운터는 상기 디코더(101a)에 연결되어 상기 발진기 출력 신호의 상기엣지(CLK)의 타이밍 정보를 공급하는 것을 특징으로 하는 위상 동기 루프 회로.
  3. 제2항에 있어서, 상기 카운터(52)는 상기 플립플롭(62)에 연결되어 상기 제2상태(SYN=로우)에서 상기 플립플롭 출력 신호를 발생하는 것을 특징으로 하는 위상 동기 루프 회로.
  4. 제3항에 있어서, 상기 카운터(52)는 제1신호(C1kDiv)를 발생하며, 상기 위상차 표시 산호(OUT) 펄스의 펄스폭은 상기 플립플롭 출력신호(SYN)가 상기 동기 신호(CSI)에 응답하여 상기 제1상태(SYN=하이)를 취하는 순간(LE1)과 상기 제1신호가 발생하는 순간(TT1)간의 간격 길이에 따라서 정해지는 것을 특징으로 하는 위상 동기 루프 회로.
  5. 제4항에 있어서, 상기 카운터(52)는 상기 제1신호(C1kDiv)에 대해서 시간에 따라 변화되며, 상기 동기신호(CSI)는 비디오 신호(VIDEO IN)로부터 유도되며, 수평 레이트(주파수) 신호의 소정의 펄스쌍(CSI)간 상기 수평 레이트 신호와 이퀄라이징 펄스(EQ)를 포함하고, 상기 수평 레이트 신호의 소정 주기에서 상기 플립플롭(62)은 상기 제2신호에 의해서 상기 이퀄라이징 펄스가 상기 위상차 표시 신호(OUT)에 영향을 주지 않는 방식으로 상기 이퀄라이징 펄스의 발생 다음에 상기 제2상태를 취하는 것을 특징으로 하는 위상 동기 루프회로.
  6. 제1항에 있어서, 상기 위상차 표시 신호(OUT)의 펄스는 상기 위상차가 양일 때 제1크기(하이)에 있으며, 상기 위상차가 음일 때 제2크기(로우)에 있는 것을 특징으로 하는 위상 동기 루프 회로.
  7. 제1항에 있어서, 상기 발진기 출력 신호(CLK)에 응답하여 저주파에서 제1신호(C1kDiv)를 발생하는 카운터(52)를 추가로 포함하며, 상기 디코더(101a)는 상기 카운터의 상기 제1신호를 3상태 게이트(66)에 출력단자(66C)에 연결하여 상기 출력 단자에서 상기 위상차 표시 신호(OUT)의 펄스를 발생하는 3상태 게이트를 포함하는 것을 특징으로 하는 위상 동기 루프 회로.
  8. 제1항에 있어서, 상기 발진기 출력 신호(CLK)에 응답하여 상기 디코더(101a)에 연결되어 제1신호(C1kDiv)를 발생하는 카운터(52)를 추가로 포함하며, 상기 동기 신호(CSI)가 상기 제1신호 보다 위상이 앞설때, 상기 위상차 표시 신호(OUT)이 펄스는 상기 플립플롭 출력 신호(SYN)에 응답하는 리딩 엣지와, 상기 제1신호(TT1)의 발생에 응답하는 트레일링 엣지를 가지며, 상기 동기 신호가 상기 제1신호 보다 위상 지연될때, 상기 펄스는 상기 제1신호의 발생에 응답하는 리딩 엣시(TT2)와, 상기 플립플롭 출력 신호에 응답하는 트레일링 엣지를 가지는 것을 특징으로 하는 위상 동기 루프 회로.
  9. 제8항에 있어서, 상기 카운터(52)는 상기 플립플롭(62)을 초기화하여 상기 플립플롭이 상기 동기 신호(CSI)의 소정 주기에서 상기 제2상태(SYN=로우)를 취하도록 상기 제1신호에 대해서 시간에 따라서 변화되는 것을 특징으로 하는 위상 동기 루프 회로.
  10. 제8항에 있어서, 상기 플리플롭(62)은 상기 카운터(52)와 상기 디코더의 상기 출력단(66C) 사이의 어느 신호 경로에서 유일한 메모리단인 것을 특징으로 하는 위상 동기 루프 회로.
  11. 제1항에 있어서, 상기 동기 신호(CSI)는 상기 플리플롭을 바이패스하는 (67을 경유) 방식으로 상기 디코더(101a)에 연결되어 정상 동작으로 상기 위상차 표시 신호(OUT)의 발생을 가능케 하고 상기 동기 신호가 들어오지 않으면 상기 위상차 표시 신호를 발생하지 않는 것을 특징으로 하는 위상 동기 루프 회로.
  12. 발진 신호(CLK)를 발생하는 제어 가능한 발진기(53)와; 상기 발진 신호에 응답하여 시간차를 가지며, 상기 발진 신호에 동기되는 제1신호(C1kDiv)와 제2신호(클리어)를 발생하도록 상기 발진 신호를 주파수 분할하는 카운터(52)와; 동기 신호원(CSI)을 포함한 위상 동기 루프 회로에 있어서, 상기 동기 신호에 응답하여 상기 동기 신호의 전이에 따라서 제1상태(하이)에서 플립플롭 출력(SYN)을 발생하는 엣지 트리거 플립플롭(62)에서, 상기 제1상태는 상기 동기 신호와 상기 제1신호 사이의 위상차가 양일 때와 상기 위상차가 음일때 발생되며, 상기 플립플롭은 상기 제2신호에 응답하여 상기 제2신호에 따라서 제2상태(로우)에서 상기 플립플롭 출력 신호를 발생하고, 상기 플립플롭 출력 신호는 상기 동기 신호의 소정 주기내에서 상기 제1상태와 제2상태 사이에서 교번하는 상기 엣지 트리거 플립플롭(62)과; 상기 플립플롭 출력 신호와 상기 제1신호(C1kDiv)가 상기 제1상태에 있을 때, 제1상태(하이)에서 상기 위상차 표시 신호(OUT)를 발생하며, 상기 플립플롭 출력 신호와 상기 제1신호가 제2상태(로우)에 있을때 상기 디코더 출력 신호를 발생하고, 상기 동기신호의 나머지 소정 주기 동안 제3상태(3상태)에서 상기 디코더 출력 신호를 발생하는 디코더(101a)와; 상기 위상차 표시에 응답하고 상기 발진기의 제어입력(53a)에 연결되어 위상 동기 루프 발식으로 상기 발진기를 제어하는 저역 필터(54)를 포함하는 것을 특징으로 하는 위상 동기 루프 회로.
  13. 제12항에 있어서, 상기 위상차가 양, 음일 때, 상기 동기 신호(CSI)의 소정 펄스의 상승구간 및 하강구간 중 오직 하강 구강만이 상기 위상차 표시 신호(OUT)에 영향을 미치며, 상기 제1신호(C1kDiv)이 소정 펄스의 상스 구간과 하강 구간중 오직 하강 구간만이 상기 위상차 표시 신호에 영향을 미치는 것을 특징으로 하는 위상 동기 루프 회로.
  14. 제13항에 있어서, 상기 동기 신호(CSI)와 제1신호(D1kDiv)의 상기 엣지는 정상 상태 위상 동기 동작에서 정렬되는 것을 특징으로 하는 위상 동기 루프 회로.
  15. 발진 출력 신호(CLK)를 발생하는 제어 가능한 발진기(53)와; 상기 발진기 출력 신호의 것보다 저주파수이며, 발진기 출력 신호에 동기되는 제1신호(C1kDiv)를 발생하도록 상기 발진기 출력 신호를 주파수 분할하는 수단(52)과; 펄스로 이루어지는 동기 신호원(CSI)과; 상기 동기 신호에 응답하여 상기 동기 신호의 엣지(LE1)따라서 제1상태(하이)에서 플립플롭 출력 신호(SYN)을 발생하는 엣지 트리거 플립플롭(62)에서, 상기 제1상태는 상기 동기 신호와 상기 제1신호 사이의 위상차가 양일 때와 상기 위상차가 음일 때 발생되며, 상기 플립플롭 출력은 상기 제1상태와 제2상태(로우) 사이에서 교번하는 상기 엣지 트리거 플립플롭(62)을 포함한 위상 동기 루프 회로에 있어서, 상기 플립플롭 출력 신호와 상기 제1신호에 응답하여 상기 디코더(66C)의 출력에서, 상기 위상차를 표시하며, 상기 동기 신호의 듀티 사이클에 종속하지 않은 디코더 출력 신호(OUT)를 발생하는 디코더(101a)에서, 상기 디코더 출력 신호는 상기 플립플롭 출력 신호의 제1상태가 발생할 때(LE1)와 상기 제1신호와 발생할 때(TT1)와의 차이에 따라서 발생하고, 상기 플립플롭 이외의 플롭이 상기 동기 신호로부터의 타이밍 정보를 상기 디코더 출력 신호의 위상차 정보와 결합하도록 사용되지 않는 상기 디코더(101a)와; 상기 위상차 표시에 응답하고 상기 발진기의 제어 입력(53a)에 연결되어 위상 동기 루프 방색으로 상기 발진기를 제어하는 저역 필터(54)를 포함하는 것을 특징으로 하는 위상 동기 루프 회로.
  16. 제15항에 있어서, 정상 상태 위상 동기 동작에서, 상기 발진기 출력 신호(CLK)의 엣지(CE)는 상기동기 신호의 엣지(LE1)와 동시에 발생하도록 정렬되는 것을 특징으로 하는 위상 동기 루프 회로.
  17. 제15항에 있어서, 상기 제1신호 발생 수단(52)은 상기 발진기 출력 신호(CLK)에 응답하여 상기 발진기 출력 신호를 주파수 분할하는 카운터(52)를 포함하며, 상기 카운터는 상기 디코더(101a)에 연결되어 상기 발진기 출력 신호의 상기 엣지(CE)의 타이밍 정보를 제공하는 것을 특징으로 하는 위상 동기 루프 회로.
  18. 제17항에 있어서, 상기 카운터(52)는 상기 플립플롭(62)에 연결되어 상기 제2상태(로우)에서 상기 플립플롭 출력 신호(SYN)를 발생하는 것을 특징으로 하는 위상 동기 루프 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007911A 1994-04-07 1995-04-06 위상동기루프용위상검출기 KR100371245B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB94-6866.5 1994-04-07
GB9406866.5 1994-04-07
GB9406866A GB9406866D0 (en) 1994-04-07 1994-04-07 Yuv video line doubler

Publications (2)

Publication Number Publication Date
KR950035353A true KR950035353A (ko) 1995-12-30
KR100371245B1 KR100371245B1 (ko) 2003-03-29

Family

ID=10753139

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019950007911A KR100371245B1 (ko) 1994-04-07 1995-04-06 위상동기루프용위상검출기
KR1019950008024A KR100420234B1 (ko) 1994-04-07 1995-04-07 멀티플렉싱되어클램핑된비디오신호발생용비디오장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019950008024A KR100420234B1 (ko) 1994-04-07 1995-04-07 멀티플렉싱되어클램핑된비디오신호발생용비디오장치

Country Status (7)

Country Link
US (2) US5426397A (ko)
EP (1) EP0676866B1 (ko)
JP (2) JP3894965B2 (ko)
KR (2) KR100371245B1 (ko)
CN (2) CN1068473C (ko)
DE (2) DE69512121T2 (ko)
GB (1) GB9406866D0 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400935B1 (en) * 1998-03-27 2002-06-04 Nortel Networks Limited Pilot tone detector
DE102004009116B3 (de) * 2004-02-25 2005-04-28 Infineon Technologies Ag Delta-Sigma-Frequenzdiskriminator
US7692565B2 (en) * 2007-04-18 2010-04-06 Qualcomm Incorporated Systems and methods for performing off-chip data communications at a high data rate
CN101050940B (zh) * 2007-05-23 2010-05-26 中国科学院光电技术研究所 高精度双频激光干涉仪信号细分系统
CN102055469B (zh) * 2009-11-05 2014-04-30 中兴通讯股份有限公司 鉴相器及锁相环电路
CN102316245B (zh) * 2010-07-09 2013-08-21 北京创毅视讯科技有限公司 一种模拟电视接收机本地行同步时钟的调整方法和装置
US9680459B2 (en) * 2014-12-11 2017-06-13 Intel Corporation Edge-aware synchronization of a data signal
CN105954636A (zh) * 2016-04-21 2016-09-21 张顺 一种短路和接地故障指示器
CN115220512B (zh) * 2022-08-10 2023-10-17 山东大学 驱动可调谐激光器的自动锁相恒流源电路及方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1481786A (en) * 1974-09-13 1977-08-03 Farnell Instr Ltd Frequency control circuits
US4055814A (en) * 1976-06-14 1977-10-25 Pertec Computer Corporation Phase locked loop for synchronizing VCO with digital data pulses
US4278903A (en) * 1978-04-28 1981-07-14 Tokyo Shibaura Denki Kabushiki Kaisha Phase comparison circuit
US4291274A (en) * 1978-11-22 1981-09-22 Tokyo Shibaura Denki Kabushiki Kaisha Phase detector circuit using logic gates
US4316150A (en) * 1980-01-09 1982-02-16 Tektronix, Inc. Phase locked loop including phase detector system controlled by enable pulses
US4371974A (en) * 1981-02-25 1983-02-01 Rockwell International Corporation NRZ Data phase detector
US4400664A (en) * 1981-05-26 1983-08-23 Motorola, Inc. Digital phase detector
US4414572A (en) * 1982-03-15 1983-11-08 Rca Corporation Clamp for line-alternate signals
US4484142A (en) * 1982-05-07 1984-11-20 Digital Equipment Corp. Phase detector circuit
US4599570A (en) * 1982-07-21 1986-07-08 Sperry Corporation Phase detector with independent offset correction
US4520319A (en) * 1982-09-30 1985-05-28 Westinghouse Electric Corp. Electronic phase detector having an output which is proportional to the phase difference between two data signals
US4568881A (en) * 1983-05-03 1986-02-04 Magnetic Peripherals Inc. Phase comparator and data separator
US4527080A (en) * 1983-07-18 1985-07-02 At&T Bell Laboratories Digital phase and frequency comparator circuit
GB8328951D0 (en) * 1983-10-29 1983-11-30 Plessey Co Plc Frequency and phase synchronising arrangements
US4598217A (en) * 1984-03-19 1986-07-01 Itt Corporation High speed phase/frequency detector
US4594563A (en) * 1984-11-02 1986-06-10 Ampex Corporation Signal comparison circuit and phase-locked-loop using same
JPS61211711A (ja) * 1985-03-16 1986-09-19 Pioneer Electronic Corp 位相比較器
GB2174855B (en) * 1985-04-29 1989-08-23 Fluke Mfg Co John Wide range digital phase/frequency detector
NL8501887A (nl) * 1985-07-01 1987-02-02 Oce Nederland Bv Fasedetector.
JPS6288495A (ja) * 1985-10-14 1987-04-22 Fuji Photo Film Co Ltd 磁気記録装置の色差線順次回路
JPS62289058A (ja) * 1986-06-09 1987-12-15 Matsushita Electric Ind Co Ltd クランプ回路
GB2193406B (en) * 1986-08-02 1990-04-25 Marconi Instruments Ltd Phase detector
JPS63176070A (ja) * 1987-01-16 1988-07-20 Matsushita Electric Ind Co Ltd 映像信号クランプ装置
GB2202398A (en) * 1987-03-18 1988-09-21 Marconi Instruments Ltd Phase comparator
US4849704A (en) * 1987-04-15 1989-07-18 Westinghouse Electric Corp. Duty cycle independent phase detector
US4804928A (en) * 1987-05-12 1989-02-14 Texas Instruments Incorporated Phase-frequency compare circuit for phase lock loop
US4819081A (en) * 1987-09-03 1989-04-04 Intel Corporation Phase comparator for extending capture range
DE3733006A1 (de) * 1987-09-30 1989-04-13 Thomson Brandt Gmbh Schaltungsanordnung zur klemmung des schwarzpegels von farbsignalen in einem farbfernsehgeraet
JPH01125024A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 位相比較器
US5325187A (en) * 1988-04-27 1994-06-28 Canon Kabushiki Kaisha Image processing apparatus with back porch period sampling and clamping
US4884020A (en) * 1988-07-22 1989-11-28 Orion Instruments, Inc. Phase detection system
JPH0250676A (ja) * 1988-08-12 1990-02-20 Toshiba Corp Ａ／ｄ化クランプ回路
NL8802531A (nl) * 1988-10-14 1990-05-01 Philips Nv Fasedetector en frequentiedemodulator voorzien van zulk een fasedetector.
JP3080675B2 (ja) * 1990-03-30 2000-08-28 ユニチカ株式会社 アルカリ電池用セパレータ
DE69131760T2 (de) * 1990-05-02 2000-04-27 Canon Kk Bildabtastungsvorrichtung
US5061904A (en) * 1990-06-29 1991-10-29 Radius Inc. Phase locked loop having sampling gate phase detector
EP0473375B1 (en) * 1990-08-30 1998-10-28 Canon Kabushiki Kaisha Image signal processing
US5084700A (en) * 1991-02-04 1992-01-28 Thomson Consumer Electronics, Inc. Signal clamp circuitry for analog-to-digital converters
US5371552A (en) * 1991-10-31 1994-12-06 North American Philips Corporation Clamping circuit with offset compensation for analog-to-digital converters
DE4203478A1 (de) * 1992-02-07 1993-08-12 Thomson Brandt Gmbh Verfahren zur umsetzung eines digitalen videosignals
US5410357A (en) * 1993-04-12 1995-04-25 The United States Of America As Represented By The Secretary Of The Navy Scan converter and method

Also Published As

Publication number Publication date
JPH07326965A (ja) 1995-12-12
DE69512121D1 (de) 1999-10-21
CN1068473C (zh) 2001-07-11
KR950035307A (ko) 1995-12-30
CN1112753A (zh) 1995-11-29
GB9406866D0 (en) 1994-06-01
US5426397A (en) 1995-06-20
EP0676866A2 (en) 1995-10-11
CN1133526A (zh) 1996-10-16
KR100420234B1 (ko) 2004-10-06
EP0676866B1 (en) 1999-09-15
DE19512075B4 (de) 2007-09-20
KR100371245B1 (ko) 2003-03-29
DE69512121T2 (de) 1999-12-30
DE19512075A1 (de) 1995-10-12
US5530487A (en) 1996-06-25
CN1078422C (zh) 2002-01-23
JP4322319B2 (ja) 2009-08-26
JPH07307878A (ja) 1995-11-21
JP3894965B2 (ja) 2007-03-22
EP0676866A3 (en) 1996-07-24

Similar Documents

Publication Publication Date Title
KR950035353A (ko) 위상 동기 루프용 위상 검출기
KR940023208A (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
JP2001309312A (ja) ジッタ検出回路
JPH11149067A (ja) 液晶表示素子の同期信号検出回路及び方法
JPH0349319A (ja) 同期検出方式
US6229865B1 (en) Phase difference detection circuit for liquid crystal display
JPH05243980A (ja) クロックホールドオーバ回路
JPH088892A (ja) 位相制御回路
KR0146060B1 (ko) 데이타 동기 클럭 발생 장치
KR960001534B1 (ko) 위상검출제어회로
JPH07120944B2 (ja) Ｐｌｌ回路
KR970005112Y1 (ko) 위상동기장치
JPS6174464A (ja) 垂直同期信号作成回路
JPS62189812A (ja) 同期信号検出回路
JP2002026704A (ja) クロック異常検出装置及びその方法
JP2669949B2 (ja) 位相同期回路
KR950004754A (ko) 전압제어발진기의 발진주파수 제어장치
JPH11308098A (ja) 同期検出装置
JPH10313301A (ja) 位相同期回路
KR960027351A (ko) 위상차 검출회로
JPH01284077A (ja) 同期信号発生器
JPH01154625A (ja) Ｐｌｌ同期検出回路
KR980006918A (ko) 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator)
JPH0271638A (ja) タイミング信号発生装置
JPH01259762A (ja) 同期インバータの同期方法、同期信号発生回路および同期インバータ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080107

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee