DE19512075B4 - Videosignal-Klemmanordnung - Google Patents

Videosignal-Klemmanordnung Download PDF

Info

Publication number
DE19512075B4
DE19512075B4 DE19512075A DE19512075A DE19512075B4 DE 19512075 B4 DE19512075 B4 DE 19512075B4 DE 19512075 A DE19512075 A DE 19512075A DE 19512075 A DE19512075 A DE 19512075A DE 19512075 B4 DE19512075 B4 DE 19512075B4
Authority
DE
Germany
Prior art keywords
video signal
signal
video
multiplexer
clamped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19512075A
Other languages
English (en)
Other versions
DE19512075A1 (de
Inventor
Willem Den Hollander
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of DE19512075A1 publication Critical patent/DE19512075A1/de
Application granted granted Critical
Publication of DE19512075B4 publication Critical patent/DE19512075B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference

Abstract

Videogerät zur Erzeugung eines geklemmten Multiplex-Videosignals mit:
einer Quelle für ein Videosignalgemisch (PALS);
einem Decoder (80), der auf das Videosignalgemisch anspricht, um aus diesem erste (U) und zweite (V) Videosignal-Komponenten zu erzeugen, die voneinander getrennt werden;
einem Multiplexer (SMUX) mit einem Eingang (über 113, 114), der auf die Videosignal-Komponenten anspricht, um diese abwechselnd einem Ausgang (113a) des Multiplexers zuzuführen, um ein Multiplex-Videosignal zu erzeugen;
einer Quelle für ein Klemmsignal (VC); gekennzeichnet durch eine Klemmschaltung (S100, 113, 114), die auf das Klemmsignal anspricht zum separaten Klemmen eines ersten Teils (SYNC TIP) des Multiplex-Videosignals, der von der ersten Videosignal-Komponente zugeführt wird, und eines zweiten Teils (SYNC TIP) des Multiplex-Videosignals, der von der zweiten Videosignal-Komponente abgeleitet ist, auf einen Pegel in einem Mittenbereich des Eingangssignalbereiches eines nachfolgenden A/D-Konverters, um das geklemmte Videosignal zu erzeugen, wobei die Klemmschaltung sich stromabwärts in einem Signalweg relativ zu dem Eingang des Multiplexers...

Description

  • Die Erfindung bezieht sich auf einen Videosignalprozessor, der eine Klemmanordnung enthält.
  • Um die Sichtbarkeit der Zeilenstruktur eines Fernsehbildes zu vermindern, ist es bekannt, die Zahl der Zeilen in dem Bild zu verdoppeln. Bei einer solchen Anordnung kann ein ankommendes analoges Basisband-Videosignalgemisch in eine analoge Luminanzsignal-Komponente und analoge Farbsignal-Komponenten getrennt werden. Beispielsweise in dem System mit in der Phase alternierenden Zeilen (PAL) werden solche analogen Signalkomponenten als Signalkomponenten Y, U und V bezeichnet.
  • Abtastungen einer gegebenen Signalkomponente können in einem Zeilenspeicher gespeichert werden. Die in dem Zeilenspeicher gespeicherten Abtastungen werden mit der doppelten Rate gegenüber der Rate ausgelesen, mit der sie in dem Speicher gespeichert werden. Demzufolge werden in jeder Horizontal-Videozeilenzeit des Basisband-Videosignalgemisches zwei aufeinanderfolgende Videozeilensignal-Komponenten erzeugt, von denen jede dieselbe Bildinformation in einer komprimierten oder beschleunigten Art aufweist. Die beiden aufeinanderfolgenden beschleunigten Videosignal-Komponenten liefern die Bildinformation für jeweils zwei Abtastzeilen in dem Bild.
  • Ein Videogerät zur Erzeugung eines geklemmten Multiplexvideosignals nach dem Oberbegriff des Anspruchs 1 ist aus der EP-A-0 498 262, bekannt. In der JP 02-050676 wird eine Klemmschaltung beschrieben, die zwischen einem Multiplexer und einem Analog/Digitalkonverter angeordnet ist und durch die Signalkomponenten U und V eines Videosignales auf einen Pegel in einem Mittenbereich des Eingangssignalbereiches des Analog/Digitalkonverters geklemmt sind.
  • Vorzugsweise ist der Zeilenspeicher ein digitaler Speicher. Daher werden beispielsweise analoge Farbkomponenten-Signale U und V zunächst in einem Analog/Digital-(A/D)-Konverter in digitale Worte umgewandelt. Dann werden die digitalen Worte in dem Zeilenspeicher gespeichert.
  • Jede der Signalkomponenten U und V ist ein symmetrisches Signal in bezug auf ihren Durchschnitts-Wechselstrompegel. Um den vollen Eingangssignalbereich des A/D-Konverters auszunutzen, wird die Größe des Durchschnittspegels jeder der Signalkomponenten U und V auf einen Pegel in einem Mittenbereich des Eingangssignalbereiches des A/D-Konverters geklemmt.
    •
  • Es kann erwünscht sein, abwechselnde Abtastungen von Signalkomponenten U und V in einem einzelnen Zeilenspeicher unter Verwendung eines Multiplexers zu speichern. Auf diese Weise kann ein einzelner Zeilenspeicher zur Beschleunigung beider Signalkomponenten U und V verwendet werden. Es kann auch erwünscht sein, einen einzelnen Schalter in der Klemmschaltung zum Klemmen der Signalkomponenten U und V zu verwenden, um die Kompliziertheit der Schaltung zu vermindern.
  • Ein Videogerät zur Erzeugung eines geklemmten Multiplex-Videosignals, das einen Aspekt der Erfindung verkörpert, enthält eine Quelle für ein Videosignalgemisch und einen Decoder, der auf das Videosignalgemisch anspricht, um aus diesem erste und zweite Videosignal-Komponenten zu erzeugen, die voneinander getrennt werden. Ein Multiplexer hat einen Eingang, der auf die Videosignal-Komponenten anspricht, um diese abwechselnd einem Ausgang des Multiplexers zuzuführen und ein Multiplex-Videosignal zu erzeugen. Eine Klemmschaltung spricht auf ein Klemmsignal an, um einen ersten Teil des Multiplex-Videosignals zu klemmen, der von der ersten Videosignal-Komponente zugeführt wird, und um einen zweiten Teil des Multiplex-Videosignals zu klemmen, der von der zweiten Videosignal-Komponente zugeführt wird. Die Klemmschaltung erzeugt das geklemmte Videosignal so, daß die Klemmschaltung sich stromabwärts in einem Signalweg relativ zu dem Eingang des Multiplexers befindet.
  • Die einzige Figur veranschaulicht eine Videosignal-Klemmanordnung, die als einen Aspekt der Erfindung einen Videosignal-Zeilenverdoppler verkörpert.
    •
  • Die einzige Figur zeigt eine erfindungsgemäße Videosignal-Klemmanordnung 100, die in einem Videosignal-Zeilenverdoppler 200 verwendet wird. Ein analoges Basisband-Videosignalgemisch PALS gemäß dem PAL-System wird in seine analogen Videosignal-Komponenten Y, U, V in einem üblichen Decoder 80 getrennt.
  • Die Luminanz-Signalkomponente Y wird einer üblichen Klemmanordnung 101 zugeführt. Die Klemmanordnung 101 enthält einen Kopplungskondensator 110, der mit einem Schalter S101 verbunden ist. Der Schalter S101 wird von einem Steuersignal 120a gesteuert, das in einer üblichen Taktgenerator/Steuereinheit 120 erzeugt wird. Die Signale, die in der Einheit 120 erzeugt werden, werden mit einem Horizontal-Synchronsignal SY synchronisiert.
  • Der Schalter 101 kann durch Verwendung eines schaltenden Metalloxid-Halbleitertransistors (MOS) realisiert werden, der nicht dargestellt ist. Der Schalter S101 baut eine konstante 0V-Spannung am Anschluß 110a des Kondensators 110 auf, wenn der Schalter S101 geschlossen ist. Die Spannung am Anschluß 110a ist bei 0V während eines Intervalls t1 in der Nähe des Horizontal-Synchronsignals SY. Außerhalb des Intervalls t1 ist der Schalter S101 offen, und die Signalkomponente Y ist kapazitiv über den Kondensator 110 mit dem Anschluß 110a gekoppelt. Die Gleichspannung, die am Kondensator 110 während des Intervalls t1 bei geschlossenem Schalter S101 aufgebaut wird, verschiebt den Pegel der Signalkomponente Y, um an dem Anschluß 110a eine geklemmte Signalkomponente Y zu erzeugen.
  • Die Signalkomponente Y am Anschluß des Kondensators 110, der von dem Anschluß 110a abgekehrt ist, hat einen Spitze-zu-Spitze- Spannungsbereich von 1V. Die geklemmte Analogsignal-Komponente Y am Anschluß 110a wird einem Eingang eines Analog/Digital-(A/D)-Konverters 111 zugeführt. Als Ergebnis des Klemmvorgangs ist die geklemmte Signalkomponente Y ein positives Signal am Anschluß 110a, die sich innerhalb eines Eingangsspannungsbereiches 0V bis 1V des A/D-Konverters 111a ändert. Daher tritt vorteilhafterweise keine Signalabschneidung oder -verzerrung im A/D-Konverter 111a auf.
  • Die Rate der Signalumwandlung im A/D-Konverter 111 wird durch ein Steuersignal 120c gesteuert. Analoge Abtastungen der geklemmten Signalkomponente Y am Anschluß 110a werden aufeinanderfolgend im A/D-Konverter 111 in 8-Bit-Worte eines Ausgangssignals 111a umgewandelt. Die Worte des Signals 111a werden in einer aufeinanderfolgenden Weise in einem Zeilenspeicher 112 gespeichert. Der Zeilenspeicher 112 arbeitet als First-in-first-out-(FIFO)-Schieberegister.
  • Die gespeicherten Worte eines Ausgangssignals 111a werden aus dem Zeilenspeicher 112 mit einer Rate ausgelesen, die doppelt so groß wie die Rate ist, mit der die Worte des Signals 111a in dem Zeilenspeicher 112 gespeichert werden, um ein Signal 112a zu erzeugen. Somit werden die Worte des Signals 112a in bezug auf die Worte des Signals 111a beschleunigt. Im übrigen enthalten die Signale 111a und 112a dieselbe Luminanzinformation.
  • Während einer gegebenen Horizontal-Zeilenzeit H werden die Worte des Signals 111a mit der Rate von 13,5 MHz gemäß einem Schreib-Taktsignal WCLK gespeichert. Der Speicher 112 ist ein Speicher mit zwei Anschlüssen, der einen getrennten internen Hinweiser auf Schreibadressen und einen getrennten internen Hinweiser auf Leseadressen (nicht dargestellt) aufweist. Der Hinweiser auf die Schreibadressen wird einmal in der Periode H initialisiert, und zwar am Beginn der Horizontal-Periode H durch ein Signal WRES. Der Hinweiser auf die Leseadressen wird in der Periode H zweimal initialisiert, und zwar sowohl am Beginn als auch in der Mitte der Periode H. Die gespeicherten Worte des Si gnals 111a werden mit der doppelten Rate oder 27 MHz gemäß einem Lesetaktsignal RCLK ausgelesen. Während der Horizontal-Periode H werden die im Speicher 112 gespeicherten Worte zweimal ausgelesen, wobei jedes Auslesen nach Initialisierung des Hinweisers auf die Leseadressen beginnt.
  • Es sei angenommen, daß eine vollständige Videozeile bereits im Speicher 112 gespeichert ist. Das Auslesen des Speichers 112 mit der doppelten Einschreib-Rate erfolgt, wenn die erste Hälfte der nächsten Videozeile im Speicher 112 gespeichert wird. Da der Speicher 112 zwei Eingänge hat, kann das Einschreiben und Auslesen gleichzeitig erfolgen. Während des zweiten Auslesens des Speichers 112 wird die zweite Hälfte der nächsten Videozeile gespeichert. Somit treten zwei Auslesezyklen für jeden Einschreibzyklus einer Videozeile auf.
  • Die Farbsignal-Komponente U wird über einen Kopplungskondensator 113 einem Multiplexer-Schalter SMUX zugeführt. Der Schalter SMUX wird durch ein Steuersignal 120b der Einheit 120 gesteuert. In gleicher Weise wird die Farbsignal-Komponente V über einen Kopplungskondensator 114 dem Multiplexer-Schalter SMUX zugeführt. Der Schalter SMUX bewirkt eine Multiplexer-Operation zur Zuführung abwechselnder Abtastungen der Signalkomponenten U und V an einen Ausgangsanschluß 113a des Multiplexer-Schalters SMUX.
  • Wegen der Multiplex-Aktion ist die Rate, mit der jede Signalkomponente U und V am Anschluß 113a erzeugt wird, halb so groß wie die Rate, mit der die Signalkomponente Y erzeugt wird. Die Rate, mit der die kombinierten Abtastungen am Anschluß 113a von den beiden Signalkomponenten U und V erzeugt werden, ist gleich der Rate, die der Signalkomponente Y am Anschluß 110a zugeordnet ist. Die Bandbreite der Signalkomponenten U und V ist gleich einem Viertel von der der Signalkomponente Y. Somit ist die Abtast-Rate der Signalkomponente U oder V mit der Hälfte der Abtastrate der Signalkomponente Y angemessen.
  • Ein Schalter S100 der Klemmschaltung, der unter Verwendung eines MOS-Transistors (nicht dargestellt) realisiert werden kann, erzeugt eine Gleichspannung VC am Anschluß 113a während des Intervalls t1 in einer Nachbarschaft des Horizontal-Synchronsignals SY, wenn sich die beiden Signalkomponenten U und V auf ihrem Mittelwert befinden. Der Schalter S100 wird durch ein Steuersignal 120b gesteuert. Wenn eine Abtastung der Signalkomponente U dem Anschluß 113a über den Multiplexer-Schalter SMUX zugeführt wird und der Schalter 100 geschlossen ist, erzeugt der Schalter S100 der Klemmschaltung eine Gleichstrom-Pegel-Verschiebespannung im Kondensator 113. In gleicher Weise erzeugt bei Zuführung der Signalkomponente V zum Anschluß 113a über den Multiplexer-Schalter SMUX bei geschlossenem Schalter S100 der Schalter S100 der Klemmschaltung eine Gleichstrom-Pegel-Verschiebespannung im Kondensator 114. Das Ergebnis besteht darin, daß der Mittelwertwert jeder im Pegel verschobenen Signalkomponente U und V am Anschluß 113a gleich der Spannung VC ist. Die Größe der Spannung VC wird so gewählt, daß sie in der Mitte eines Eingangsspannungsbereiches von 0V-1V des A/D-Konverters 115 ist oder etwa 0,5 V beträgt. Das Signal U, beispielsweise am Anschluß des Kondensators 113, der dem Anschluß 113a abgekehrt ist, hat einen Spitze-zu-Spitze-Spannungsbereich von 1V. Somit hat das an dem Anschluß 113a erzeugte Signal Spannungsänderungsgrenzen von ± 0,5 V relativ zu seinem Mittelwert von 0,5 V, um so eine Signalabschneidung zu verhindern. Der Mittelwert des am Anschluß 113a erzeugten Signals wird in der Nähe des Horizontal-Synchronsignals SY erzeugt. Somit werden die Signalkomponenten U und V an dem Anschluß 113a auf die Spannung VC geklemmt.
  • In Ausführung eines erfindungsgemäßen Merkmals werden die Signalkomponenten U und V stromaufwärts in dem Signalweg des Schalters S100 der Klemmschaltung gemultiplext. Somit ist vorteilhafterweise der Schalter S100 der Klemmschaltung, der stromabwärts in dem Signalweg relativ zum Multiplexer-Schalter SMUX angeordnet ist, gemeinsam für den Klemmvorgang der Signalkomponenten U und V. Anstelle der Verwendung von getrennten Klemmschaltungen zum getrennten Klemmen der Signalkomponenten U und V bewirkt vorzugsweise der einzelne Schalter S100 die Klemmfunktion für beide Signalkomponenten U und V. Auf diese Weise wird die Schaltung vereinfacht.
  • Abtastungen der gemultiplexten und geklemmten Signalkomponenten U und V am Anschluß 113a werden dem A/D-Konverter 115 zugeführt. In gleicher Weise wie der A/D-Konverter 111 erzeugt der A/D-Konverter 115 ein Signal 115a, das Worte aufweist, die in einem Zeilenspeicher 116 gespeichert werden. Somit werden abwechselnde Worte vom Signal 115a von den Signalkomponenten U und V abgeleitet und aufeinanderfolgend im Zeilenspeicher 116 gespeichert. Der Zeilenspeicher 116 arbeitet in gleicher Weise wie der Zeilenspeicher 112. Die Worte eines Ausgangssignals 116a des Speichers 116 werden aus dem Zeilenspeicher 116 mit einer Rate ausgelesen, die doppelt so groß wie die Rate ist, mit der die Worte des Signals 115a in dem Zeilenspeicher 116 gespeichert werden. Somit wird das Signal 116a in bezug auf das Signal 115a beschleunigt. Bei jedem Zyklus zum Einschreiben einer Videozeile treten zwei Auslesezyklen auf. Folglich treten zwei beschleunigte Videozeilen für jede Videozeile der Signalkomponenten U bzw. V auf.
  • Das Signal 112a wird ausgelesen und einem Digital/Analog-(D/A)-Konverter 117 zugeführt, der eine beschleunigte Luminanzsignal-Komponente Y(SU) erzeugt. Die Signalkomponente Y(SU) ist ein analoges, in der Zeit komprimiertes Signal relativ zur Signalkomponente Y. Im übrigen enthält die Signalkomponente Y(SU) dieselbe Luminanzinformation, die von der Signalkomponente Y abgeleitet wird.
  • Ein Schalter SDMUX führt abwechselnde Worte des Signals 116a, die von den Signalkomponenten U bzw. V abgeleitet werden, einem D/A-Konverter 117 zu, um beschleunigte Signalkomponenten U(SU) bzw. V(SU) zu erzeugen. Die Signalkomponenten U(SU) und V(SU) sind analoge, in der Zeit komprimierte Signale. Im übrigen enthalten die Signalkomponenten U(SU) und V(SU) dieselbe Farbinformation, die von den Signalkomponenten U bzw. V abgeleitet wird. Es gibt zwei aufeinanderfolgend auftretende Videozeilen der beschleunigten Signalkomponenten Y(SU), U(SU) und V(SU) für jede Videozeile der Signalkomponenten Y, U bzw. V.

Claims (6)

  1. Videogerät zur Erzeugung eines geklemmten Multiplex-Videosignals mit: einer Quelle für ein Videosignalgemisch (PALS); einem Decoder (80), der auf das Videosignalgemisch anspricht, um aus diesem erste (U) und zweite (V) Videosignal-Komponenten zu erzeugen, die voneinander getrennt werden; einem Multiplexer (SMUX) mit einem Eingang (über 113, 114), der auf die Videosignal-Komponenten anspricht, um diese abwechselnd einem Ausgang (113a) des Multiplexers zuzuführen, um ein Multiplex-Videosignal zu erzeugen; einer Quelle für ein Klemmsignal (VC); gekennzeichnet durch eine Klemmschaltung (S100, 113, 114), die auf das Klemmsignal anspricht zum separaten Klemmen eines ersten Teils (SYNC TIP) des Multiplex-Videosignals, der von der ersten Videosignal-Komponente zugeführt wird, und eines zweiten Teils (SYNC TIP) des Multiplex-Videosignals, der von der zweiten Videosignal-Komponente abgeleitet ist, auf einen Pegel in einem Mittenbereich des Eingangssignalbereiches eines nachfolgenden A/D-Konverters, um das geklemmte Videosignal zu erzeugen, wobei die Klemmschaltung sich stromabwärts in einem Signalweg relativ zu dem Eingang des Multiplexers befindet.
  2. Videogerät nach Anspruch 1, dadurch gekennzeichnet, daß die erste und zweite Videosignal-Komponente (U, V) analoge Signale sind, wobei der Multiplexer (SMUX) die erste und zweite Signalkomponente einem gemeinsamen Ausgangsanschluß (113a) des Multiplexers über einen ersten (113) bzw. einen zweiten (114) Kondensator zuführt, und wobei die Klemmschaltung (S100, VC) einen Schalter (S100) umfaßt, der eine Klemmspannung (VC) beiden Kondensatoren über den gemeinsamen Ausgangsanschluß zuführt, um das geklemmte Multiplex-Videosignal an dem gemeinsamen Ausgangsanschluß zu erzeugen.
  3. Videogerät nach Anspruch 1 oder 2, gekennzeichnet durch einen Speicher (116) zum Speichern des geklemmten Multiplex-Videosignals (115a).
  4. Videogerät nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Analog/Digital-Konverter (115), der auf das geklemmte Multiplex-Videosignal (bei 113a) anspricht, um ein digitales Signal-Äquivalent (115a) zu erzeugen, das in dem Speicher (116) gespeichert wird.
  5. Videogerät nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Ent-Multiplexer-Schalter (SD MUX), der mit einem Ausgang (116a) des Speichers (116) verbunden ist, um von dem gespeicherten Videosignal ein Signal (U(SU)) abzutrennen, das von der ersten Videosignal-Komponente (U) abgeleitet wird, und um ein Signal (V, (SU)) abzutrennen, das von der zweiten Videosignal-Komponente (V) abgeleitet wird.
  6. Videogerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das gespeicherte Videosignal (116a) aus dem Speicher mit einer höheren Takt-Rate (DOUBLE) ausgelesen wird als die Takt-Rate, die zur Speicherung des geklemmten Multiplex-Videosignals (115a) in dem Speicher (116) verwendet wird, um ein beschleunigtes Videosignal (U(SU), V(SU)) zu erzeugen.
DE19512075A 1994-04-07 1995-04-03 Videosignal-Klemmanordnung Expired - Fee Related DE19512075B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9406866 1994-04-07
GB9406866A GB9406866D0 (en) 1994-04-07 1994-04-07 Yuv video line doubler

Publications (2)

Publication Number Publication Date
DE19512075A1 DE19512075A1 (de) 1995-10-12
DE19512075B4 true DE19512075B4 (de) 2007-09-20

Family

ID=10753139

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69512121T Expired - Fee Related DE69512121T2 (de) 1994-04-07 1995-03-27 Phasenregelkreisschaltung
DE19512075A Expired - Fee Related DE19512075B4 (de) 1994-04-07 1995-04-03 Videosignal-Klemmanordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69512121T Expired - Fee Related DE69512121T2 (de) 1994-04-07 1995-03-27 Phasenregelkreisschaltung

Country Status (7)

Country Link
US (2) US5426397A (de)
EP (1) EP0676866B1 (de)
JP (2) JP3894965B2 (de)
KR (2) KR100371245B1 (de)
CN (2) CN1068473C (de)
DE (2) DE69512121T2 (de)
GB (1) GB9406866D0 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400935B1 (en) * 1998-03-27 2002-06-04 Nortel Networks Limited Pilot tone detector
DE102004009116B3 (de) * 2004-02-25 2005-04-28 Infineon Technologies Ag Delta-Sigma-Frequenzdiskriminator
US7692565B2 (en) * 2007-04-18 2010-04-06 Qualcomm Incorporated Systems and methods for performing off-chip data communications at a high data rate
CN101050940B (zh) * 2007-05-23 2010-05-26 中国科学院光电技术研究所 高精度双频激光干涉仪信号细分系统
CN102055469B (zh) * 2009-11-05 2014-04-30 中兴通讯股份有限公司 鉴相器及锁相环电路
CN102316245B (zh) * 2010-07-09 2013-08-21 北京创毅视讯科技有限公司 一种模拟电视接收机本地行同步时钟的调整方法和装置
US9680459B2 (en) * 2014-12-11 2017-06-13 Intel Corporation Edge-aware synchronization of a data signal
CN105954636A (zh) * 2016-04-21 2016-09-21 张顺 一种短路和接地故障指示器
CN115220512B (zh) * 2022-08-10 2023-10-17 山东大学 驱动可调谐激光器的自动锁相恒流源电路及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62289058A (ja) * 1986-06-09 1987-12-15 Matsushita Electric Ind Co Ltd クランプ回路
JPS63176070A (ja) * 1987-01-16 1988-07-20 Matsushita Electric Ind Co Ltd 映像信号クランプ装置
JPH0250676A (ja) * 1988-08-12 1990-02-20 Toshiba Corp Ａ／ｄ化クランプ回路
EP0498262A2 (de) * 1991-02-04 1992-08-12 Thomson Consumer Electronics, Inc. Signalklemmschaltung für Analog-Digitalwandler
DE4203478A1 (de) * 1992-02-07 1993-08-12 Thomson Brandt Gmbh Verfahren zur umsetzung eines digitalen videosignals

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1481786A (en) * 1974-09-13 1977-08-03 Farnell Instr Ltd Frequency control circuits
US4055814A (en) * 1976-06-14 1977-10-25 Pertec Computer Corporation Phase locked loop for synchronizing VCO with digital data pulses
US4278903A (en) * 1978-04-28 1981-07-14 Tokyo Shibaura Denki Kabushiki Kaisha Phase comparison circuit
US4291274A (en) * 1978-11-22 1981-09-22 Tokyo Shibaura Denki Kabushiki Kaisha Phase detector circuit using logic gates
US4316150A (en) * 1980-01-09 1982-02-16 Tektronix, Inc. Phase locked loop including phase detector system controlled by enable pulses
US4371974A (en) * 1981-02-25 1983-02-01 Rockwell International Corporation NRZ Data phase detector
US4400664A (en) * 1981-05-26 1983-08-23 Motorola, Inc. Digital phase detector
US4414572A (en) * 1982-03-15 1983-11-08 Rca Corporation Clamp for line-alternate signals
US4484142A (en) * 1982-05-07 1984-11-20 Digital Equipment Corp. Phase detector circuit
US4599570A (en) * 1982-07-21 1986-07-08 Sperry Corporation Phase detector with independent offset correction
US4520319A (en) * 1982-09-30 1985-05-28 Westinghouse Electric Corp. Electronic phase detector having an output which is proportional to the phase difference between two data signals
US4568881A (en) * 1983-05-03 1986-02-04 Magnetic Peripherals Inc. Phase comparator and data separator
US4527080A (en) * 1983-07-18 1985-07-02 At&T Bell Laboratories Digital phase and frequency comparator circuit
GB8328951D0 (en) * 1983-10-29 1983-11-30 Plessey Co Plc Frequency and phase synchronising arrangements
US4598217A (en) * 1984-03-19 1986-07-01 Itt Corporation High speed phase/frequency detector
US4594563A (en) * 1984-11-02 1986-06-10 Ampex Corporation Signal comparison circuit and phase-locked-loop using same
JPS61211711A (ja) * 1985-03-16 1986-09-19 Pioneer Electronic Corp 位相比較器
GB2174855B (en) * 1985-04-29 1989-08-23 Fluke Mfg Co John Wide range digital phase/frequency detector
NL8501887A (nl) * 1985-07-01 1987-02-02 Oce Nederland Bv Fasedetector.
JPS6288495A (ja) * 1985-10-14 1987-04-22 Fuji Photo Film Co Ltd 磁気記録装置の色差線順次回路
GB2193406B (en) * 1986-08-02 1990-04-25 Marconi Instruments Ltd Phase detector
GB2202398A (en) * 1987-03-18 1988-09-21 Marconi Instruments Ltd Phase comparator
US4849704A (en) * 1987-04-15 1989-07-18 Westinghouse Electric Corp. Duty cycle independent phase detector
US4804928A (en) * 1987-05-12 1989-02-14 Texas Instruments Incorporated Phase-frequency compare circuit for phase lock loop
US4819081A (en) * 1987-09-03 1989-04-04 Intel Corporation Phase comparator for extending capture range
DE3733006A1 (de) * 1987-09-30 1989-04-13 Thomson Brandt Gmbh Schaltungsanordnung zur klemmung des schwarzpegels von farbsignalen in einem farbfernsehgeraet
JPH01125024A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 位相比較器
US5325187A (en) * 1988-04-27 1994-06-28 Canon Kabushiki Kaisha Image processing apparatus with back porch period sampling and clamping
US4884020A (en) * 1988-07-22 1989-11-28 Orion Instruments, Inc. Phase detection system
NL8802531A (nl) * 1988-10-14 1990-05-01 Philips Nv Fasedetector en frequentiedemodulator voorzien van zulk een fasedetector.
JP3080675B2 (ja) * 1990-03-30 2000-08-28 ユニチカ株式会社 アルカリ電池用セパレータ
DE69131760T2 (de) * 1990-05-02 2000-04-27 Canon Kk Bildabtastungsvorrichtung
US5061904A (en) * 1990-06-29 1991-10-29 Radius Inc. Phase locked loop having sampling gate phase detector
EP0473375B1 (de) * 1990-08-30 1998-10-28 Canon Kabushiki Kaisha Bildsignalverarbeitung
US5371552A (en) * 1991-10-31 1994-12-06 North American Philips Corporation Clamping circuit with offset compensation for analog-to-digital converters
US5410357A (en) * 1993-04-12 1995-04-25 The United States Of America As Represented By The Secretary Of The Navy Scan converter and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62289058A (ja) * 1986-06-09 1987-12-15 Matsushita Electric Ind Co Ltd クランプ回路
JPS63176070A (ja) * 1987-01-16 1988-07-20 Matsushita Electric Ind Co Ltd 映像信号クランプ装置
JPH0250676A (ja) * 1988-08-12 1990-02-20 Toshiba Corp Ａ／ｄ化クランプ回路
EP0498262A2 (de) * 1991-02-04 1992-08-12 Thomson Consumer Electronics, Inc. Signalklemmschaltung für Analog-Digitalwandler
DE4203478A1 (de) * 1992-02-07 1993-08-12 Thomson Brandt Gmbh Verfahren zur umsetzung eines digitalen videosignals

Also Published As

Publication number Publication date
JPH07326965A (ja) 1995-12-12
DE69512121D1 (de) 1999-10-21
CN1068473C (zh) 2001-07-11
KR950035307A (ko) 1995-12-30
CN1112753A (zh) 1995-11-29
GB9406866D0 (en) 1994-06-01
US5426397A (en) 1995-06-20
EP0676866A2 (de) 1995-10-11
CN1133526A (zh) 1996-10-16
KR100420234B1 (ko) 2004-10-06
EP0676866B1 (de) 1999-09-15
KR100371245B1 (ko) 2003-03-29
DE69512121T2 (de) 1999-12-30
KR950035353A (ko) 1995-12-30
DE19512075A1 (de) 1995-10-12
US5530487A (en) 1996-06-25
CN1078422C (zh) 2002-01-23
JP4322319B2 (ja) 2009-08-26
JPH07307878A (ja) 1995-11-21
JP3894965B2 (ja) 2007-03-22
EP0676866A3 (de) 1996-07-24

Similar Documents

Publication Publication Date Title
DE3732111C2 (de)
DE2320376C2 (de) Schaltungsanordnung zur Synchronisation eines Videosignals mit einem Bezugssignal
DE2739667C3 (de) Taktimpulsgenerator für einen Zeitfehlerausgleich bei Videoaufzeichnungsoder -Wiedergabegeräten
AT389608B (de) Digitaler geschwindigkeitsfehlerkompensator
DE3510213A1 (de) Videosignalwiedergabegeraet
DE19512075B4 (de) Videosignal-Klemmanordnung
EP0450445B1 (de) Digitale Fernsehsignalverarbeitungsschaltung mit orthogonalem Ausgangstakt
DE2617884A1 (de) Normwandler fuer fernsehsignale
DE19525790B4 (de) Anzeige einer digitalen Audio-Wellenform auf einem Anzeigegerät für Video-Wellenformen
DE19713635B4 (de) Videokameravorrichtung vom digitalen Aufzeichnungstyp
DE3625768C3 (de) Schaltungsanordnung zur Verarbeitung von Videosignalen
DE3026473C2 (de)
DE2751022C2 (de) Videosignalverarbeitungsschaltung zur Kompensation von Aussetzern bei einem Farbvideosignal
DE3935453A1 (de) Digitale schaltungsanordnung zur verarbeitung eines analogen fernsehsignals mit einem unverkoppelten systemtakt
EP0421017B1 (de) Schaltungsanordnung zur Bild-in-Bild-Einblendung in einem Fernsehgerät mit nur einem Tuner
DE4327779C1 (de) Verfahren und Schaltungsanordnung für ein Fernsehgerät zur Verminderung des Flimmerns
WO1990006037A1 (de) Bildverarbeitungssystem
DE3505358C2 (de)
EP0690615B1 (de) Bildwiedergabeanordnung
EP0334932A1 (de) Schaltungsanordnung zur bearbeitung von videokomponenten
DE19755709A1 (de) Apparat zur Erkennung von Daten im Fernsehübertragungssignal
DE4015020A1 (de) Schaltungsanordnung zum umsetzen eines fernsehsignals
DE3928026A1 (de) Bildsignalaufzeichnungs- und -wiedergabevorrichtung
DE3200291C2 (de)
EP0407753B1 (de) Videorecorder zur Aufzeichnung von normalzeiligen Videosignalen und Videosignalen mit erhöhter Zeilenzahl

Legal Events

Date Code Title Description
8120 Willingness to grant licences paragraph 23
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121101