DE3200291C2

DE3200291C2 -

Info

Publication number: DE3200291C2
Application number: DE19823200291
Authority: DE
Inventors: Tetsuro Atsugi Kanagawa Jp Kato
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-01-07
Filing date: 1982-01-07
Publication date: 1990-09-27
Also published as: DE3200291A1

Description

Die Erfindung betrifft einen Geschwindigkeitsfehler kompensator der im Oberbegriff von Anspruch 1 beschriebenen Art.

Zeitbasisfehler, die Frequenz- und/oder Phasenfehler sind, werden häufig in Informationssignale eingeführt, die von einem Aufzeichnungsmedium wiedergegeben werden. Wenn beispielsweise Videosignale auf einem Magnetband, wie mittels eines Videobandgerätes (VTR), aufgezeichnet sind, können Zeitbasisfehler in diejenigen Videosignale eingeführt werden, die abgespielt bzw. wiedergegeben werden. Solche Zeitbasisfehler beruhen auf beispielsweise der Dehnung oder der Schrumpfung des Magnetbandes, nachdem die Videosignale aufgezeichnet worden sind, einer Änderung der Geschwindigkeit, mit der das Magnet band während der Wiedergabebetriebsart angetrieben wird, gegenüber derjenigen während der Aufzeichnungsbetriebs art, Änderungen in der Geschwindigkeit, mit der die Wieder gabeköpfe das Magnetband während der Aufzeichnungs- und Wiedergabebetriebsart in einem sog. Schrägspur-VTR abtasten, und dergleichen. Wenn die wiedergegebenen Video signale auf einem Fernsehmonitor oder -empfänger darge stellt werden, können die Zeitbasisfehler dort so auf treten, daß sie als unerwünschte Effekte wie Jitter (Zittern), Helligkeitsverzerrungen, fehlerhafte Farb darstellung und dergleichen erscheinen.

Es sind Zeitbasiskorrektureinrichtungen bekannt, durch die die erwähnten Zeitbasisfehler im wesentlichen aus den wiedergegebenen Videosignalen entfernbar sind (vgl. US-PS 38 60 952). Üblicherweise werden die wiedergegebenen Videosignale aus deren üblichen analogen Form in digitaler Form umgesetzt und werden die digitalen Videosignale in einem Digitalspeicher zwischengespeichert. Aufeinanderfolgende Abtastungen des Videosignals werden in den Speicher mit einer Einschreibtaktrate oder -geschwin digkeit eingeschrieben, die mit den erfaßten Zeitbasis fehlern synchronisiert ist. Wenn einmal eine Zeile der Videosignalabtastungen gespeichert ist, werden die gespeicherten Abtastungen jeweils mit einer festen Standard-Auslesetaktrate oder -geschwindigkeit ausgelesen. Da die Videosignalabtastungen synchron zu den Zeitbasis fehlern eingeschrieben und mit einer festen Geschwindigkeit ausgelesen werden, werden die Zeitbasisfehler im wesent lichen entfernt. Die ausgelesenen Videosignale werden dann zurück in analoge Form umgesetzt und können darge stellt, übertragen oder in anderer Weise verarbeitet werden, wobei sie frei von unerwünschten Zeitbasisfehlern sind.

Die erwähnte übliche Zeitbasiskorrektureinrichtung berück sichtigt jedoch nicht Geschwindigkeitsfehler. Der Ge schwindigkeitsfehler eines Videosignals ist der Zeit basisfehler, der über den gesamten oder einen wesentlichen Abschnitt eines Horizontalzeilenintervalls vorliegen kann. In üblichen Zeitbasiskorrektureinrichtungen werden das Horizontalsynchronsignal und das übliche Burstsignal am Beginn eines Zeilenintervalls erfaßt und ist der Schreibtaktgenerator zum Erzeugen von Einschreib taktimpulsen, die mit dem Zeitbasisfehler synchronisiert sind, frequenz- und phasenverriegelt mit solchen Synchron- und Burstsignalen. Die Phasenverriegelung der Einschreibtaktimpulse tritt zu Beginn jedes Horizontal zeilenintervalls auf, weil das Burstsignal in dem Videosignal nur zu dieser Zeit vorliegt. Es folgt keine Einstellung oder Korrektur in der Phase der Einschreib taktimpulse während des Restes der Horizontalzeilen intervalls. Jedoch kann die Zeitsteuerung oder Phasenlage des Videosignals während dieses Zeilen intervalls schwanken. Beispielsweise kann die Phase des Farbhilfsträgers, auf den die Farbartkomponente moduliert ist, schwanken. Diese unberücksichtigte Zeit- oder Phasenschwankung des Videosignals während des Horizontalzeilenintervalls wird als "Geschwindig keitsfehler" bezeichnet. Selbsverständlich kann am Ende des Zeilenintervalls bzw. richtiger zu Beginn des nächstfolgenden Zeilenintervalls das Gesamt ausmaß des Geschwindigkeitsfehlers lediglich durch Erfassen des Betrages der Phaseneinstellung fest gestellt werden, die erforderlich ist, um die Einschreibtaktimpulse richtig phasensynchron zum Burstsignal einzustellen. D. h. bei einem üblichen Phasenregler (APC) erreicht das Einschreibtakt phasensteuersignal eine gute Anzeige des Ausmaßes des Geschwindigkeitsfehlers, der in dem unmittelbar vorhergehenden Zeilenintervall vorgelegen hat.

Es wurde bereits angegeben, Zeitbasiskorrekturein richtungen der erwähnten Art vorzusehen, die eine Geschwindigkeitsfehlerkorrekturschaltung aufweisen. Gemäß beispielsweise der US-PS 41 20 000 wird der Geschwindigkeitsfehler jede Zeile des wiedergegebenen Videosignals als Geschwindigkeitsfehlerkorrektur spannung gespeichert. Diese Spannung wird durch Ver gleichen der Phase der Zeitbasiskorrektur-Einschreib taktimpulse mit der Phase des Burstsignals in jedem Zeilenintervall erzeugt und die Geschwindigkeits fehlerkorrekturspannung wird abhängig von jeder Phasendifferenz dazwischen erzeugt. Wenn eine Zeile von Videosignalen aus dem Zeitbasiskorrekturspeicher ausgelesen wird, wird die Geschwindigkeitsfehler korrekturspannung, die diese Zeile zugeordnet ist, über eine Zeitperiode integriert, die gleich einem Horizontalzeilenintervall ist, wodurch ein sich linear änderndes Geschwindigkeitsfehlersignal erzeugt wird, wobei dieses Signal zur Phasenmodulation der Auslesetaktimpulse verwendet wird. Daher werden die Videosignale aus dem Zeitbasiskorrekturspeicher mit einer phasenmodulierten Geschwindigkeit ausgelesen, von der angenommen ist, daß sie eine enge Annäherung an den tatsächlichen Geschwindigkeitsfehler ist, der in der Zeile der Videosignale vorhanden ist, die in den Speicher eingelesen worden sind.

Bei dem vorstehenden Geschwindigkeitsfehlerkorrektur system werden Geschwindigkeitsfehler durch Ändern der Phase oder der Zeitpunkte des Auftretens der Auslese taktimpulse korrigiert. Die Videosignalabtastungen, die als Mehrbit-Digitalsignale wiedergegeben sind, werden aus dem Zeitbasiskorrekturspeicher zu phasen eingestellten Zeitpunkten ausgelesen. Obwohl die effektiven Größen oder Werte der Abtastungen nicht geändert werden, hat die Phasenmodulation der Aus lesetaktimpulse eine Kompensation bezüglich Ge schwindigkeitsfehlern zur Folge, wenn die ausgelesenen Abtastungen zurück in analoge Form umgesetzt werden. Daher erfolgt keine Geschwindigkeitsfehlerkorrektur in den digitalen Videosignalen, sondern wird vielmehr erreicht, wenn die Videosignale in ihre analoge Form rückumgesetzt werden.

Es ist jedoch in vielen Fällen erwünscht, ein geschwindig keitsfehlerkorrigiertes digitales Videosignal zu erhalten. Gemäß den erläuterten Vorgehensweisen bei der Ge schwindigkeitsfehlerkorrektur wird diese lediglich dadurch erreicht, daß das geschwindigkeitsfehlerkorri gierte analoge Videosignal wieder in digitale Form rückgesetzt wird. Dies ist selbstverständlich von dem üblichen Quantisierungsrauschen begleitet, sowie inhärenten Fehlern bei jeder Digital/Analog/Digital- Umsetzung. Daher ist es erwünscht, einen digitalen Geschwindigkeitsfehlerkompensator anzugeben, der derart ausgebildet ist, daß eine Digital/Analog-Umsetzung und eine Phasenmodulation der Auslegetaktimpulse ver mieden werden kann.

Es ist daher Aufgabe der Erfindung, einen digitalen Geschwindigkeitsfehlerkompensator anzugeben, der unter Vermeidung der erwähnten Nachteile insbesondere für Zeitbasiskorrektureinrichtungen zweckmäßig ist, um Zeitbasisfehler zu korrigieren, die in einem Video signal vorliegen können.

Insbesondere soll der Geschwindigkeitsfehlerkompensator Videosignalabtastungspegel kompensieren, die aus einem Zeitbasiskorrekturspeicher ausgelesen sind, derart, daß die kompensierten Abtastungen im wesentlichen frei von Geschwindigkeitsfehlern sind.

Die Lösung dieser Aufgabe ergibt sich aus Anspruch 1.

Bei einem bevorzugten Ausführungsbeispiel der Erfindung verarbeitet der Geschwindigkeitsfehlerkompensator ein Farbvideosignalgemisch, wobei die aufeinanderfolgenden Abtastungen des Videosignals, die von dem Speicher aus gelesen werden, getrennt werden, vorzugsweise mittels eines Digitalseparators in Luminanz- oder Leuchtdichte komponente-Abtastungen und Chrominanz- oder Farbart komponente-Abtastungen. Gemäß einem Merkmal der Er findung besteht der Abtastungspegelkompensator aus getrennten Leuchtdichte- und Farbartinterpolaren zum Erzeugen kompensierter Leuchtdichte- bzw. Farb artabtastungen. Die kompensierte Leuchtdichteabtastung y _Y wird durch Multiplizierer erzeugt, die so arbeiten, daß die kompensierte Leuchtdichteabtastung gemäß dem Ausdruck

y _Y = a _Y (1-x) + b _Yx

erzeugt wird, wobei a _Y und b _Y aufeinanderfolgende Farbartkomponente- Abtastungen sind und wobei x der Geschwindigkeitsfehler einer dieser Abtastungen ist. Die kompensierte Farb artabtastung y _C wird durch Multiplizierer erzeugt, die so arbeiten, daß die kompensierte Farbartabtastung gemäß dem Ausdruck

y _C = b _C sin (π/2)x + a _C cos (π/2)x

erzeugt wird, wobei a _C und b _C aufeinanderfolgende Farbartkomponente-Abtastungen sind und wobei x der Geschwindigkeitsfehler einer dieser Abtastungen ist. Die kompensierten Leuchtdichte- und Farbabtastungen werden zum Erzeugen von geschwindigkeitsfehlerkompensier ten Abtastungen des Farbvideosignalgemisches kombiniert.

Die Erfindung wird anhand der in der Zeichnung dar gestellten Ausführungsbeispiele näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild einer Zeitbasiskorrektur einrichtung, bei der die Erfindung vorteilhaft anwendbar ist,

Fig. 2 ein Blockschaltbild eines digitalen Integrators, der bei der Erfindung zum Erzeugen von Ge schwindigkeitsfehlersignalen verwendbar ist,

Fig. 3A und 3B Signalverläufe zur Wiedergabe der Art, in der die Geschwindigkeitsfehlersignale er zeugbar sind,

Fig. 4 ein Blockschaltbild des Geschwindigkeitsfehler kompensators gemäß der Erfindung,

Fig. 5 ein Bild einer veränderbaren Verzögerungsschal tung, die bei der Erfindung verwendbar ist,

Fig. 6 ein Blockschaltbild eines Interpolators in Übereinstimmung mit der Erfindung zum Kompensieren von Leuchtdichtekomponente-Abtastungen, die Geschwindigkeitsfehler enthalten,

Fig. 7 eine graphische Darstellung zur Erläuterung der Arbeitsweise des Ausführungsbeispiels gemäß Fig. 6,

Fig. 8 ein Blockschaltbild eines Interpolators in Übereinstimmung mit der Erfindung, der Farbart komponente-Abtastungen kompensiert, die Ge schwindigkeitsfehler enthalten,

Fig. 9A und 9B einen Signalverlauf bzw. ein Phasen- bzw. Zeigerdiagramm zur Erläuterung der Arbeitsweise des Interpolators gemäß Fig. 8.

Fig. 1 zeigt zunächst ein Blockschaltbild einer Zeit basiskorrektureinrichtung, bei der die Erfindung in besonderer Weise anwendbar ist. Insbesondere wird die Zeitbasiskorrektureinrichtung gemäß Fig. 1 in Zusammen hang mit einem eingegebenen Farbvideosignalgemisch beispielsweise einem von einem Videobandgerät wieder gegebenen Videosignal erläutert. Jedoch ist die darge stellte Zeitbasiskorrektureinrichtung so ausgebildet, daß sie Zeitbasisfehler korrigieren kann, die in einem periodischen Informationssignal vorliegen können, das beispielsweise von einer Signalwiedergabeeinrich tung zugeführt wird. Die dargestellte Zeitbasis korrektureinrichtung besteht aus einem Speicher 3, einer Speichersteuerung 6, einem Schreibtaktgenerator 7, einem Lesetaktgenerator 9, einem Geschwindigkeitsfehler detektor 11, einem Geschwindigkeitsfehlerdatensignal generator 13 und einem Geschwindigkeitsfehlerkompen sator 4. Der Speicher 3 kann aus mehreren Speicher einheiten bestehen, deren jede zum Speichern mindestens eine Zeile der Videosignale ausgebildet ist. Der Speicher 3 ist vorzugsweise ein adressierbarer Speicher und wird durch die Speichersteuerung 6 derart gesteuert, daß bestimmte Speichereinheiten davon und adressierbare Stellen in diesen Speichereinheiten adressierbar sind, derart, daß die Digitalsignale einschreibbar sind und daß darin gespeicherte Digitalsignale auslesbar sind. Es zeigt sich, daß der Speicher 3 ein üblicher digitaler Speicher ist.

Der Eingang des Speichers 3 ist mit einem Eingangs anschluß 1 über einen Analog/Dital-Umsetzer 2 (A/D) gekoppelt. Der A/D-Umsetzer 2 ist so ausgebildet, daß er ein Videosignal abtastet, das dem Eingangsanschluß 1 mit einer Abtastgeschwindigkeit zugeführt ist, die mit den Zeitbasisfehlern synchronisiert ist, die in dem Eingangsvideosignal enthalten sind. Aufeinander folgende, durch den A/D-Umsetzer 2 erzeugte Abtastungen werden dem Speicher 3 zugeführt und in adressierten Stellen einer Speichereinheit, die durch die Speicher steuerung 6 gewählt ist, gespeichert. Bei dem erläuterten Ausführungsbeispiel besitzt das Farbvideosignalgemisch, das dem Eingangsanschluß 1 zugeführt ist, einen Farb hilfsträger, auf den die Farbkomponente amplitiden moduliert ist, mit einer Hilfsträgerfrequenz f _sc. Die Abtastgeschwindigkeit, mit der das Eingangsfarb videosignal abgetastet wird, beträgt 4f _sc. Der A/D-Umsetzer 2 tastet das Eingangsvideosignal mit der Abtastgeschwindigkeit ab und setzt jede Abtastung in ein entsprechendes Mehrbit-Digitalsignal um, dessen Wert die Größe der Abtastung wiedergibt. Diese Mehrbit- Digitalabtastungen werden in den jeweiligen Speicher einheiten des Speichers 3 gespeichert.

Der Eingangsanschluß 1 ist auch mit einem Synchron- und Burstsignalseparator 8 gekoppelt. Der Separator 8 kann üblichen Aufbau besitzen und ist so ausgebildet, daß er von dem eingangsseitigen Farbvideosignalgemisch des Horizontalsynchronsignal und das Burstsignal abtrennt, die zu Beginn jeder Horizontalzeilenintervalls vorliegen. Eine nähere Erläuterung dieses Synchron separators 8 erscheint daher entbehrlich.

Die abgetrennten Horizontalsynchronsignale und Burstsignale, die von dem eingangsseitigen Farbvideosignalgemisch abgeleitet sind, werden dem Schreibtaktgenerator 7 zuge führt. Der Schreibtaktgenerator ist so ausgebildet, daß er Schreibtaktsignale einer Frequenz 4f _sc erzeugt, wobei dieses Scheibtaktsignal mit dem abgetrennten Burst signal phasensynchronisiert ist. Weiterhin enthält der Schreibtaktgenerator 7 eine herkömmliche Frequenz regelung (AFC) und eine herkömmliche Phasenregelung (APC) derart, daß die Schreibtaktimpulse sowohl fre quenz- als auch phasensynchronisiert mit dem abge trennten Horizontalsynchronsignal und dem Burstsignal sind. Irgendwelche Zeitbasisfehler, die in dem eingangs seitigen Farbvideosignalgemisch vorliegen können, sind auch in den Schreibtaktimpulsen enthalten, die mit den Horizontalsynchron- und Burstsignalen synchronisiert sind. Obwohl nicht dargestellt, werden die Schreibtakt impulse, die durch den Schreibtaktgenerator 7 erzeugt sind, auch zum Abtasten des eingangsseitigen Video signals im A/D-Umsetzer verwendet.

Die Speichersteuerung 6 ist so ausgebildet, daß sie sowohl die Schreibtaktimpulse empfängt, die vom Schreib taktgenerator 7 erzeugt sind, als auch Lesetaktimpulse, die durch den Lesetaktgenerator 9 erzeugt sind. Die Speichersteuerung 6 ist so ausgebildet, daß sie die bestimmten Speichereinheiten im Speicher 3 wählt, in die eine oder mehrere Zeilen der Videoabtastungen eingeschrieben sind und von denen aufeinanderfolgende Zeilen von Videosignalabtastungen ausgelesen werden.

Der Lesetaktgenerator 9 ist mit einem Anschluß 10 gekoppelt, der so ausgebildet ist, daß er mit einem Bezugstaktsignal versorgt ist, das von einer geeigneten Quelle, wie einen Quarzoszillator oder dergleichen (nicht dargestellt) zugeführt ist. Bei einem Ausführungsbei spiel erzeugt der Lesetaktgenerator 9 Auslesetaktimpulse mit einer festen konstanten Frequenz von beispielsweise 4f _sc. Solche Lesetaktimpulse werden der Speichersteuerung 6 zugeführt und werden zum Auslesen aufeinanderfolgender Abtastungen der geeignet ausgewählten Speichereinheit des Speichers 3 verwendet.

Fig. 1 enthält auch eine Geschwindigkeitsfehler korrekturschaltung, bestehend aus einem Geschwindigkeits fehlerdetektor 11, einem Geschwindigkeitsfehlerdaten signalgenerator 13 und einem Geschwindigkeitsfehler kompensator 4. Der Geschwindigkeitsfehlerdetektor 11 ist so ausgebildet, daß er den Geschwindigkeitsfehler erfaßt, der in jede Zeile der Videosignale vorliegen kann, die in den Speicher 3 eingeschrieben ist. Bei spielsweise kann der Geschwindigkeitsfehlerdetektor 11 einen Phasendifferenzdetektor enthalten, der mit den durch den Schreibtaktgenerator 7 erzeugten Schreib taktimpulsen und den Horizontalsynchron- und Burst signalen versorgt ist, die von dem ankommenden Video signal mittels des Separators 8 abgetrennt sind. Es zeigt sich, daß zu Beginn eines Zeilenintervalls die durch den Schreibtaktgenerator 7 erzeugten Schreib taktimpulse noch mit dem Burstsignal phasensynchroni siert sind, das zu Beginn des unmittelbar vorhergehen den Zeitintervalls vorgelegen hat. Deshalb gibt die Phasendifferenz zwischen den Schreibtaktimpulsen und dem Burstsignal, das von dem vorliegenden Zeilen intervall abgetrennt ist, den Geschwindigkeitsfehler des vorhergehenden Zeilenintervalls wieder. Üblicher weise erzeugt der Geschwindigkeitsfehlerdetektor 11 eine Ausgangsspannung, die eine Funktion dieser Phasendifferenz ist.

Das Ausgangssignal des Geschwindigkeitsfehlerdetektors 11 wird einem Analog/Digital-Umsetzer 12 (A/D) zuge führt, der zum Umsetzen der durch den Geschwindigkeits fehlerdetektor 11 erzeugten analogen Spannung, die den Geschwindigkeitsfehler des vorhergehenden Zeilen intervalls wiedergibt, in ein entsprechendes Digital signal dient. Diese digitalisierte Geschwindigkeits fehlerspannung wird ihrerseits über eine Zeitperiode mittels des Geschwindigkeitsfehlerdatensignalgenerators 13 digitalisiert. Der Geschwindigkeitsfehlerdaten signalgenerator 13 erzeugt eine digitalisierte Form eines linear ansteigenden Signals.

Das Ausgangssignal des Geschwindigkeitsfehlerdaten signalgenerators 13 wird dem Geschwindigkeitsfehler kompensator 4 zugeführt. Der Geschwindigkeitsfehler kompensator, der weiter unten näher erläutert wird, empfängt auch aufeinanderfolgende oder aneinander anschließende Videosignalabtastungen, die vom Speicher 3 ausgelesen sind. Es zeigt sich, daß solche ausgelesenen Videosignalabtastungen einen Geschwindig keitsfehler zeigen, wobei der Geschwindigkeitsfehler durch den Geschwindigkeitsfehlerkompensator 4 kompen siert wird. Der Ausgang des Geschwindigkeitsfehler kompensators 4 ist mit einem Ausgangsanschluß 5 gekoppelt, der mit zeitbasiskorrigierten und geschwindig keitsfehlerkompensierten Videosignalabtastungen ver sorgt ist. Wie das weiter unten erläutert wird, arbeitet der Geschwindigkeitsfehlerkompensator 4 zum Verändern des Effektivwertes oder Pegels jeder ausgelesenen Videosignalabtastung derart, daß der Pegel jeder Abtastung im wesentlichen gleich dem Pegel gemacht wird, den sie zu dem Zeitpunkt haben sollte, zu dem sie aus dem Speicher 3 ausgelesen würde, wenn kein Geschwindigkeitsfehler vorgelegen hätte. Dies wird weiter unten näher erläutert.

Wesentlich wird also, nachdem eine Zeile der Video signalabtastungen in einer Speichereinheit des Speichers 3 gespeichert ist, der Geschwindigkeitsfehler dieser Zeile mittels des Geschwindigkeitsfehlerdetektors 11 erfaßt. Vorzugsweise enthält, wenn auch nicht darge stellt, der Geschwindigkeitsfehlerdetektor 11 einen Geschwindigkeitsfehlerspeicher, derart, daß die Ge schwindigkeitsfehlerspannung, die erzeugt wird, wenn jede Zeile der Videosignalabtastungen in den Speicher 3 eingeschrieben wird, in einem Speicherplatz, der dieser Zeile zugeordnet ist, gespeichert wird.

Der Geschwindigkeitsfehlerkompensator 4 verwendet aufeinanderfolgende Videosignalabtastungen zusammen mit dem Geschwindigkeitsfehlerdatensignal, das den Geschwindigkeitsfehler von beispielsweise der ersten solchen aufeinanderfolgenden Abtastung wiedergibt, zum Kompensieren oder Verändern des Pegels der ersten Abtastung. Daher wird der Ausgangsanschluß 5 mit aufeinanderfolgenden geschwindigkeitsfehlerkompensier ten Videosignalabtastungen versorgt.

Fig. 2 zeigt ein Ausführungsbeispiel eines Geschwindig keitsfehlerdatensignalgenerators 13. Der Generator 13 besteht aus einer Digitalschaltung und enthält eine digitale Summierschaltung 14, deren Ausgang mit einem digitalen Register 15 gekoppelt ist. Die Inhalte des Registers 15 werden zur Summierschaltung 14 rückgeführt und werden dort mit einem Signal summiert, das proportio nal dem Geschwindigkeitsfehler ist, der durch den Geschwindigkeitsfehlerdetektor erfaßt ist und durch den A/D-Umsetzer 12 digitalisiert ist. Das Ausgangs signal gibt zusätzlich dazu, daß es dem Register 15 zugeführt wird, das Geschwindigkeitsfehlerdatensignal wieder, das dem Geschwindigkeitsfehlerkompensator 4 zugeführt wird.

Das Register 15 ist mit einem Taktimpulseingangsan schluß 16 a und einem Rücksetzeingangsanschluß 16 b versehen. Taktimpulse, die mit den erwähnten Lese taktimpulsen synchronisiert sind, oder diesen gleich sind, werden dem Taktimpulsanschluß 16 a zugeführt. Es zeigt sich, daß deshalb Taktimpulse mit einer Wieder holfrequenz von 4f _sc dem Register 15 zugeführt werden. Jeder dieser Taktimpulse dient zum Laden des Registers mit dem Digitalsignal, das durch die Summierschaltung 14 zugeführt ist. Der Rücksetzanschluß 16 b ist so ausge bildet, daß er mit einem Rücksetzsignal versorgt ist, das eine Wiederholfrequenz besitzt, die gleich der Zeilenauslesegeschwindigkeit vom Speicher 3 ist. Das heißt ein Rücksetzimpuls wird dem Rücksetzanschluß 16 b zuge führt, wenn die erste Videosignalabtastung eines Horizontalzeilenintervalls, das im Speicher 3 gespeichert ist, ausgelesen wird. Daher wird das Register 15 rück gesetzt und wird dessen Inhalt zu Beginn jedes Aus lese-Zeilenintervalls gelöscht.

Die Art und Weise, in der der digitale Integrator gemäß Fig. 2 arbeitet, wird nun mit Bezug auf die Signalvorläufe gemäß den Fig. 3A und 3B näher erläutert. Fig. 3A zeigt die Größe am Ende jedes Horizontalzeilen intervalls des ankommenden Videosignals, um die die Phase des durch den Schreibtaktgenerator 7 erzeugten Schreibtaktimpulses sich von der Phase des Burstsignals unterscheidet, das von dem ankommenden Videosignal abgetreten ist. Insbesondere gibt Fig. 3A die Phasen steuerung gegenüber dem Schreibtaktimpuls wieder. Zum Zeitpunkt t _H1 am Ende eines ersten Zeilenintervalls (bzw. d. h. zu Beginn des nächstfolgenden Zeileninter valls) kann die Phase der Schreibtaktimpulse einge stellt oder verschoben werden um den dargestellten negativen Betrag zwecks Synchronisation mit der Phase des abgetrennten Burstsignals. Dies gibt den Zeitbasisfehler wieder, der in dem ersten Horizontal zeilenintervall vorliegt. Zum Zeitpunkt t _H2 muß die Phase der Schreibtaktimpulse um den dargestellten positiven Betrag verschoben werden. Zum Zeitpunkt t _H3 muß die Phase der Schreibtaktimpulse um den darge stellten negativen Betrag verschoben werden und müssen positive und negative Phasenverschiebungen der Schreib taktimpulse zu Beginn der folgenden Zeilenintervalle durchgeführt werden, wie das zu den Zeitpunkten t _H4 und t _H5 dargestellt ist. Es zeigt sich, daß die Größe dieser Phasenverschiebungen, die durchgeführt werden müssen, um die Schreibtaktimpulse synchron zu den abgetrennten Burstsignalen zu machen, als Geschwindigkeitsfehler spannung durch den Geschwindigkeitsfehlerdetektor 11 erzeugt werden. Daher erzeugt gemäß Fig. 3A der Ge schwindigkeitsfehlerdetektor 11 die Geschwindigkeits fehlerspannung V _E zum Zeitpunkt t _H1.

Der A/D-Umsetzer 12 setzt die durch den Geschwindig keitsfehlerdetektor 11 erzeugte Geschwindigkeitsfehler spannung V _E in ein entsprechendes Digitalsignal um, wenn das Zeilenintervall der Videosignalabtastungen, die diesem Geschwindigkeitsfehler zugeordnet sind, aus dem Speicher 3 ausgelesen ist. Zusätzlich, wenn auch nicht dargestellt, wird dieses digitalisierte Geschwindigkeitsfehlersignal durch die Anzahl der Videosignalabtastungen geteilt, die in jedem Zeilen intervall enthalten sind (z. B. 910 Abtastungen beim erläuterten Beispiel), um so ein digitalisiertes Geschwindigkeitsfehlersignal zu erzeugen, das den Geschwindigkeitsfehler der ersten Videosignalabtastung wiedergibt, die aus dem Speicher 3 ausgelesen ist. Dieses geteilte digitalisierte Geschwindigkeitsfehler signal wird dem Eingang der Summierschaltung 14 zuge führt.

Zu Beginn eines Horizontalzeilenintervalls, d. h. zu Beginn des Zeilenintervalls, während dem Video signalabtastungen aus dem Speicher 3 ausgelesen werden, wird das Register 15 rückgesetzt und wird das Ge schwindigkeitsfehlersignal, das den Geschwindigkeits fehler der ersten Videosignalabtastung wiedergibt, der Summierschaltung 14 zugeführt. Abhängig von dem ersten Taktimpuls, der dem Anschluß 16 a des Registers 15 zuge führt wird, wird dieses digitalisierte Geschwindigkeits fehlersignal in das Register 15 geladen. Der Inhalt des Registers 15, der nur gleich der Größe des Ge schwindigkeitsfehlersignals ist, der der ersten Video signalabtastung, die aus dem Speicher 3 ausgelesen ist, zugeordnet ist, wird mit dem digitalisierten Geschwin digkeitsfehlersignal summiert, das der Summierschaltung 14 zugeführt ist, wobei das digitalisierte Geschwindigkeits fehlersignal dem Geschwindigkeitsfehler gleich bleibt, geteilt durch die Anzahl der in einem Zeilenintervall enthaltenen Abtastungen. Daher ist nun das Ausgangs signal der Summierschaltung 14 gleich der Summe des Inhalts des Registers 15 und des geteilten digitalisier ten Geschwindigkeitsfehlersignals, das dem Eingang der Summierschaltung 14 zugeführt ist.

Abhängig von dem nächsten Taktimpuls, der dem Anschluß 16 a zugeführt ist, wird das Ausgangssignal der Summier schaltung 14 in das Register 15 geladen und wird der fortgeschriebene Inhalt dieses Registers 15 zu dem geteilten digitalisierten Geschwindigkeitsfehlersignal addiert, das dem Eingang der Summierschaltung 14 zuge führt ist. Daher wird das Ausgangssignal der Summier schaltung 14 von Neuem erhöht. Dieser Vorgang setzt sich abhängig von jedem Taktimpuls fort, derart, daß das Ausgangssignal der Summierschaltung 14 inkrementell oder schrittweise zunimmt. Fig. 3B zeigt diese Zunahme im Ausgangssignal der Summierschaltung 14, die, wie es sich zeigt, der Integration der Geschwindigkeits fehlerspannung V _E entspricht. Da die Taktimpulse, die dem Anschluß 16 a zugeführt sind, eine Wiederholfrequenz gleich der Abtastfrequenz von 4f _sc besitzen, ergibt sich aus Fig. 3B, daß das Ausgangssignal der Summier schaltung 14 mit dieser Abtastgeschwindigkeit oder frequenz erhöht wird, derart, daß ein integriertes diskretes Geschwindigkeitsfehlerdatensignal bei jedem Taktimpuls erzeugt wird. Daher wird ein diskretes Geschwindigkeitsfehlerdatensignal durch den Geschwindig keitsfehlerdatensignalgenerator 13 dem Geschwindig keitsfehlerkompensator 4 synchron mit jeder Videosignal abtastung zugeführt, die dem Kompensator 4 vom Speicher 3 zugeführt ist. Das heißt jedes diskrete Geschwindigkeits fehlersignal, das vom Integrator gemäß Fig. 2 erzeugt ist, ist einer jeweiligen Videosignalabtastung zuge ordnet, und gibt deren Geschwindigkeitsfehler wieder, die aus dem Speicher 3 ausgelesen ist.

Wenn die letzte Videosignalabtastung, die in einem Zeitintervall ent halten ist, ausgelesen ist, wird das Register 15 (Fig. 2) rückgesetzt und wird der vorstehende Vorgang wiederholt, wie das in den Fig. 3A und 3B dargestellt ist. Daher arbeitet der Integrator gemäß Fig. 2 als digitaler Integrator zum Integrieren über ein Horizontalzeilen intervall des Geschwindigkeitsfehlers, der durch den Geschwindigkeitsfehlerdetektor 11 erfaßt ist, und durch den A/D-Umsetzer 12 digitalisiert ist.

Fig. 4 zeigt ein Blockschaltbild des Geschwindigkeits fehlerkompensators 4. Bei dem erläuterten Ausführungs beispiel, bei dem die Zeitbasiskorrektureinrichtung und der Geschwindigkeitsfehlerkompensator zum Korrigieren von Zeitbasis- und Geschwindigkeitsfehlern in einem Videosignalgemisch verwendet werden, ist der Geschwin digkeitsfehlerkompensator 4 mit getrennten Interpola toren 19 und 20 versehen, die zum Kompensieren von Geschwindigkeitsfehlern ausgebildet sind, die in den Abtastungen von den Leuchtdichte- bzw. Farbartkomponenten enthalten sind. Folglich wird der eine Interpolator als Leuchtdichtekomponente-Interpolator 19 und der andere als Farbartkomponente-Interpolator 20 bezeich net. Die Eingänge dieser Interpolatoren 19, 20 sind mit einem Leuchtdichte/Farbart-Separator 18 (Y/C) gekoppelt und die Ausgänge dieser Interpolatoren 19, 20 sind mit einem Leuchtdichte/Farbart-Kombinierer 21 (Y/C) gekoppelt.

Der Separator 18 ist mit einem Eingangsanschluß 17 ge koppelt für den Empfang der aus dem Speicher 3 ausge lesenen, aufeinanderfolgenden Videosignalabtastungen. Der Separator 18 kann ein Digitalfilter an sich bekannten Aufbaus sein (vgl. John P. Rossi in "Digital TV Comb Filter with Adaptive Features", International Conference on Video and Data Recording, [1976], S. 267 bis 279). Daher trennt der Separator 18 die vom Speicher 3 zuge führten Abtastungen in jeweilige Leuchtdichte- und Farbartkomponente-Abtastungen. Die Leuchtdichtekomponente- Abtastungen werden in einer weiter unten erläuterten Weise durch den Interpolator 19 kompensiert und die Farbartkomponente-Abtastungen werden durch den Inter polator 20 kompensiert. Die kompensierten Leuchtdichte- und Farbartkomponente-Abtastungen werden dann durch den Kombinierer 21 kombiniert, der beispielsweise einen Digitalmischer enthalten kann. Dieser Mischer kann invers zum digitalen Separator 18 gemäß den Prinzipien aufgebaut sein, wie sie in der vorstehenden Literaturstelle erläutert sind. Das Ausgangssignal des Mischers 21 wird dem Ausgangsanschluß 22 zugeführt, der seinerseits mit dem Ausgangsanschluß 5 gemäß Fig. 1 gekoppelt ist.

Jeder der Interpolatoren 19 und 20 ändert abhängig von den diskreten Geschwindigkeitsfehlerdatensignalen, die durch den Integrator gemäß Fig. 2 erzeugt sind, den Pegel oder Wert der aufeinanderfolgenden Leuchtdichte- und Farbartkomponente-Abtastungen derart, daß die Pegel dieser Abtastungen gleich den Pegeln gemacht werden, die solche Abtastungen zu den Zeiten haben würden, wenn sie aus dem Speicher 3 ausgelesen sind, wenn keine Geschwindigkeitsfehler vorliegen. Dies ist weiter unten näher erläutert.

Der Leuchtdichteabtastungspegelinterpolator 19 ist in Fig. 6 dargestellt. Dieser Interpolator 19 besteht aus Multiplizierern 35 und 36, einem Signalgenerator 34 und einer Summierschaltung 37. Ein Eingangsanschluß 30 ist so ausgebildet, daß er aufeinanderfolgende Leucht dichte-Abtastungen empfängt, die vom Speicher 3 ausge lesen sind und vom Digitalfilter 18 abgetrennt sind. Der Eingangsanschluß 30 ist mit dem Multiplizierer 35 über eine Verzögerungsschaltung 31 und eine selektive Verzögerungsschaltung 32 verbunden. Die Verzögerungs schaltung 31 ist so ausgebildet, daß sie eine Ver zögerung entsprechend einem Auslesetaktimpulsinter vall (1D) ausübt, derart, daß die am Ausgang auf tretende verzögerte Abtastung in Zeitübereinstimmung mit der nächstfolgenden Abtastung ist, die dem Ein gangsanschluß 30 zugeführt ist. Wie dargestellt, ist der Eingangsanschluß auch direkt mit einer anderen selektiven Verzögerungsschaltung 33 verbunden. Die selektiven Verzögerungsschaltungen 32 und 33 besitzen ähnlichen Aufbau, wobei ein Ausführungsbeispiel in Fig. 5 dargestellt ist. Der Zweck und die Arbeits weise der selektiven Verzögerungsschaltung 32 und 33 wird weiter unten erläutert.

Die Ausgänge der selektiven Verzögerungsschaltungen 32 und 33 sind mit den Multiplizierern 35 bzw. 36 ge koppelt. Es zeigt sich, daß wegen der durch die Verzögerungsschaltung 31 ausgeübten Verzögerungen um ein Taktimpulsintervall (1D) aufeinanderfolgende Leuchtdichtekomponente-Abtastungen in Zeitüberein stimmung den Multiplizierern 35 und 36 zugeführt werden.

Ein Signal VE₂, das die Größe des Geschwindigkeits fehlerdatensignals wiedergibt, das durch den Inte grator gemäß Fig. 2 erzeugt ist, wird dem Multiplizierer 36 zugeführt. Es wird daran erinnert, daß der Pegel oder Wert dieses Geschwindigkeitsfehlerdatensignals inkremen tell einmal in jedem Taktimpulsintervall zunimmt. Daher wird der Geschwindigkeitsfehler, der jeder der aufeinander folgenden Abtastungen, die dem Interpolierer gemäß Fig. 6 zugeführt sind, zugeordnet ist, ebenfalls dem Multiplizierer 36 zugeführt.

Es zeigt sich, daß das Geschwindigkeitsfehlersignal, das durch den Integrator gemäß Fig. 2 erzeugt ist, einen Zeitsteuerfehler wiedergibt und daß die diskreten Geschwindigkeitsfehlerdatensignale daher Zeitver schiebungen wiedergeben. Üblicherweise ist der Zeit fehler, der durch das Geschwindigkeitsfehlerdaten signal wiedergegeben ist, kleiner als die Dauer 1D des Auslesetaktimpulsintervalls. Es ist jedoch möglich, daß ernsthaftere Geschwindigkeitsfehler vorliegen können und die Zeitverschiebungen, die durch das Geschwindigkeits fehlerdatensignal wiederzugeben ist, deshalb größer als 1 Taktimpulsintervall sein kann. Beispiels weise kann der Geschwindigkeitsfehler größer als 1D oder größer als 2D oder größer als 3D usw. sein. Folglich kann das Geschwindigkeitsfehlerdatensignal aus mehreren Bit bestehen, wie ein 10-Bit-Signal, wobei die höchstwertigen Bit, wie die beiden höchst wertigen Bit angegeben, ob der Geschwindigkeitsfehler kleiner als 1D oder zwischen 1D und 2D oder zwischen 2D und 3D usw. ist. Die übrigen Bit niedriger Wertig keit geben die absolute Größe des Geschwindigkeits fehlers wieder. Die Bit höherer Wertigkeit des Geschwindigkeitsfehlerdatensignals werden durch VE₁ wiedergegeben und die Bit niedriger Wertigkeit des Geschwindigkeitsfehlerdatensignals werden durch VE₂ wiedergegeben. Wie in Fig. 6 dargestellt, werden die niedriger-wertigen Bit VE₂ jedes diskreten Geschwindig keitsfehlerdatensignals dem Multiplizierer 36 zuge führt. Die höher-wertigeren Bit VE₁ jedes diskreten Geschwindigkeitsfehlerdatensignals werden den selektiven Verzögerungsschaltungen 32 und 33 zugeführt. Die niedriger-wertigen Bit VE₂ geben den Geschwindigkeits fehler x jeder ausgelesenen Leuchtdichtekomponente Abtastungen wieder.

Wie ebenfalls in Fig. 6 dargestellt, werden die niedri ger-wertigen Bit VE₂ des Geschwindigkeitsfehlerdaten signals einem Signalgenerator 34 zugeführt, der so ausgebildet ist, daß er ein Mehrbit-Digitalsignal erzeugt, das die Differenz zwischen einer Auslese taktperiode 1D und dem Geschwindigkeitsfehler x wieder gibt. Der Signalgenerator 34 erzeugt ein Signal, das, für die Zwecke der vorliegenden Betrachtung, den Wert (1-x) besitzt. Dieser Signalgenerator 34 kann beispielsweise einen Subtrahierer oder auch einen adressierbaren Speicher enthalten, der mehrere Speicher plätze aufweiset, wobei jeder Speicherplatz den Digital wert (1-x) speichert und jeder Speicherplatz durch den Wert x adressierbar ist, der durch die niedriger-wertigen Bit VE₂ des Geschwindigkeitsfehlerdatensignals wiedergegeben ist. Der Ausgang des Signalgenerators 34 ist mit dem Multiplizierer 35 gekoppelt.

Der Summierer 37 ist mit den Ausgängen der Multiplizierer 35 und 36 gekoppelt und so ausgebildet, daß er die Produkte digital summiert oder addiert, die durch jeden der Multiplizierer 35, 36 erzeugt sind. Der Ausgang der Summierschaltung 37 ist mit einem Ausgangsanschluß 38 gekoppelt und führt diesem eine pegelkompensierte Leuchtdichtekomponente-Abtastung zu. Der Anschluß 38 ist seinerseits mit einem entsprechenden Eingang des Mischers 21 (Fig. 4) gekoppelt.

Die Arbeitsweise des Interpolators gemäß Fig. 6 wird im folgenden mit Bezug auf die graphische Darstellung gemäß Fig. 7 näher erläutert. Die Gerade R gibt die Leuchtdichtekomponente wieder, die aus dem Speicher 3 ausgelesen ist und einen Geschwindigkeitsfehler enthält. Insbesondere wird die Abtastung a zum Zeitpunkt t₁ aus gelesen und wird die nächstfolgende Abtastung b zu einem Zeitpunkt t₂ ausgelesen. Fig. 7 zeigt das Lesetaktinter vall 1D, das diese aufeinanderfolgende Abtastungen a und b trennt. Es ist angenommen, daß der Geschwindig keitsfehler der Abtastung a gleich x ist, und der Wert x durch die niedrigwertigen Bit VE₂ des Geschwindig keitsfehlerdatensignals wiedergegeben ist, das durch den Integrator gemäß Fig. 2 zu dem Zeitpunkt erzeugt wird, zu dem die Abtastung a ausgelesen wird. Wie erwähnt, gibt der Geschwindigkeitsfehler eine Zeitverschiebung wieder, mit der die Abtastung, in diesem Fall die Abtastung a, in den Speicher 3 eingeschrieben und aus diesem ausgelesen wird. Zur Beseitigung dieses Geschwindigkeitsfehlers sollte die Abtastung a zum Zeitpunkt t _x1 ausgelesen werden. Daher wird eine richtige geschwindigkeitsfehler korrigierte Leuchtdichtekomponente durch die Gerade S gemäß Fig. 7 wiedergegeben. Wenn die Leuchtdichte abtastungen, die aus dem Speicher 3 ausgelesen werden, zum Auslöschen des Geschwindigkeitsfehlers zeitverschoben werden, wird die sich ergebende Leuchtdichtekomponente durch die Abtastung wiedergegeben, die die Gerade S definieren. Daher sollte die geschwindigkeitsfehler korrigierte Abtastung, die aus dem Speicher 3 zum Zeit punkt t₁ ausgelesen wird, den Pegel oder Wert y′ besitzen. Selbstverständlich ist zum Zeitpunkt t₁ der tatsächliche Pegel der Abtastung gleich dem Pegel a, der, wie sich das zeigt, um den Betrag x von dem richtigen Zeitpunkt t ₁ zeitverschoben ist, zu dem es ausgelesen werden sollte. Das heißt, der Pegel der Abtastung a der zum Zeitpunkt t₁ ausge lesen wird, würde den Wert y′ besitzen, wenn kein Geschwindigkeitsfehler beim Einschreiben der Abtastungen vorgelegen hätte. Der Interpolator gemäß Fig. 6 bewirkt eine Berechnung des Pegels y, den die Abtastunga zum Zeitpunkt t₁ haben sollte, wenn kein Geschwindigkeits fehler in den Leuchtdichtekomponente-Abtastungen vorge legen hätte.

Die trigonometrische Beziehung, die in Fig. 7 darge stellt ist, ergibt sich somit zu:

y = (b-a)x+a (2),

y = a(1-x)+bx (3).

Der Signalgenerator 34, die Multiplizierer 35 und 36 und die Summierschaltung 37 gemäß Fig. 6 dienen zur Ausführung der Gleichung (3). Daher erzeugt der Multi plizierer 36 das Produkt bx, wobei b die Größe der Leuchtdichteabtastung ist, die gerade aus dem Speicher 3 ausgelesen wird und wobei x die Größe des Geschwindig keitsfehlers ist, wie er durch das Geschwindigkeits fehlerdatensignal wiedergegeben wird, das durch den Integrator gemäß Fig. 2 erzeugt ist. Es zeigt sich, daß der Geschwindigkeitsfehler der vorhergehenden Abtastung a im wesentlichen der gleiche wie der Ge schwindigkeitsfehler der vorliegenden Abtastung b ist, derart, daß der Geschwindigkeitsfehler x entweder der Abtastung a oder der Abtastung b zugeordnet werden kann.

Der Multiplizierer 35 erzeugt das Produkt a (1-x) und die Summierschaltung 37 summiert die Produkte der Multiplizierer 35 und 36 zum Erzeugen der pegel kompensierten Abtastung y in Übereinstimmung mit der Gleichung (3). Daher besitzt die kompensierte Abtastung y einen Wert, der gleich dem Wert ist, den die Abtastung a zu einem Zeitpunkt t₁ haben sollte, wenn kein Ge schwindigkeitsfehler vorliegt. Das heißt der Wert der Ab tastung y entspricht dem Pegel der geschwindigkeits fehlerkorrigierten Leuchtdichtekomponente, die durch die Gerade S (Fig. 7) zum Zeitpunkt t₁ gezeigt ist.

Jede der selektiven Verzögerungsschaltung 32 und 33 kann den Aufbau gemäß Fig. 5 besitzen und aus kaskaden geschalteten 1D-Verzögerungselementen 23, 24, 25 und 26 bestehen. Jede dieser Verzögerungselemente ist so ausgebildet, daß es eine Verzögerung entsprechend einer Lesetaktperiode ausübt. Der Ausgang jedes Verzögerungselementes ist mit einem entsprechenden Anschluß einer Schalteinrichtung 28 verbunden, die schematisch als einen bewegbaren Kontakt aufweisend dargestellt ist, der selektiv mit einer der darge stellten Anschlüsse verbindbar ist. Eine Ausführungs form der Schalteinrichtung 28 ist ein Multiplexer mit mehreren Eingängen, deren jeder selektiv mit einem Ausgang abhängig von einem zugeführten Steuersignal verbindbar ist. Gemäß Fig. 5 besteht das Steuersignal aus dem höherwertigen Bit VE₁ des Geschwindigkeits fehlerdatensignals, das durch den Integrator gemäß Fig. 2 erzeugt ist. Abhängig vom Wert dieser höher- wertigen Bit VE₁ ist der Ausgang des Multiplexers oder der Schalteinrichtung 28 mit einem entsprechenden der Eingänge oder Anschlüsse verbunden.

Wenn die selektive Verzögerungsschaltung gemäß Fig. 5 als Verzögerungsschaltung 32 gemäß Fig. 6 verwendet wird, ist deren Eingangsanschluß 27 mit aufeinanderfolgenden verzögerten Leuchtdichtekomponente-Abtastungen a ver sorgt. In gleicher Weise ist, wenn die selektive Ver zögerungsschaltung als Verzögerungsschaltung 33 ver wendet wird, der Eingangsanschluß 27 mit aufeinander folgenden Leuchtdichtekomponente-Abtastungen b ver sorgt. Abhängig von der Größe des Geschwindigkeits fehlers der Abtastung, die der selektiven Verzögerungs schaltung zugeführt wird, ist, wie durch die höher wertigen Bit VE₁ des Geschwindigkeitsfehlerdatensignals wiedergegeben, der Ausgang der Schalteinrichtung 28 mit einem entsprechenden deren Eingänge verbunden, wodurch die Leuchtdichtekomponente-Abtastung dem Ausgangs anschluß 29 mit einer Verzögerung entsprechend 1D, 2D, 3D oder 4D zugeführt wird, abhängig davon, mit welchem der jeweiligen Anschlüsse der Ausgang der Schalt einrichtung 28 verbunden ist.

Fig. 8 zeigt ein Blockschaltbild eines Farbartkomponente- Interpolators 20. Dieser Interpolator 20 ist für den gleichen Zweck wie der zuvor erwähnte Leuchtdichtekomponente- Interpolator 19 vorgesehen, d. h. zum Modifizieren bzw. Ändern des Pegels oder Wertes der Farbartkomponente- Abtastung, die aus dem Speicher 3 ausgelesen ist, derart, daß dieser Pegel gleich dem Pegel gemacht wird, den sie zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen wäre, wenn kein Geschwindigkeitsfehler vorgelegen hätte. Der Farbartkomponente-Interpolator 20 gemäß Fig. 8 besteht aus Multiplizierern 43 und 44, einer Summierschal tung 45 und Signalgeneratoren 47 und 48. Der Multiplizierer 43 ist über eine Verzögerungsschaltung 40 mit einem Eingangsanschluß 39 gekoppelt. Die Verzögerungsschaltung 40 ist so ausgebildet, daß sie jede dieser Abtastungen um eine Zeitverzögerung verzögert, die einer Lesetakt periode (1D) gleich ist. Der Multiplizierer 44 ist auch mit dem Eingangsanschluß 39 gekoppelt und ist so ausge bildet, daß er die Farbartkomponente-Abtastung empfängt, die dann vom Speicher 3 ausgelesen ist. Daher empfangen wegen der Verzögerungsschaltung 40 die Multiplizierer 43 und 44 die unmittelbar vorhergehende bzw. die vorlie gende Farbartkomponente-Abtastung in übereinstimmender Zeitbeziehung (Zeitkoinzidenz). Die unmittelbar vor hergehende Farbartkomponente-Abtastung a wird dem Multiplizierer 43 zugeführt und die vorliegende Farb artkomponente-Abtastung b wird dem Multiplizierer 44 zugeführt. Zusätzlich sind selektive Verzögerungsschal tungen 41 und 42, die ähnlich den erläuterten Ver zögerungsschaltungen 32 und 33 sein können und die ausführlich mit Bezug auf Fig. 5 erläutert worden sind, mit den Eingängen der Multiplizierer 43 bzw. 44 ver bunden und dienen im wesentlichen dem gleichen Zweck wie die erwähnten selektiven Verzögerungsschaltungen 32 und 33. Das heißt die Verzögerungsschaltungen 41 und 42 dienen zur Kompensation von Geschwindigkeitsfehlern mit Größen, die größer als 1 Lesetaktperiode sind. Wie dargestellt, werden die höherwertigen Bit-VE₁ des Geschwindigkeitsfehlerdatensignals, das durch den Integrator gemäß Fig. 2 erzeugt ist, den selektiven Verzögerungsschaltungen 41 und 42 zugeführt und dienen zum Erreichen der Zeitverzögerung, die durch diese auf die Farbkomponente-Abtastungen ausgeübt wird.

Die Signalgeneratoren 47 und 48 sind zum Empfang von niederwertigeren Bit-VE₂ des Geschwindigkeitsfehler datensignals angeschlossen, wobei diese Bit den Geschwindigkeitsfehler x wiedergeben, der weiter oben erläutert ist. Der Signalgenerator 47 ist so ausge bildet, daß er ein Mehrbit-Digitalsignal erzeugt, das cos (π/2) x wiedergibt und der Signalgenerator 48 ist so augebildet, daß er ein Mehrbit-Digitalsignal erzeugt, das sin (π/2) x wiedergibt. Die Signalgenera toren 47 und 48 können adressierbare Speichereinrichtungen mit mehreren Speicherplätzen aufweisen, wobei jeder Speicherplatz durch den Wert x adressierbar ist, der durch die niedrigwertigen Bit VE₂ wiedergegeben ist, wobei jeder adressierte Speicherplatz ein Digitalsignal speichert, das

cos (π/2) x bzw. sin (π/2) x

wiedergibt. Die Ausgänge der Signalgeneratoren 47 und 48 sind mit den Multiplizierern 43 und 44 gekoppelt. Der Multiplizierer 43 ist so ausgebildet, daß er ein Digitalsignal erzeugt, das das Produkt a cos (π/2) x wiedergibt, und deren Multi plizierer 44 ist so ausgebildet, daß er ein Digital signal erzeugt, das das Produkt b sin (π/2) x wieder gibt. Diese durch die Multiplizierer 43 und 44 erzeugte Ausgangssignale werden in der Summierschaltung 44 summiert, die ein Ausgangssignal y erzeugt, mit

y = a cos (π/2) x + b sin (π/2) x.

Dieses Ausgangssignal y wird dem Ausgangsanschluß 46 zugeführt und ist die Farb artkomponente-Abtastung, die zur Korrektur bezüglich Geschwindigkeitsfehlern kompensiert worden ist.

Die Arbeitsweise des Interpolators gemäß Fig. 8 er gibt sich am besten unter Bezug auf die graphischen Darstellungen gemäß Fig. 9A und 9B. Es zeigt sich, daß die Farbartkomponente des Videosignals auf den üblichen Farbhilfsträger amplitudenmoduliert ist, dessen Frequenz f _sc ist. Fig. 9A gibt einen Halbzyklus des amplituden modulierten Farbhilfsträgers wieder. Es sei angenommen, daß zwei aufeinanderfolgende Farbartkomponente-Abtastungen, die in den Speicher 3 eingeschrieben sind und aus diesem ausgelesen werden, Abtastungen a bzw. b sind. Da das eingangsseitige Farbvideosignalgemisch mit der Abtast geschwindigkeit bzw. -frequenz 4f _sc abgetastet wird, ergibt sich, daß die Abtastungen a und b voneinander um einen Winkelbetrag von π/2 getrennt sind. Es sei weiter angenommen, daß die Abtastungen a und b den Ge schwindigkeitsfehler x, wie dargestellt, besitzen. Daher sollte, obwohl die Abtastung a aus dem Speicher 3 zum Zeitpunkt t₁ ausgelesen wird, wegen dieses Ge schwindigkeitsfehlers die Abtastung aus dem Speicher 3 zum Zeitpunkt t _x ausgelesen werden. Ohne Geschwindigkeits fehler würde die Farbartkomponente als Kurve S auftreten, die in Strichlinien in Fig. 9A dargestellt ist. Wegen des Geschwindigkeitsfehlers in der Farbartkomponente tritt jedoch die tatsächliche Farbartkomponente, die aus dem Speicher 3 ausgelesen ist, in analoger Version als Kurve R auf.

Aus der Kurve S ergibt sich, daß ohne Geschwindigkeits fehler x die Farbartkomponente-Abtastung zum Zeitpunkt t₁ den Wert y haben würde. Der Zweck des Interpolators gemäß Fig. 8 ist es, den Abtastwert y abhängig von den aufeinanderfolgenden Abtastungen a und b zu berech nen oder zu interpolieren, wobei die aufeinanderfolgenden Abtastungen aus dem Speicher 3 zum Zeitpunkt t₁ bzw t₂ ausgelesen werden. Der Abtastungswert y kann aus dem Phasen- oder Zeigerdiagramm erhalten werden, das dem Signalverlauf gemäß Fig. 9A entspricht. Dieses Phasen- oder Zeigerdiagramm ist in Fig. 9B dargestellt.

Aus den Fig. 9A und 9B ergibt sich, daß die Abtastung a bei einem willkürlichen Winkel R des Farbhilfsträger zyklus erhalten wird. Fig. 9B zeigt den der Abtastung a entsprechenden Vektor. Selbstverständlich tritt die nächstfolgende Abtastung b zum Winkel π/2 in Anschluß an das Auftreten der Abtastung a auf. Fig. 9B zeigt auch den der Abtastung b entsprechenden Vektor. Nun tritt die Abtastung y zu einem verzögerten Zeitpunkt entsprechend dem Geschwindigkeitsfehler x auf. Die Winkeldarstellung dieser Verzögerungszeit entspricht α, und es zeigt sich, daß gilt α = (π/2) x. Fig. 9B gibt den der Abtastung y entsprechenden Vektor wieder. Aus Fig. 9B ergibt sich, daß die Abtastungen a und b den beiden Schenkeln eines rechtwinkligen Dreiecks entsprechen. Die Hypotenuse dieses Dreiecks ist deshalb gleich . Es zeigt sich weiter, daß die kompensierte Abtastung y gemäß Fig. 9B gleich einem Schenkel eines anderen recht winkligen Dreiecks ist, dessen Hypotenuse ebenfalls gleich ist. Folglich ergibt sich der Wert der kompensierten Farbartkomponente-Abtastung y gemäß:

y = b sin α + a cos α (7).

Es zeigt sich daher, daß der Interpolator gemäß Fig. 8 die Gleichung (7) ausführt. Falls die Größe des Ge schwindigkeitsfehlers x eine Lesetaktperiode über schreitet, arbeiten die selektiven Verzögerungsschal tungen 41 und 42 in der weiter oben mit Bezug auf Fig. 5 erläuterten Weise zur Kompensation bezüglich dieser Größe des Geschwindigkeitsfehlers.

Daher gibt der Ausgangsanschluß 46 (Fig. 8) ein Mehrbit- Digitalsignal ab, das die kompensierte Farbartkompo nente-Abtastung y in Übereinstimmung mit der Gleichung (7) wiedergibt. Diese kompensierte Farbartkomponente- Abtastung wird im Mischer 21 (Fig. 4) mit der kompen sierten Leuchtdichtekomponente-Abtastung kombiniert, die durch den Interpolator gemäß Fig. 6 erzeugt ist, um am Ausgangsanschluß 22 (Fig. 4) kompensierte Abtastungen des aus dem Speicher 3 ausgelesenen Farbvideosignal gemisches abzugeben. Es zeigt sich daher, daß der Pegel jeder aus dem Speicher 3 ausgelesenen Abtastung so geändert wird, daß er gleich dem Pegel ist, den sie zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen würde, wenn kein Geschwindigkeitsfehler vorliegen würde.

Wenn auch die vorliegende Erfindung insbesondere mit Bezug auf ein bevorzugtes Ausführungsbeispiel darge stellt worden ist, ergibt sich, daß andere Ausführungs formen möglich sind. Beispielsweise kann, obwohl das ankommende Videosignal mit einer Frequenz von 4f _sc abgetastet wird, auch eine Abtastfrequenz von 3f _sc verwendet werden. Es zeigt sich, daß die Lesetakt frequenz ebenfalls 3f _SC sein kann. Weiterhin können die dargestellte Zeitbasiskorrektureinrichtung und der Geschwindigkeitsfehlerkomponente bei anderen perio dischen Informationssignalen verwendet werden und müssen nicht nur für Farbvideosignalgemische verwen det werden. Abhängig von der Zusammensetzung solcher periodischer Informationssignale kann gegebenenfalls entweder der Interpolator 19 (Fig. 6) oder der Inter polator 20 (Fig. 8) weggelassen sein.

Claims

1. Geschwindigkeitsfehlerkompensator zur Verwendung in einer Zeitbasiskorrektureinrichtung,
mit einem Hauptspeicher, in den aufeinanderfolgende Abtastungen eines Videosignals mit einer mit Zeitbasis fehlern in dem Videosignal synchronisierten Einschreib geschwindigkeit einschreibbar sind, derart, daß mehrere Zeilen des Videosignals in dem Hauptspeicher gespeichert sind, und aus dem die aufeinanderfolgenden Abtastungen mit konstanter Auslesegeschwindigkeit auslesbar sind, und
mit einem Geschwindigkeitsfehlerdetektor zum Erfassen von Geschwindigkeitsfehlern in aufeinanderfolgenden Zeilen der in den Hauptspeicher eingeschriebenen Videosignale,
gekennzeichnet durch,
einen Abtastungspegelkompensator (4) zur Kompensation des Pegels einer aus dem Hauptspeicher ausgelesenen Abtastung abhängig von dem erfaßten Geschwindig keitsfehler derart, daß der Pegel der ausgelesenen Abtastung so änderbar ist, daß er dem Pegel gleich ist, den die ausgelesene Abtastung zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen ist, wenn sie keinen Geschwindigkeitsfehler besitzt.

2. Kompensator nach Anspruch 1, dadurch gekennzeichnet, daß das Videosignal ein Farbvideosignal mit einer Leuchtdichte und einer Farbartkomponente ist und jede Abtastung aus einem Mehrbit-Digitalsignal besteht und daß der Abtastungspegelkompensator enthält:
einen digitalen Separator (18) zum Abtrennen von Leuchtdichtekomponente-Abtastungen (Y) und Farb artkomponente-Abtastungen (C) von den von dem Hauptspeicher aufeinanderfolgend ausgelesenen Abtastungen,
einen Leuchtdichteabtastung-Interpolator (19), der mit dem Digitalseparator (18) gekoppelt ist zum Erzeugen einer interpolierten Leuchtdichte abtastung (y _Y) abhängig von aufeinanderfolgenden Leuchtdichtekomponente-Abtastungen (a _Y, b _Y), die zugeführt sind, wobei die interpolierte Leucht dichteabtastung einen Wert gleich dem Wert besitzt, den eine der zugeführten aufeinanderfolgenden Leuchtdichtekomponente-Abtastungen zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen ist, wenn kein Geschwindigkeitsfehler vorliegt,
einen Farbartabtastung-Interpolator (20), der mit dem Digitalseparator (18) gekoppelt ist zum Erzeugen einer interpolierten Farbartabtastung (y _C) abhängig von aufeinanderfolgenden Farbart komponente-Abtastungen (a _C, b _C), die zugeführt sind, wobei die interpolierte Farbartabtastung einen Wert gleich dem Wert besitzt, den eine der zugeführten aufeinanderfolgenden Farbart komponente-Abtastungen zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen ist, wenn sie keinen Geschwindigkeitsfehler besitzt, und
eine Kombinationsschaltung (21) zum Kombinieren der interpolierten Leuchtdichte-(y _Y)- und Farbart- (y _C)-Abtastungen zum Erzeugen interpolierter Farbvideosignalabtastungen.

3. Kompensator nach Anspruch 2, dadurch gekennzeichnet, daß der Leuchtdichteabtastung-Interpolator aufweist:
einen ersten Multiplizierer (36) zum Multiplizieren einer der aufeinanderfolgenden Leuchtdichtekomponente- Abtastungen (b _Y) mit einem Faktor x, der eine Funktion des erfaßten Geschwindigkeitsfehlers ist,
einen zweiten Multiplizierer (35) zum Multiplizieren der unmittelbar vorhergehenden der aufeinander folgenden Leuchtdichtekomponente-Abtastungen (a _Y) mit einem Faktor (1 - x) und
eine Summierschaltung (37) zum Summieren der multiplizierten Abtastungen, die durch ersten bzw. zweiten Multiplizierer erzeugt sind.

4. Kompensator nach Anspruch 3, dadurch gekennzeichnet, daß der Geschwindigkeitsfehlerdetektor einen Digital integrierer enthält zum Integrieren des erfaßten Geschwindigkeitsfehlers über eine Zeitperiode, die gleich dem Horizontalzeilenintervall des Video signals ist, um so für jede Leuchtdichtekomponente- Abtastung ein digitales Geschwindigkeitsfehlersignal x zu erzeugen, das den Geschwindigkeitsfehler der Abtastung wiedergibt, wobei der Faktor x dem digitalen Geschwindig keitsfehlersignal x gleich ist.

5. Kompensator nach Anspruch 4, gekennzeichnet durch eine Verzögerungsschaltung (32, 33) zum selektiven Verzögern der einen und der unmittelbar vorhergehenden Leuchtdichtekomponente-Abtastung um ein ganzzahliges Vielfaches des Abtastintervalls (1D), das die eine und die unmittelbar vorhergehende Leuchtdichte komponente-Abtastung trennt, abhängig von der Größe des digitalen Geschwindigkeitsfehlersignals, wenn das digitale Geschwindigkeitsfehlersignal das Abtast intervall überschreitet.

6. Kompensator nach Anspruch 5, dadurch gekennzeichnet, daß die Verzögerungsschaltung ein erstes und ein zweites Verzögerungsglied (31, 32) aufweist zum Zuführen der einen und der unmittelbar vorhergehenden Leuchtdichte komponente-Abtastung zum ersten bzw. zum zweiten Multi plizierer, wobei jedes Verzögerungsglied (31, 32) aus mehreren kaskadengeschalteten Verzögerungselementen (23, 24, 25, 26) die jeweils eine Zeitverzögerung gleich dem Abtastintervall besitzen, einem Ausgangs anschluß (29) und einer Schalteinrichtung (28) besteht, die abhängig von dem digitalen Geschwindigkeitsfehler signal (VE₁) selektiv den Ausgang eines der kaskaden geschalteten Verzögerungselemente mit dem Ausgangs anschluß verbindet, wodurch jede Verzögerungsschaltung (31, 32) eine Verzögerung erreicht, die größer als die Größe des digitalen Geschwindigkeitsfehlersignals ist.

7. Kompensator nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß der Farbartkomponente- Interpolator enthält:
einen ersten Multiplizierer (44) zum Multiplizieren einer der aufeinanderfolgenden Farbartkomponente- Abtastungen (b _C) um einen Faktor sin α, wobei α eine Funktion des erfaßten Geschwindigkeits fehlers ist,
einen zweiten Multiplizierer (43) zum Multiplizieren der unmittelbar vorhergehenden der aufeinander folgenden Farbartkomponente-Abtastungen (a _C), um einen Faktor cos α und
eine Summierschaltung (45) zum Summieren der multiplizierten Abtastungen, die durch ersten bzw. zweiten Multiplizierer erzeugt sind.

8. Kompensator nach Anspruch 7, dadurch gekennzeichnet, daß die aufeinanderfolgenden Farbartkomponente-Abtastungen die Wiederholfrequenz 4f _sc besitzen, wobei f _sc die Farbarthilfsträgerfrequenz des Farbvideosignals ist und wobei α = (π/2)x ist, dabei stellt x ein Maß für den Geschwindigkeits fehler dar.

9. Kompensator nach Anspruch 8, dadurch gekennzeichnet, daß der Geschwindigkeitsfehlerdetektor einen Digital integrierer enthält zum Integrieren des erfaßten Geschwindigkeitsfehlers über eine Zeitperiode, die gleich einem Horizontalzeilenintervall des Videosignals ist, um auf diese Weise für jede Farbartkomponente-Abtastung ein digitales Geschwindigkeitsfehlersignal x zu erzeugen, das den Geschwindigkeitsfehler der Abtastung wiedergibt.

10. Kompensator nach Anspruch 9, gekennzeichnet durch eine Verzögerungsschaltung (41, 42) zum selektiven Verzögern der einen und der unmittelbar vorhergehenden Farbartkomponente-Abtastung um ein ganzzahliges Viel faches des Abtastintervalls (1D), das die eine und die unmittelbar vorhergehende Farbartkomponente-Abtastung trennt, abhängig von der Größe des digitalen Geschwindig keitsfehlersignals, wenn das digitale Geschwindigkeits fehlersignal das Abtastintervall überschreitet.

11. Kompensator nach Anspruch 10, dadurch gekennzeichnet, daß die Verzögerungsschaltung ein erstes und ein zweites Verzögerungsglied (41, 42) aufweist zum Zuführen der einen und der unmittelbar vorhergehenden Farbartkomponente- Abtastung zu dem ersten bzw. zu dem zweiten Multiplizierer wobei jedes Verzögerungsglied (41, 42) mehrere kaskaden geschaltete Verzögerungselemente (23, 24, 25, 26), die jeweils eine Zeitverzögerung gleich einem Abtastintervall besitzen, einen Ausgangsanschluß (29) und eine Schalt einrichtung (28) aufweist, die abhängig von dem digitalen Geschwindigkeitsfehlersignal (VE₁) selektiv den Ausgang des einen der kaskadengeschalteten Verzögerungs elemente mit dem Ausgangsanschluß koppelt, wobei die Verzögerungsschaltung eine Verzögerung ausübt, die größer als die Größe des digitalen Geschwindigkeits fehlersignals ist.

12. Kompensator nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Abtastungspegelkompensator einen Interpolator aufweist, der aufeinanderfolgende aus dem Hauptspeicher ausge lesene Abtastungen und ein Geschwindigkeitsfehlerdaten signal empfängt, das den Geschwindigkeitsfehler einer der aufeinanderfolgenden Abtastungen wiedergibt, um daraus eine kompensierte Abtastung mit einer wirksamen Größe abhängig von den aufeinanderfolgenden Abtastungen und dem Geschwindigkeitsfehlerdatensignal zu erzeugen.

13. Kompensator nach Anspruch 12, dadurch gekennzeichnet, daß eine der aufeinanderfolgenden Abtastungen durch ein Mehrbit-Digitalsignal b wiedergegeben ist, wobei die unmittelbar vorhergehende der aufeinanderfolgenden Abtastungen durch ein Mehrbit-Digitalsignal a wieder gegeben ist und wobei das Geschwindigkeitsfehlerdatensignal durch ein Mehrbit-Digitalsignal x wiedergegeben ist, und daß der Interpolator eine Schaltung aufweist zum Erzeugen der kompensierten Abtastung, die durch ein Mehrbit-Digitalsignal y wiedergegeben ist, mit y = a(1 - x) + bx.

14. Kompensator nach Anspruch 12, dadurch gekennzeichnet, daß eine der aufeinanderfolgenden Abtastungen durch ein Mehrbit-Digitalsignal b wiedergegeben ist, die unmittelbar vorhergehende der aufeinanderfolgenden Abtastungen durch ein Mehrbit-Digitalsignal a wiedergegeben ist und das Geschwindigkeitsfehlerdatensignal durch ein Mehrbit- Digitalsignal x wiedergegeben ist und daß der Inter polator eine Schaltung aufweist zum Erzeugen der kompensierten Abtastung, die durch ein Mehrbit-Digital signal y wiedergegeben ist, mit y = b sin (π/2)x + a cos (π/2)x.