AT389608B - Digitaler geschwindigkeitsfehlerkompensator - Google Patents

Description

Nr. 389608

Die Erfindung betrifft einen Geschwindigkeitsfehlerkompensator für eine Zeitbasiskorrektureinrichtung, mit einem Hauptspeicher, in den aufeinanderfolgende Abtastungen eines Videosignals mit einer mit Zeitbasisfehlem in dem Videosignal synchronisierten Einschreibgeschwindigkeit einschreibbar sind, derart, daß mehrere Zeilen des Videosignals in dem Hauptspeicher gespeichert sind, und aus dem die aufeinanderfolgenden Abtastungen mit 5 konstanter Auslesegeschwindigkeit auslesbar sind, und mit einem Geschwindigkeitsfehlerdetektor zum Erfassen von Geschwindigkeitsfehlem in aufeinanderfolgenden Zeilen der in den Hauptspeicher eingeschriebenen Videosignale. „

Zeitbasisfehler, die Frequenz- und/oder Phasenfehler sind, werden häufig in Informationssignale eingeführt, die von einem Aufzeichnungsmedium wiedergegeben werden. Wenn beispielsweise Videosignale auf einem ; 10 Magnetband, wie mittels eines Videobandgerätes (VTR), aufgezeichnet sind, können Zeitbasisfehler in diejenigen %

Videosignale eingeführt werden, die abgespielt bzw. wiedergegeben werden. Solche Zeitbasisfehler beruhen auf beispielsweise der Dehnung oder der Schrumpfung des Magnetbandes, nachdem die Videosignale aufgezeichnet worden sind, einer Änderung der Geschwindigkeit, mit der das Magnetband während der Wiedergabebetriebsart angetrieben wird, gegenüber derjenigen während der Aufzeichnungsbetriebsart, Änderungen in der 15 Geschwindigkeit, mit der die Wiedergabeköpfe das Magnetband während der Aufzeichnungs- und Wiedergabebetriebsarten in einem sogenannten Schrägspur-VTR abtasten, und dergleichen. Wenn die wiedergegebenen Videosignale auf einem Femsehmonitor oder -empfänger dargestellt werden, können die Zeitbasisfehler dort so auftreten, daß sie als unerwünschte Effekte wie Jitter (Zittern), Helligkeitsverzerrungen, fehlerhafte Farbdarstellung und dergleichen erscheinen. 20 Es sind Zeitbasiskorrektmeinrichtungen bekannt, durch die die erwähnten Zeitbasisfehler im wesentlichen aus den wiedergegebenen Videosignalen entfembar sind (vgl. US-PS 38 60 952). Üblicherweise werden die wiedergegebenen Videosignale aus deren üblichen analogen Form in digitale Form umgesetzt und werden die digitalen Videosignale in einem Digitalspeicher zwischengespeichert. Aufeinanderfolgende Abtastungen des Videosignals werden in den Speicher mit einer Einschreibtaktrate oder -geschwindigkeit eingeschrieben, die mit 25 den erfaßten Zeitbasisfehlem synchronisiert ist. Wenn einmal eine Zeile der Videosignalabtastungen gespeichert ist, werden die gespeicherten Abtastungen - jeweils mit einer festen Standard-Auslesetaktrate oder -geschwindigkeit ausgelesen. Da die Videosignalabtastungen synchron zu den Zeitbasisfehlem eingeschrieben und mit einer festen Geschwindigkeit ausgelesen werden, werden die Zeitbasisfehler im wesentlichen entfernt Die ausgelesenen Videosignale werden dann zurück in analoge Form umgesetzt und können dargestellt, übertragen 30 oder in anderer Weise verarbeitet werden, wobei sie fiei von unerwünschten Zeitbasisfehlem sind.

Die erwähnte übliche Zeitbasiskorrektureinrichtung berücksichtigt jedoch nicht Geschwindigkeitsfehler. Der Geschwindigkeitsfehler eines Videosignals ist der Zeitbasisfehler, der über den gesamten oder einen wesentlichen Abschnitt eines Horizontalzeilenintervalls vorliegen kann. In üblichen Zeitbasiskorrektureinrichtungen werden das Horizontalsynchronsignal und das übliche Burstsignal am Beginn eines Zeilenintervalls erfaßt und ist der 35 Schreibtaktgenerator zum Erzeugen von Einschreibtaktimpulsen, die mit dem Zeitbasisfehler synchronisiert sind, frequenz- und phasenverriegelt mit solchen Synchron· und Burstsignalen. Die Phasenverriegelung der Einschreibtaktimpulse tritt zu Beginn jedes Horizontalzeilenintervalls auf, weil das Burstsignal in dem Videosignal nur zu dieser Zeit vorliegt. Es folgt keine Einstellung oder Korrektur in der Phase der Einschreibtaktimpulse während des Restes des Horizontalzeilenintervalls. Jedoch kann die Zeitsteuerung oder 40 Phasenlage des Videosignals während dieses Zeilenintervalls schwanken. Beispielsweise kann die Phase des Farbhilfsträgers, auf den die Farbartkomponente moduliert ist, schwanken. Diese unberücksichtigte Zeit- oder Phasenschwankung des Videosignals während des Horizontalzeilenintervalls wird als "Geschwindigkeitsfehler" bezeichnet. Selbstverständlich kann am Ende des Zeilenintervalls bzw. richtiger zu Beginn des nächstfolgenden Zeilenintervalls das Gesamtausmaß des Geschwindigkeitsfehlers lediglich durch Erfassen des Betrages der 45 Phaseneinstellung festgestellt weiden, die erforderlich ist, um die Einschreibtaktimpulse richtig phasensynchron zum Burstsignal einzustellen. D. h. bei einem üblichen Phasenregler (APC) erreicht das

Einschreibtaktphasensteuersignal eine gute Anzeige des Ausmaßes des Geschwindigkeitsfehlers, der in dem unmittelbar vorhergehenden Zeilenintervall Vorgelegen hat

Es wurde bereits angegeben, Zeitbasiskorrektureinrichtungen der erwähnten Art vorzusehen, die eine 50 Geschwindigkeitsfehlerkorrekturschaltung aufweisen. Gemäß beispielsweise der US-PS 41 20 000 wird der Geschwindigkeitsfehler jeder Zeile des wiedergegebenen Videosignals als

Geschwindigkeitsfehlerkonjekturspannung gespeichert. Diese Spannung wird durch Vergleichen der Phase der Zeitbasiskorrektur-Einschreibtaktimpulse mit der Phase des Burstsignals in jedem Zeilenintervall erzeugt und die Geschwindigkeitsfehlerkorrekturspannung wird abhängig von jeder Phasendifferenz dazwischen erzeugt. Wenn & 55 eine Zeile von Videosignalen aus dem Zeitbasiskorrekturspeicher ausgelesen wird, wird die Geschwindigkeitsfehlerkoirektuispannung, die dieser Zeile zugeordnet ist, über eine Zeitperiode integriert, die gleich einem Horizontalzeilenintervall ist, wodurch ein sich linear änderndes Geschwindigkeitsfehlersignal erzeugt ^ wird, wobei dieses Signal zur Phasenmodulation der Auslesetaktimpulse verwendet wird. Daher werden die Videosignale aus dem Zeitbasiskonekturspeicher mit einer phasenmodulierten Geschwindigkeit ausgelesen, von 60 der angenommen ist, daß sie eine enge Annäherung an den tatsächlichen Geschwindigkeitsfehler ist, der in der Zeile der Videosignale vorhanden ist, die in den Speicher eingelesen worden sind.

Bei dem vorstehend»! Geschwindigkeitsfehlerkorrektursystem werden Geschwindigkeitsfehler durch Ändern der -2-

Nr. 389608

Phase oder der Zeitpunkte des Auftretens der Auslesetaktimpulse korrigiert. Die Videosignalabtastungen, die als Mehrbit-Digitalsignale wiedergegeben sind, werden aus dem Zeitbasiskorrektur Speicher zu phaseneingestellten Zeitpunkten ausgelesen. Obwohl die effektiven Größen oder Werte der Abtastungen nicht geändert werden, hat die Phasenmodulation der Auslesetaktimpulse eine Kompensation bezüglich Geschwindigkeitsfehlem zur Folge, S wenn die ausgelesenen Abtastungen zurück in analoge Form umgesetzt werden. Daher erfolgt die Geschwindigkeitsfehlerkorrektur nicht in den digitalisierten Videosignalen, sondern nicht dann, wenn die Videosignale in ihre analoge Form rückumgesetzt werden.

Es ist jedoch in vielen Fällen erwünscht, ein geschwindigkeitsfehlerkorrigiertes digitales Videosignal zu erhalten. Gemäß den erläuterten Vorgehensweisen bei der Geschwindigkeitsfehlerkorrektur wird diese lediglich 10 dadurch erreicht, daß das geschwindigkeitsfehlerkorrigierte analoge Videosignal wieder in digitale Form rückumgesetzt wird. Dies ist selbstverständlich von dem üblichen Quantisierungsrauschen begleitet, sowie von inhärenten Fehlem bei jeder Digital/Analog/Digital-Umsetzung. Daher ist es erwünscht, einen digitalen Geschwindigkeitsfehlerkompensator anzugeben, der derart ausgebildet ist, daß eine Digital/Analog-Umsetzung und eine Phasenmodulation der Auslesetaktimpulse vermieden werden kann. 15 Es ist daher Aufgabe der Erfindung, einen digitalen Geschwindigkeitsfehlerkompensator anzugeben, der unter

Vermeidung der erwähnten Nachteile insbesondere für Zeitbasiskorrektureinrichtungen zweckmäßig ist, um Zeitbasisfehler zu korrigieren, die in einem Videosignal vorliegen können.

Insbesondere soll der Geschwindigkeitsfehlerkompensator Videosignalabtastungspegel kompensieren, die aus einem Zeitbasiskorrekturspeicher ausgelesen sind, derart, daß die kompensierten Abtastungen im wesentlichen frei 20 von Geschwindigkeitsfehlem sind.

Diese Aufgabe wird bei einem Geschwindigkeitsfehlerkompensator der eingangs angeführten Art gelöst durch einen Abtastungspegelkompensator zur Kompensation des Pegels einer aus dem Hauptspeicher ausgelesenen Abtastung abhängig von dem erfaßten Geschwindigkeitsfehler derart, daß der Pegel der ausgelesenen Abtastung so änderbar ist, daß er dem Pegel gleich ist, den die ausgelesene Abtastung zu dem Zeitpunkt haben sollte, zu dem 25 sie ausgelesen ist, wenn sie keinen Geschwindigkeitsfehler besitzt

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert Es zeigen: Fig. 1 ein Blockschaltbild einer Zeitbasiskorrektureinrichtung, bei der die Erfindung vorteilhaft anwendbar ist Fig. 2 ein Blockschaltbild eines digitalen Integrators, der bei der Erfindung zum Erzeugen von Geschwindigkeitsfehlersignalen verwendbar ist 30 Fig. 3A und 3B Signalverläufe zur Wiedergabe der Art, in der die Geschwindigkeitsfehlersignale erzeugbar sind,

Fig. 4 ein Blockschaltbild des Geschwindigkeitsfehlerkompensators gemäß der Erfindung,

Fig. 5 ein Bild einer veränderbaren Verzögerungsschaltung, die bei der Erfindung verwendbar ist Fig. 6 ein Blockschaltbild eines Interpolators in Übereinstimmung mit der Erfindung zum Kompensieren von 35 Leuchtdichtekomponente-Abtastungen, die Geschwindigkeitsfehler enthalten,

Fig. 7 eine graphische Darstellung zur Erläuterung der Arbeitsweise des Ausführungsbeispiels gemäß Fig. 6, Fig. 8 ein Blockschaltbild eines Interpolators in Übereinstimmung mit der Erfindung, der Faibartkomponente-Abtastungen kompensiert, die Geschwindigkeitsfehler enthalten,

Fig. 9A und 9B einen Signalverlauf bzw. ein Phasen- bzw. Zeigerdiagramm zur Erläuterung der Arbeitsweise 40 des Interpolators gemäß Fig. 8.

Fig. 1 zeigt zunächst ein Blockschaltbild einer Zeitbasiskorrektureinrichtung, bei der die Erfindung in besonderer Weise anwendbar ist. Insbesondere wird die Zeitbasiskorrektureinrichtung gemäß Fig. 1 in Zusammenhang mit einem eingegebenen Farbvideosignalgemisch beispielsweise einem von einem Videobandgerät wiedergegebenen Videosignal erläutert. Jedoch ist die dargestellte Zeitbasiskorrektureinrichtung so 45 ausgebildet, daß sie Zeitbasisfehler korrigieren kann, die in einem periodischen Informationssignal vorliegen können, das beispielsweise von einer Signalwiedergabeeinrichtung zugeführt wird. Die dargestellte Zeitbasiskorrektureinrichtung besteht aus einem Speicher (3), einer Speichersteuerung (6), einem Schreibtaktgenerator (7), einem Lesetaktgenerator (9), einem Geschwindigkeitsfehlerdetektor (11), einem Geschwindigkeitsfehlerdatensignalgenerator (13) und einem Geschwindigkeitsfehlerkompensator (4). Der 50 Speicher (3) kann aus mehreren Speichereinheiten bestehen, deren jede zum Speichern mindestens einer Zeile der

Videosignale ausgebildet ist. Der Speicher (3) ist vorzugsweise ein adressierbarer Speicher und wird durch die Speichersteuerung (6) derart gesteuert, daß bestimmte Speichereinheiten davon und adressierbare Stellen in diesen Speichereinheiten adressierbar sind, derart, daß die Digitalsignale einschreibbar sind und daß darin gespeicherte Digitalsignale auslesbar sind. Es zeigt sich, daß der Speicher (3) ein üblicher digitaler Speicher ist. 55 Der Eingang des Speichers (3) ist mit einem Eingangsanschluß (1) über einen Analog/Dital-Umsetzer (2) (A/D) gekoppelt. Der A/D-Umsetzer (2) ist so ausgebildet, daß er ein Videosignal abtastet, das dem Eingangsanschluß (1) mit einer Abtastgeschwindigkeit zugeführt ist, die mit den Zeitbasisfehlem synchronisiert ist, die in dem Eingangsvideosignal enthalten sind. Aufeinanderfolgende, durch den A/D-Umsetzer (2) erzeugte Abtastungen werden dem Speicher (3) zugeführt und in adressierten Stellen einer Speichereinheit, die durch die 60 Speichersteuerung (6) gewählt ist, gespeichert. Bei dem erläuterten Ausführungsbeispiel besitzt das Farbvideosignalgemisch, das dem Eingangsanschluß (1) zugeführt ist, einen Farbhilfsträger, auf den die Farbartkomponente amplitudenmoduliert ist, mit einer Hilfsträgerfrequenz (f^. Die Abtastgeschwindigkeit^ mit -3-

Nr. 389608 der das Eingangsfarbvideosignal abgetastet wird, beträgt (4fsc). Der A/D-Umsetzer (2) tastet das Eingangsvideosignal mit der Abtastgeschwindigkeit ab und setzt jede Abtastung in ein entsprechendes Mehrbit-Digitalsignal um, dessen Wat die Größe da Abtastung wiedagibt. Diese Mehrbit-Digitalabtastungen werden in den jeweiligoi Speichereinheiten des Speichers (3) gespeichert. 5 Der Eingangsanschluß (X) ist auch mit einem Synchron- und Burstsignalseparator (8) gekoppelt. Da Separator (8) kann üblichen Aufbau besitzen und ist so ausgebildet, daß er von dem eingangsseitigen Farbvideosignalgemisch das Horizontalsynchronsignal und das Burstsignal abtrennt, die zu Beginn jedes Horizontalzeilenintervalls vorliegen. Eine nähere Erläuterung dieses Synchronseparators (8) erscheint daher entbehrlich. 10 Die abgetrennten Horizontalsynchronsignale und Burstsignale, die von dem eingangsseitigen Farbvideosignalgemisch abgeleitet sind, woden dem Schreibtaktgenoator (7) zugeführt. Der Schreibtaktgenoator ist so ausgebildet, daß α Schreibtaktsignale einer Frequenz (4fsc) erzeugt, wobei dieses Scheibtaktsignal mit dem abgetrennten Burstsignal phasensynchronisiert ist. Weiter enthält der Schreibtaktgenerator (7) eine herkömmliche Frequenzregelung (AFC) und eine herkömmliche Phasenregelung (APC) derart, daß die 15 Schreibtaktimpulse sowohl frequenz- als auch phasensynchronisiert mit dem abgetrennten Horizontalsynchronsignal und dem Burstsignal sind. Irgendwelche Zeitbasisfehler, die in don eingangsseitigen Farbvideosignalgemisch vorliegen können, sind auch in den Schreibtaktimpulsen enthalten, die mit den Horizontalsynchron- und Burstsignalen synchronisiert sind. Obwohl nicht dargestellt, werden die Schreibtaktimpulse, die durch den Schreibtaktgenerator (7) erzeugt sind, auch zum Abtasten des eingangsseitigen 20 Videosignals im A/D-Umsetza verwendet.

Die Speichersteuerung (6) ist so ausgebildet, daß sie sowohl die Schreibtaktimpulse empfängt, die vom Schreibtaktgenerator (7) erzeugt sind, als auch Lesetaktimpulse, die durch den Lesetaktgenerator (9) erzeugt sind. Die Speichersteuerung (6) ist so ausgebildet, daß sie die bestimmten Speichereinheiten im Speicher (3) wählt, in die eine oder mehrere Zeilen der Videoabtastungen eingeschrieben sind und von denen aufeinanderfolgende 25 Zeilen von Videosignalabtastungen ausgelesen werden.

Der Lesetaktgenerator (9) ist mit einem Anschluß (10) gekoppelt, der so ausgebildet ist, daß er mit einem Bezugstaktsignal versagt ist, das von eina geeigneten Quelle, wie einem Quarzoszillator oder dergleichen (nicht dargestellt) zugeführt ist Bei einem Ausführungsbeispiel erzeugt der Lesetaktgenerator (9) Auslesetaktimpulse mit einer festen konstanten Frequenz von beispielsweise (4fsc). Solche Lesetaktimpulse werden der 30 Speichersteuerung (6) zugeführt und werden zum Auslesen aufeinanderfolgender Abtastungen der geeignet ausgewählten Speichereinheit des Speichers (3) verwendet

Fig. 1 enthält auch eine Geschwindigkeitsfehlerkorrekturschaltung, bestehend aus einem Geschwindigkeitsfehlerdetektor (11), einem Geschwindigkeitsfehlerdatensignalgenerator (13) und einem Geschwindigkeitsfehlerkompensator (4). Der Geschwindigkeitsfehlerdetektor (11) ist so ausgebildet daß er den 35 Geschwindigkeitsfehler erfaßt, der in jeder Zeile der Videosignale vorliegen kann, die in den Speicher (3) eingeschrieben ist. Beispielsweise kann der Geschwindigkeitsfehlerdetektor (11) einen Phasendifferenzdetektor enthalten, der mit den durch den Schreibtaktgenerator (7) erzeugten Schreibtaktimpulsen und den Horizontalsynchron- und Burstsignalen versorgt ist, die von dem ankommenden Videosignal mittels des Separators (8) abgetrennt sind. Es zeigt sich, daß zu Beginn eines Zeilenintervalls die durch den 40 Schreibtaktgenerator (7) erzeugten Schreibtaktimpulse noch mit dem Burstsignal phasensynchronisiert sind, das zu Beginn des unmittelbar vorhergehenden Zeilenintervalls Vorgelegen hat. Deshalb gibt die Phasendifferenz zwischen den Schreibtaktimpulsen und dem Burstsignal, das von dem vorliegenden Zeilenintervall abgetrennt ist, den Geschwindigkeitsfehler des vorhergehenden Zeilenintervalls wieder. Üblicherweise erzeugt der Geschwindigkeitsfehlerdetektor (11) eine Ausgangsspannung, die eine Funktion dieser Phasendifferenz ist 45 Das Ausgangssignal des Geschwindigkeitsfehlerdetektors (11) wird einem Analog/Digital-Umsetzer (12) (A/D) zugeführt, der zum Umsetzen der dach den Geschwindigkeitsfehlerdetektor (11) erzeugten analogen Spannung, die den Geschwindigkeitsfehler des vorhergehenden Zeilenintervalls wiedergibt, in ein entsprechendes Digitalsignal dient. Diese digitalisierte Geschwindigkeitsfehlerspannung wird ihrerseits über eine Zeitperiode mittels des Geschwindigkeitsfehlerdatensignalgenerators (13) digital integriert. Der 50 Geschwindigkeitsfehlerdatensignalgenerator (13) erzeugt eine digitalisierte Form eines linear ansteigenden Signals.

Das Ausgangssignal des Geschwindigkeitsfehlerdatensignalgenerators (13) wird dem Geschwindigkeitsfehlerkompensator (4) zugeführt. Der Geschwindigkeitsfehlerkompensator, der weiter unten näher erläutert wird, empfängt auch aufeinanderfolgende oder aneinanderanschließende Videosignalabtastungen, die 55 vom Speicher (3) ausgelesen sind. Es zeigt sich, daß solche ausgelesenen Videosignalabtastungen einen Geschwindigkeitsfehler zeigen, wobei der Geschwindigkeitsfehler durch den Geschwindigkeitsfehlerkompensata (4) kompensiert wird. Der Ausgang des Geschwindigkeitsfehlerkompensators (4) ist mit einem Ausgangsanschluß (5) gekoppelt, der mit zeitbasiskorrigierten und geschwindigkeitsfehlerkompensierten Videosignalabtastungen versorgt ist. Wie das weiter unten erläutert werden wird, arbeitet der 60 Geschwindigkeitsfehlerkompensator (4) zum Verändern des Effektivwertes oder Pegels jeder ausgelesenen Videosignalabtastung derart, daß der Pegel jeder Abtastung im wesentlichen gleich dem Pegel gemacht wird, doi -4-

Nr. 389608 sie zu dem Zeitpunkt haben sollte, zu dem sie aus dem Speicher (3) ausgelesen würde, wenn kein Geschwindigkeitsfehler Vorgelegen hätte. Dies wird weiter unten näher erläutert

Wesentlich wird also, nachdem eine Zeile der Videosignalabtastungen in einer Speichereinheit des Speichers (3) gespeichert ist, der Geschwindigkeitsfehler dieser Zeile mittels des Geschwindigkeitsfehlerdetektors (11) 5 erfaßt. Vorzugsweise enthält, wenn auch nicht dargestellt, der Geschwindigkeitsfehlerdetektor (11) einen Geschwindigkeitsfehlerspeicher, derart daß die Geschwindigkeitsfehlerspannung, die erzeugt wird, wenn jede Zeile der Videosignalabtastungen in den Speicher (3) eingeschrieben wird, in einem Speicherplatz, der dieser Zeile zugeordnet ist, gespeichert wird.

Der Geschwindigkeitsfehlerkompensator (4) verwendet aufeinanderfolgende Videosignalabtastungen 10 zusammen mit dem Geschwindigkeitsfehlerdatensignal, das den Geschwindigkeitsfehler von beispielsweise der ersten solchen aufeinanderfolgenden Abtastungen wiedergibt, zum Kompensieren oder Verändern des Pegels der ersten Abtastung. Daher wird der Ausgangsanschluß (5) mit aufeinanderfolgenden geschwindigkeitsfehlerkompensierten Videosignalabtastungen versorgt

Fig. 2 zeigt ein Ausführungsbeispiel eines Geschwindigkeitsfehlerdatensignalgenerators (13). Der Generator 15 (13) besteht aus einer Digitalschaltung und enthält eine digitale Summierschaltung (14), deren Ausgang mit einem digitalen Register (15) gekoppelt ist. Die Inhalte des Registers (15) werden zur Summierschaltung (14) rückgeführt und werden dort mit einem Signal summiert, das proportional dem Geschwindigkeitsfehler ist, der durch den Geschwindigkeitsfehlerdetektor erfaßt ist und durch den A/D-Umsetzer (12) digitalisiert ist. Das Ausgangssignal der Summierschaltung wird zusätzlich dazu, daß es dem Register (15) zugeführt wird, als 20 Geschwindigkeitsfehlerdatensignal dem Geschwindigkeitsfehlerkompensator (4) zugeführt.

Das Register (15) ist mit einem Taktimpulseingangsanschluß (16a) und einem Rücksetzeingangsanschluß (16b) versehen. Taktimpulse, die mit den erwähnten Lesetaktimpulsen synchronisiert sind, oder diesen gleich sind, werden dem Taktimpulsanschluß (16a) zugeführt. Es zeigt sich, daß deshalb Taktimpulse mit einer Wiederholfrequenz von (4fsc) dem Register (15) zugeführt werden. Jeder dieser Taktimpulse dient zum Laden 25 des Registers mit dem Digitalsignal, das durch die Summierschaltung (14) zugefiihrt ist. Der Rücksetzanschluß (16b) ist so ausgebildet, daß er mit einem Rücksetzsignal versorgt ist, das eine Wiederholfrequenz besitzt, die gleich der Zeilenauslesegeschwindigkeit vom Speicher (3) ist D. h. ein Rficksetzimpuls wird dem Rücksetzanschluß (16b) zugeführt, wenn die erste Videosignalabtastung eines Horizontalzeilenintervalls, das im Speicher (3) gespeichert ist, ausgelesen wird. Daher wird das Register (15) riickgesetzt und dessen Inhalt wird 30 zu Beginn jedes Auslese-Zeilenintervalls gelöscht

Die Art und Weise, in der der digitale Integrator gemäß Fig. 2 arbeitet, wird nun mit Bezug auf die Signalvorläufe gemäß den Fig. 3A und 3B näher erläutert. Fig. 3A zeigt die Größe am Ende jedes Horizontalzeilenintervalls des ankommenden Videosignals, um die die Phase des durch den Schreibtaktgenerator (7) erzeugten Schreibtaktimpulses sich von der Phase des Burstsignals unterscheidet, das von dem ankommenden 35 Videosignal abgetrennt ist. Insbesondere gibt Fig. 3A die Phasensteuerung gegenüber dem Schreibtaktimpuls wieder. Zum Zeitpunkt (tjjj) am Ende eines ersten Zeilenintervalls (bzw. d. h. zu Beginn des nächstfolgend«) Zeilenintervalls) kann die Phase der Schreibtaktimpulse eingestellt oder verschoben werden um den dargestellten negativen Betrag zwecks Synchronisation mit der Phase des abgetrennten Burstsignals. Dies gibt den Zeitbasisfehler wieder, der in dem ersten Horizontalzeilenintervall vorliegt. Zum Zeitpunkt (tH?) muß die Phase 40 der Schreibtaktimpulse um den dargestellten positiven Betrag verschoben werden. Zum Zeitpunkt (tjß) muß die Phase der Schreibtaktimpulse um den dargestellten negativen Betrag verschoben werden und müssen positive und negative Phasenverschiebung«) der Schreibtaktimpulse zu Beginn der folgenden Zeilenintervalle durchgeführt werden, wie das zu den Zeitpunkten (tjj4) und (tjj^) dargestellt ist Es zeigt sich, daß die Größe dieser

Phasenverschiebungen, die durchgeführt werden müssen, um die Schreibtaktimpulse synchron zu den 45 abgetrennten Burstsignalen zu machen, als Geschwindigkeitsfehlerspannungen durch den Geschwindigkeitsfehlerdetektor (11) erzeugt werden. Daher erzeugt gemäß Fig. 3A der Geschwindigkeitsfehlerdetektor (11) die Geschwindigkeitsfehlerspannung (Vg) zum Zeitpunkt (tjjj).

Der A/D-Umsetzer (12) setzt die durch den Geschwindigkeitsfehlerdetektor (11) erzeugte Geschwindigkeitsfehlerspannung (Vg) in ein entsprechendes Digitalsignal um, wenn das Zeilenintervall der 50 Videosignalabtastungen, die diesem Geschwindigkeitsfehler zugeordnet sind, aus dem Speicher (3) ausgelesen ist Zusätzlich, wenn auch nicht dargestellt, wird dieses digitalisierte Geschwindigkeitsfehlersignal durch die Anzahl der Videosignalabtastungen geteilt, die in jedem Zeilenintervall enthalten sind (z. B. 910 Abtastungen beim erläuterten Beispiel), um so ein digitalisiertes Geschwindigkeitsfehlersignal zu erzeugen, das den Geschwindigkeitsfehler der ersten Videosignalabtastung wiedergibt, die aus dem Speicher (3) ausgelesen ist. 55 Dieses geteilte digitalisierte Geschwindigkeitsfehlersignal wird dem Eingang der Summierschaltung (14) zugeführt.

Zu Beginn eines Horizontalzeilenintervalls, d. h. zu Beginn des Zeilenintervalls, während dem Videosignalabtastungen aus dem Speicher (3) ausgelesen werden, wird das Register (15) rückgesetzt und wird das Geschwindigkeitsfehlersignal, das den Geschwindigkeitsfehler der ersten Videosignalabtastung wiedergibt, der 60 Summierschaltung (14) zugeführt. Abhängig von dem ersten Taktimpuls, der dem Anschluß (16a) des -5-

Nr. 389608

Registers (15) zugeführt wird, wird dieses digitalisierte Geschwindigkeitsfehlersignal in das Register (15) geladen. Der Inhalt des Registers (15), der nun gleich der Größe des Geschwindigkeitsfehlersignals ist, der der ersten Videosignalabtastung, die aus dem Speicher (3) ausgelesen ist, zugeordnet ist, wird mit dem digitalisierten Geschwindigkeitsfehlersignal summiert, das der Summierschaltung (14) zugeführt ist, wobei das digitalisierte Geschwindigkeitsfehlersignal dem Geschwindigkeitsfehler gleich bleibt, geteilt durch die Anzahl der in einem Zeilenintervall enthaltenen Abtastungen. Daher ist nun das Ausgangssignal der Summierschaltung (14) gleich der Summe des Inhalts des Registers (15) und des geteilten digitalisierten Geschwindigkeitsfehlersignals, das dem Eingang der Summierschaltung (14) zugeführt ist.

Abhängig von dem nächsten Taktimpuls, der dem Anschluß (16a) zugeführt ist, wird das Ausgangssignal der Summierschaltung (14) in das Register (15) geladen und wird der fortgeschriebene Inhalt dieses Registers (15) zu dem geteilten digitalisierten Geschwindigkeitsfehlersignal addiert, das dem Eingang der Summierschaltung (14) zugeführt ist. Daher wird das Ausgangssignal der Summierschaltung (14) von Neuem erhöht. Dieser Vorgang setzt sich abhängig von jedem Taktimpuls fort, derart, daß das Ausgangssignal der Summierschaltung (14) inkrementell oder schrittweise zunimmt. Fig. 3B zeigt diese Zunahme im Ausgangssignal der Summierschaltung (14), die, wie es sich zeigt, der Integration der Geschwindigkeitsfehlerspannung (Vg·) entspricht. Da die Taktimpulse, die dem Anschluß (16a) zugeführt sind, eine Wiederholfrequenz gleich der Abtastfrequenz von (4fsc) besitzen, ergibt sich aus Fig. 3B, daß das Ausgangssignal der Summierschaltung (14) mit dieser Abtastgeschwindigkeit oder Frequenz erhöht wird, derart, daß ein integriertes diskretes Geschwindigkeitsfehlerdatensignal bei jedem Taktimpuls erzeugt wird. Daher wird ein diskretes Geschwindigkeitsfehlerdatensignal durch den Geschwindigkeitsfehlerdatensignalgenerator (13) dem Geschwindigkeitsfehlerkompensator (4) synchron mit jeder Videosignalabtastung zugeführt, die dem Kompensator (4) vom Speicher (3) zugeführt ist. D. h. jedes diskrete Geschwindigkeitsfehlersignal das vom Integrator gemäß Fig. 2 erzeugt ist, ist einer jeweiligen Videosignalabtastung zugeordnet, und gibt deren Geschwindigkeitsfehler wieder, die aus dem Speicher (3) ausgelesen ist.

Wenn die letzte Videosignalabtastung, die in einem Zeilenintervall enthalten ist, ausgelesen ist, wird das Register (15) (Fig. 2) rückgesetzt und wird der vorstehende Vorgang wiederholt, wie das in den Fig. 3 A und 3B dargestellt ist. Daher arbeitet der Integrator gemäß Fig. 2 als digitaler Integrator zum Integrieren über ein Horizontalzeilenintervall des Geschwindigkeitsfehlers, der durch den Geschwindigkeitsfehlerdetektor (11) «faßt ist, und durch den A/D-Umsetzer (12) digitalisiert ist

Fig. 4 zeigt ein Blockschaltbild des Geschwindigkeitsfehlerkompensators (4). Bei dem erläuterten Ausführungsbeispiel, bei dem die Zeitbasiskorrektureinrichtung und der Geschwindigkeitsfehlerkompensator zum Korrigieren von Zeitbasis- und Geschwindigkeitsfehlem in einem Videosignalgemisch verwendet worden, ist der Geschwindigkeitsfehlerkompensator (4) mit getrennten Interpolatoren (19) und (20) versehen, die zum Kompensieren von Geschwindigkeitsfehlem ausgebildet sind, die in den Abtastungen von den Leuchtdichte- bzw. Farbartkomponenten enthalten sind. Folglich wird der eine Interpolator als Leuchtdichtekomponente -Interpolator (19) und der andere als Farbartkomponente -Interpolator (20) bezeichnet Die Eingänge dieser Interpolatoren (19, 20) sind mit einem Leuchtdichte/Farbart-Separator (18) (Y/C) gekoppelt und die Ausgänge dieser Interpolatoren (19,20) sind mit einem Leuchtdichte/Farbart-Kombinierer (21) (Y/C)-gekoppelL

Der Separator (18) ist mit einem Eingangsanschluß (17) gekoppelt für den Empfang der aus dem Speicher (3) ausgelesenen, aufeinanderfolgenden Videosignalabtastungen. Der Separator (18) kann ein Digitalfilter an sich bekannten Aufbaus sein (vgl. John P. Rossi in "Digital TV Comb Filter with Adaptive Features", International Conference on Video and Data Recording, (1976), S. 267 bis 279). Daher trennt der Separator (18) die vom Speicher (3) zugeführten Abtastungen in jeweilige Leuchtdichte- und Farbartkomponente-Abtastungen. Die Leuchtdichtekomponente-Abtastungen werden in einer weiter unten erläuterten Weise durch den Interpolator (19) kompensiert und die Farbartkomponente-Abtastungen werden durch den Interpolator (20) kompensiert. Die kompensierten Leuchtdichte- und Farbartkomponente-Abtastungen worden dann durch den Kombinierer (21) kombiniert, der beispielsweise einen Digitalmischer enthalten kann. Dieser Mischer kann invers zum digitalen Separator (18) gemäß den Prinzipien aufgebaut sein, wie sie in der vorstehenden Literaturstelle erläutert sind. Das Ausgangssignal des Mischers (21) wird dem Ausgangsanschluß (22) zugeführt, der seinerseits mit dem Ausgangsanschluß (5) gemäß Fig. 1 gekoppelt ist.

Jeder der Interpolatoren (19) und (20) ändert abhängig von den diskreten Geschwindigkeitsfehlerdatensignalen, die durch den Integrator gemäß Fig. 2 erzeugt sind, den Pegel oder Wert der aufeinanderfolgenden Leuchtdichte- und Farbartkomponente-Abtastungen derart, daß die Pegel dieser Abtastungen gleich den Pegeln gemacht werden, die solche Abtastungen zu den Zeiten haben würden, wenn sie aus dem Speicher (3) ausgelesen sind, wenn keine Geschwindigkeitsfehler vorliegen. Dies ist weiter unten näher erläutert.

Der Leuchtdichteabtastungspegelinterpolator (19) ist in Fig. 6 dargestellt. Dieser Interpolator (19) besteht aus Multiplizierern (35) und (36), einem Signalgenerator (34) und einer Summierschaltung (37). Ein Eingangsanschluß (30) ist so ausgebildet, daß er aufeinanderfolgende Leuchtdichte-Abtastungen empfängt, die vom Speicher (3) ausgelesen sind und vom Digitalfilter (18) abgetrennt sind. Der Eingangsanschluß (30) ist mit dem Multiplizierer (35) über eine Verzögerungsschaltung (31) und eine selektive Verzögerungsschaltung (32) verbunden. Die Verzögerungsschaltung (31) ist so ausgebildet, daß sie eine Verzögerung entsprechend -6-

Nr. 389608 einem Auslesetaktimpulsintertvall (ID) ausübt, derart, daß die am Ausgang auftretende verzögerte Abtastung in Zeitübereinstimmung mit der nächstfolgenden Abtastung ist, die dem Eingangsanschluß (30) zugeführt ist. Wie dargestellt, ist der Eingangsanschluß auch direkt mit einer anderen selektiven Verzögerungsschaltung (33) verbunden. Die selektiven Verzögerungsschaltungen (32) und (33) besitzen ähnlichen Aufbau, wobei ein 3 Ausführungsbeispiel in Fig. S dargestellt ist. Der Zweck und die Arbeitsweise der selektiven Verzögerungsschaltungen (32) und (33) wird weiter unten erläutert.

Die Ausgänge der selektiven Verzögerungsschaltungen (32) und (33) sind mit den Multiplizierern (35) bzw. (36) gekoppelt. Es zeigt sich, daß wegen der durch die Verzögerungsschaltung (31) ausgeübten Verzögerung um ein Taktimpulsintervall (ID) aufeinanderfolgende Leuchtdichtekomponente-Abtastungen in 10 Zeitübereinstimmung den Multiplizierern (35) und (36) zugeführt werden.

Ein Signal (VE2), das die Größe des Geschwindigkeitsfehlerdatensignals wiedergibt, das durch den Integrator gemäß Fig. 2 erzeugt ist, wird dem Multiplizierer (36) zugeführt. Es wird daran erinnert, daß der Pegel oder Wert dieses Geschwindigkeitsfehlerdatensignals inkrementell einmal in jedem Taktimpulsintervall zunimmt. Daher wird der Geschwindigkeitsfehler, der jeder der aufeinanderfolgenden Abtastung»!, die dem Interpolierer gemäß 13 Fig. 6 zugeführt sind, zugeordnet ist, ebenfalls dem Multiplizierer (36) zugeführt.

Es zeigt sich, daß das Geschwindigkeitsfehlersignal, das durch den Integrator gemäß Fig. 2 erzeugt ist, einen Zeitsteuerfehler wiedergibt und daß die diskreten Geschwindigkeitsfehlerdatensignale daher Zeitverschiebungen wiedergeben. Üblicherweise ist der Zeitfehler, der durch das Geschwindigkeitsfehlerdatensignal wiedergegeben ist, kleiner als die Dauer (ID) des Auslesetaktimpulsintervalls. Es ist jedoch möglich, daß ernsthaftere 20 Geschwindigkeitsfehler vorliegen können und die Zeitverschiebung, die durch das Geschwindigkeitsfehlerdatensignal wiedergegeben ist, deshalb größer als 1 Taktimpulsintervall sein kann. Beispielsweise kann der Geschwindigkeitsfehler größer als (ID) oder größer als (2D) oder größer als (3D) usw. sein. Folglich kann das Geschwindigkeitsfehlerdatensignal aus mehreren Bit bestdien, wie ein 10-Bit-Signal, wobei die höchstwertigen Bit, wie die beiden höchstwertigen Bit angeben, ob der Geschwindigkeitsfehler kleiner 23 als (ID) oder zwischen (ID) und (2D) oder zwischen (2D) und (3D) usw. ist. Die übrigen Bit niedriger Wertigkeit geben die absolute Größe des Geschwindigkeitsfehlers wieder. Die Bit höherer Wertigkeit des Geschwindigkeitsfehlerdatensignals werden durch (VEj) wiedergegeben und die Bit niedriger Wertigkeit des

Geschwindigkeitsfehlerdatensignals werden durch (VE2) wiedergegeben. Wie in Fig. 6 dargestellt, werden die niedrigerwertigen Bit (VE2) jedes diskreten Geschwindigkeitsfehlerdatensignals dem Multiplizierer (36) 30 zugeführt. Die höherwertigeren Bit (VEj) jedes diskreten Geschwindigkeitsfehlerdatensignals werden den selektiven Verzögerungsschaltungen (32) und (33) zugeführt. Die niedrigerwertigen Bit (VE2) geben den Geschwindigkeitsfehler (x) jeder ausgelesenen LeuchtdichtekomponenteAbtastungen wieder.

Wie ebenfalls in Fig. 6 dargestellt, werden die niedrigerwertigen Bit (VEj) des Geschwindigkeitsfehlerdatensignals einem Signalgenerator (34) zugeführt, der so ausgebildet ist, daß er ein 33 Mehrbit-Digitalsignal erzeugt, das die Differenz zwischen einer Auslesetaktperiode (ID) und dem Geschwindigkeitsfehler (x) wiedergibt. Der Signalgenerator (34) erzeugt ein Signal, das, für die Zwecke der vorliegenden Betrachtung, den Wert (1-x) besitzt. Dieser Signalgenerator (34) kann beispielsweise einen Subtrahierer oder auch einen adressieibaren Speicher enthalten, der mehrere Speicherplätze aufweist, wobei jeder Speicherplatz den Digitalwert (1-x) speichert und jeder Speicherplatz durch den Wert (x) adressierbar ist, der 40 durch die niedrigerwertigen Bit 0¾) des Geschwindigkeitsfehlerdatensignals wiedergegeben ist. Der Ausgang des Signalgenerators (34) ist mit dem Multiplizierer (35) gekoppelt.

Der Summierer (37) ist mit den Ausgängen der Multiplizierer (35) und (36) gekoppelt und so ausgebildet, daß er die Produkte digital summiert oder addiert, die durch jeden der Multiplizierer (35), (36) erzeugt sind. Der Ausgang der Summierschaltung (37) ist mit einem Ausgangsanschluß (38) gekoppelt und führt diesem eine 43 pegelkompensierte Leuchtdichtekomponente-Abtastung zu. Der Anschluß (38) ist seinerseits mit einem entsprechenden Eingang des Mischers (21) (Fig. 4) gekoppelt.

Die Arbeitsweise des Interpolators gemäß Fig. 6 wird im folgenden mit Bezug auf die graphische Darstellung gemäß Fig. 7 näher erläutert. Die Gerade (R) gibt die Leuchtdichtekomponente wieder, die aus dem Speicher (3) ausgelesen ist und einen Geschwindigkeitsfehler enthält. Insbesondere wird die Abtastung (a) zum Zeitpunkt 30 (tj) ausgelesen und wird die nächstfolgende Abtastung (b) zu einem Zeitpunkt (t2) ausgelesen. Fig. 7 zeigt das

Lesetaktintervall (ID), das diese aufeinanderfolgenden Abtastungen (a) und (b) trennt. Es ist angenommen, daß der Geschwindigkeitsfehler der Abtastung (a) gleich (x) ist, und der Wert (x) durch die niedrigerwertigen Bit (VE2) des Geschwindigkeitsfehlerdatensignals wiedergegeben ist, das durch den Integrator gemäß Fig. 2 zu dem

Zeitpunkt erzeugt wird, zu dem die Abtastung ausgelesen wird. Wie erwähnt, gibt der Geschwindigkeitsfehler eine 33 Zeitverschiebung wieder mit der die Abtastung, in diesem Fall die Abtastung (a), in den Speicher (3) eingeschrieben und aus diesem ausgelesen wird. Zur Beseitigung dieses Geschwindigkeitsfehlers sollte die Abtastung (a) zum Zeitpunkt (tx^) ausgelesen werden. Daher wird eine richtige geschwindigkeitsfehlerkorrigierte Leuchtdichtekomponente durch die Gerade (S) gemäß Fig. 7 wiedergegeben. Wenn die Leuchtdichteabtastungen, die aus dem Speicher (3) ausgelesen werden, zum Auslöschen des -7-

Nr. 389608

Geschwindigkeitsfehlers zeitverschob»! werden, wird die sich »gebende Leuchtdichtekomponente durch die Abtastungen wiedergegeben, die die Gerade (S) definieren. Daher sollte die geschwindigkeitsfehlerkorrigierte Abtastung, die aus dem Speich» (3) zum Zeitpunkt (tj) ausgelesen wird, den Pegel od» Wert (y’) besitzen. Selbstverständlich ist zum Zeitpunkt (tj) der tatsächliche Pegel der Abtastung gleich dem Pegel (a), der, wie sich das zeigt, um den Betrag (x) von dem richtigen Zeitpunkt (t^) zeitverschoben ist, zu dem es ausgelesen werden sollte. D. h. der Pegel der Abtastung (a) der zum Zeitpunkt (tj) ausgelesen wird, würde den Wert (y') besitzen, wenn kein Geschwindigkeitsfehler beim Einschreiben der Abtastungen Vorgelegen hätte. Der Interpolator gemäß Fig. 6 bewirkt eine Berechnung des Pegels (y), den die Abtastung (a) zum Zeitpunkt (tj) haben sollte, wenn kein Geschwindigkeitsfehler in den Leuchtdichtekomponente-Abtastungen Vorgelegen hätte. Die trigonometrische Beziehung, die in Fig. 7 dargestellt ist, ergibt sich somit zu: b-v=v-a (1), 1 x y = (b-a)x + a (2), y = a(l-x) + bx (3).

Der Signalgenerator (34), die Multiplizier» (35) und (36) und die Summierschaltung (37) gemäß Fig. 6 dienen zur Ausführung der Gleichung (3). Daher erzeugt der Multiplizierer (36) das Produkt (bx), wobei (b) die Größe der Leuchtdichteabtastung ist, die gerade aus dem Speicher (3) ausgelesen wird und wobei (x) die Größe des Geschwindigkeitsfehlers ist, wie » durch das Geschwindigkeitsfehlerdatensignal wied»gegeben wird, das durch den Integrator gemäß Fig. 2 »zeugt ist Es zeigt sich, daß der Geschwindigkeitsfehler d» vorhergehenden Abtastung (a) im wesentlichen der gleiche wie d» Geschwindigkeitsfehler der vorliegenden Abtastung (b) ist, derart, daß der Geschwindigkeitsfehl» (x) entweder d» Abtastung (a) oder der Abtastung (b) zugeordnet werden kann.

Der Multiplizierer (35) erzeugt das Produkt (a) (1-x) und die Summierschaltung (37) summiert die Produkte der Multiplizierer (35) und (36) zum Erzeugen der pegelkompensierten Abtastung (y) in Übereinstimmung mit der Gleichung (3). Daher besitzt die kompensierte Abtastung (y) einen Wert, der gleich dem Wert ist, den die Abtastung (a) zu einem Zeitpunkt (tj) haben sollte, wenn kein Geschwindigkeitsfehler vorliegt. D. h. der Wert der Abtastung (y) entspricht dem Pegel der geschwindigkeitsfehlerkorrigierten Leuchtdichtekomponente, die durch die Gerade (5) (Fig. 7) zum Zeitpunkt (tj) gezeigt ist.

Jede der selektiven Verzögerungsschaltungen (32) und (33) kann den Aufbau gemäß Hg. 5 besitzen und aus kaskadengeschalteten (lD)-Verzögerungselementen (23), (24), (25) und (26) bestehen. Jede dieser Verzögerungselemente ist so ausgebildet, daß es eine Zeitverzögerung entsprechend ein» Lesetaktperiode ausübt. Der Ausgang jedes Verzögerungselementes ist mit einem entsprechenden Anschluß einer Schalteinrichtung (28) verbunden, die schematisch als einen bewegbaren Kontakt aufweisend dargestellt ist, der selektiv mit einer d» dargestellten Anschlüsse verbindbar ist. Eine Ausführungsform der Schalteinrichtung (28) ist ein Multiplexer mit mehreren Eingängen, deren jeder selektiv mit einem Ausgang abhängig von einem zugeführten Steuersignal verbindbar ist. Gemäß Fig. 5 besteht das Steuersignal aus dem höherwertigen Bit (VEj) des Geschwindigkeitsfehlerdatensignals, das durch den Integrator gemäß Fig. 2 erzeugt ist. Abhängig vom Wert dies» höherwertigen Bit (VE]) ist der Ausgang des Multiplexers oder der Schalteinrichtung (28) mit einem entsprechenden der Eingänge oder Anschlüsse verbunden.

Wenn die selektive Verzögerungsschaltung gemäß Fig. 5 als Verzögerungsschaltung (32) gemäß Fig. 6 verwendet wird, ist deren Eingangsanschluß (27) mit aufeinanderfolgenden verzögerten Leuchtdichtekomponente-Abtastungen (a) versorgt. In gleicher Weise ist, wenn die selektive Verzögerungsschaltung als Verzögerungsschaltung (33) verwendet wird, der Eingangsanschluß (27) mit aufeinanderfolgenden Leuchtdichtekomponente-Abtastungen (b) versorgt. Abhängig von der Größe des Geschwindigkeitsfehlers der Abtastung, die der selektiven Verzögerungsschaltung zugeführt wird, ist, wie durch die höherwertigen Bit (VEj) des Geschwindigkeitsfehlerdatensignals wiedergegeben, der Ausgang der Schalteinrichtung (28) mit einem entsprechenden deren Eingänge verbunden, wodurch die Leuchtdichtekomponente-Abtastung dem Ausgangsanschluß (29) mit einer Verzögerung entsprechend (ID), (2D), (3D) oder (4D) zugeführt wird, abhängig davon, mit welchem der jeweiligen Anschlüsse der Ausgang der Schalteinrichtung (28) verbunden ist.

Fig. 8 zeigt ein Blockschaltbild eines Farbartkomponente Interpolators (20). Dieser Interpolator (20) ist für den gleichen Zweck wie der zuvor erwähnte Leuchtdichtekomponente-Interpolator (19) vorgesehen, d. h. zum Modifizieren bzw. Ändern des Pegels oder Wertes der Farbartkomponente-Abtastung, die aus dem Speicher (3) ausgelesen ist, derart, daß dieser Pegel gleich dem Pegel gemacht wird, den sie zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen wäre, wenn kein Geschwindigkeitsfehler Vorgelegen hätte. Der Farbartkomponente- -8-

Nr. 389608

Interpolator (20) gemäß Fig. 8 besteht aus Multiplizierern (43) und (44), einer Summierschaltung (45) und Signalgeneratoren (47) und (48). Der Multiplizierer (43) ist über eine Verzögerungsschaltung (40) mit einem Eingangsanschluß (39) gekoppelt. Die Verzögerungsschaltung (40) ist so ausgebildet, daß sie jede dieser Abtastungen um eine Zeitverzögerung verzögert, die einer Lesetaktperiode (ID) gleich ist. Der Multiplizierer (44) ist auch mit dem Eingangsanschluß (39) gekoppelt und ist so ausgebildet, daß er die Farbartkomponente-Abtastung empfängt, die dann vom Speicher (3) ausgelesen ist. Daher empfangen wegen der Verzögerungsschaltung (40) die Multiplizierer (43) und (44) die unmittelbar vorhergehende bzw. die vorliegende Farbartkomponente-Abtastung in übereinstimmender Zeitbeziehung (Zeitkoinzidenz). Die unmittelbar vorhergehende Farbartkomponente-Abtastung (a) wird dem Multiplizierer (43) zugeführt und die vorliegende Farbartkomponente-Abtastung (b) wird dem Multiplizierer (44) zugeführt. Zusätzlich sind selektive Verzögerungsschaltungen (41) und (42), die ähnlich den erläuterten Verzögerungsschaltungen (32) und (33) sein können und die ausführlich mit Bezug auf Fig. 5 erläutert worden sind, mit den Eingängen der Multiplizierer (43) bzw. (44) verbunden und dienen im wesentlichen dem gleichen Zweck wie die erwähnten selektiven Verzögerungsschaltungen (32) und (33). D.h. die Verzögerungsschaltungen (41) und (42) dienen zur Kompensation von Geschwindigkeitsfehlem mit Größen, die größer als 1 Lesetaktperiode sind. Wie dargestellt, werden die höherwertigen Bit-(VEj) des Geschwindigkeitsfehlerdatensignals, das durch den Integrator gemäß Fig. 2 erzeugt ist, den selektiven Veizögerungsschaltungen (41) und (42) zugeführt und dienen zum Erreichen der Zeitverzögerung, die durch diese auf die Farbartkomponente-Abtastungen ausgeübt wird.

Die Signalgeneratoren (47) und (48) sind zum Empfang von niederwertigeren Bit (VEj) des Geschwindigkeitsfehlerdatensignals angeschlossen, wobei diese Bit den Geschwindigkeitsfehler (x) wiedergeben, der weiter oben erläutert ist Der Signalgenerator (47) ist so ausgebildet, daß er ein Mehrbit-Digitalsignal erzeugt, das cos (π/2)χ wiedergibt und der Signalgenerator (48) ist so ausgebildet, daß er ein Mehrbit-Digitalsignal erzeugt, das sin (π/2)χ wiedergibt. Die Signalgenertoren (47) und (48) können adressierbare Speichereinrichtungen mit mehreren Speicherplätzen aufweisen, wobei jeder Speicherplatz durch den Wert (x) adressierbar ist, der durch die niedrigwertigen Bit (VEj) wiedeigegeben ist, wobei jeder adressierte Speicherplatz ein Digitalsignal speichert, das cos (π/2)χ bzw. sin (π/2)χ wiedergibt. Die Ausgänge der Signalgeneratoren (47) und (48) sind mit den Multiplizierern (43) und (44) gekoppelt Der Multiplizierer (43) ist so ausgebildet, daß er ein Digitalsignal erzeugt, das das Produkt (a) cos (π/2)χ wiedergibt, und der Multiplizierer (44) ist so ausgebildet, daß er ein Digitalsignal erzeugt, das das Produkt (b) sin (π/2)χ wiedergibt Diese durch die Multiplizierer (43) und (44) erzeugten Ausgangssignale werden in der Summierschaltung (44) summiert, die ein Ausgangssignal (y) erzeugt, mit y = a cos (it/2)x (b) sin (π/2)χ. Dieses Ausgangssignal (y) wird dem Ausgangsanschluß (46) zugeführt und ist die Farbartkomponente-Abtastung, die zur Korrektur bezüglich Geschwindigkeitsfehlem kompensiert worden ist.

Die Arbeitsweise des Interpolators gemäß Fig. 8 ergibt sich am besten unter Bezug auf die graphischen Darstellungen gemäß Fig. 9A und 9B. Es zeigt sich, daß die Farbartkomponente des Videosignals auf den üblichen Farbhilfsträger amplitudenmoduliert ist, dessen Frequenz (f^.) ist. Fig. 9A gibt einen Halbzyklus des amplitudenmodulierten Farbhilfsträgers wieder. Es sei angenommen, daß zwei aufeinanderfolgende Farbartkomponente-Abtastungen, die in den Speicher (3) eingeschrieben sind und aus diesem ausgelesen werden, Abtastungen (a) bzw. (b) sind. Da das eingangsseitige Farbvideosignalgemisch mit der Abtastgeschwindigkeit bzw. -frequenz (4fsc) abgetastet wird, ergibt sich, daß die Abtastungen (a) und (b) voneinander um einen Winkelbetrag von π/2 getrennt sind. Es sei weiter angenommen, daß die Abtastungen (a) und (b) den Geschwindigkeitsfehler (x), wie dargestellt, besitzen. Daher sollte, obwohl die Abtastung (a) aus dem Speicher (3) zum Zeitpunkt (tj) ausgelesen wird, wegen dieses Geschwindigkeitsfehlers die Abtastung aus dem Speicher (3) zum Zeitpunkt (tx) ausgelesen werden. Ohne Geschwindigkeitsfehler würde die Farbartkomponente als

Kurve (S) auftreten, die in Strichlinien in Fig. 9A dargestellt ist. Wegen des Geschwindigkeitsfehlers in der Farbartkomponente tritt jedoch die tatsächliche Farbartkomponente, die aus dem Speicher (3) ausgelesen ist, in analoger Version als Kurve (R) auf.

Aus der Kurve (S) ergibt sich, daß ohne Geschwindikeitsfehler (x) die Farbartkomponente-Abtastung zum Zeitpunkt (tj) den Wert (y) haben würde. Der Zweck des Interpolators gemäß Fig. 8 ist es, den Abtastungswert (y) abhängig von den aufeinanderfolgenden Abtastungen (a) und (b) zu berechnen oder zu interpolieren, wobei die aufeinanderfolgenden Abtastungen aus dem Speicher (3) zum Zeitpunkt (tj) bzw. (^) ausgelesen werden.

Der Abtastungswert (y) kann aus dem Phasen- oder Zeigerdiagramm erhalten werden, das dem Signalverlauf gemäß Fig. 9A entspricht. Dieses Phasen- oder Zeigerdiagramm ist in Fig. 9B dargestellt.

Aus den Fig. 9A und 9B ergibt sich, daß die Abtastung (a) bei einem willkürlichen Winkel (Θ) des Farbhilfsträgerzyklus erhalten wird. Fig. 9B zeigt den der Abtastung (a) entsprechenden Vektor. Selbstverständlich tritt die nächstfolgende Abtastung (b) zum Winkel π/2 in Anschluß an das Auftreten der Abtastung (a) auf. Fig. 9B zeigt auch den der Abtastung (b) entsprechenden vektor. Nun tritt die Abtastung (y) zu einem verzögerten Zeitpunkt entsprechend dem Geschwindigkeitsfehler (x) auf. Die Winkeldarstellung dieser Verzögerungszeit entspricht (Alpha), und es zeigt sich, daß gilt Alpha = (π/2)x. Fig. 9B gibt den der Abtastung -9-

Claims (8)

1. Nr. 389608 (y) entsprechenden Vektor wieder. Aus Fig. 9B ergibt sich, daß die Abtastungen (a) und (b) den beiden Schenkeln eines rechtwinkligen Dreiecks entsprechen. Die Hypothenuse dieses Dreiecks ist deshalb gleich \ja1 2 + b2. Es zeigt sich weiter, daß die kompensierte Abtastung (y) gemäß Fig. 9B gleich einem Schenkel eines anderen rechtwinkligen Dreiecks ist, dessen Hypothenuse ebenfalls gleich mr + b" ist. Folglich ergibt sich der Wert der kompensierten Farbartkomponente-Abtastung (y) gemäß: v y =\Ja2 + b2 sin (Alpha + Θ) (4), y =]Ja2 + b2 (sin Alpha cos Θ + cos Alpha sin 0) (5), v = ^Ja2 + b2 ( b sin Alpha + a cos Alpha) (6), ^ a2 + b2 \J t? + b2 y = b sin Alpha + a cos Alpha (7), Es zeigt sich daher, daß der Interpolator gemäß Fig. 8 die Gleichung (7) ausführt. Falls die Größe des Geschwindigkeitsfehlers (x) eineLesetaktperiode überschreitet, arbeiten die selektiven Verzögerungsschaltungen (41) und (42) in der weiter oben mit Bezug auf Fig. 5 erläuterten Weise zur Kompensation bezüglich dieser Größe des Geschwindigkeitsfehlers. Daher gibt der Ausgangsanschluß (46) (Fig. 8) ein Mehrbit-Digitalsignal ab, das die kompensierte Farbartkomponente-Abtastung (y) in Übereinstimmung mit der Gleichung (7) wiedergibt. Diese kompensierte Farbartkomponente-Abtastung wird im Mischer (21) (Fig. 4) mit der kompensierten Leuchtdichtekomponente-Abtastung kombiniert, die durch den Interpolator gemäß Fig. 6 erzeugt ist, um am Ausgangsanschluß (22) (Fig. 4) kompensierte Abtastungen des aus dem Speicher (3) ausgelesenen Farbvideosignalgemisches abzugeben. Es zeigt sich daher, daß der Pegel jeder aus dem Speicher (3) ausgelesenen Abtastung so geändert wird, daß er gleich dem Pegel ist, den sie zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen würde, wenn kein Geschwindigkeitsfehler vorliegen würde. Wenn auch die vorliegende Erfindung insbesondere mit Bezug auf ein bevorzugtes Ausführungsbeispiel dargestellt worden ist, ergibt sich, daß andere Ausführungsformen möglich sind. Beispielsweise kann, obwohl das ankommende Videosignal mit einer Frequenz von (4^) abgetastet wird, auch eine Abtastfrequenz von (3fsc) verwendet werden. Es zeigt sich, daß die Lesetaktfrequenz ebenfalls (3fsc) sein kann. Weiter können die dargestellte Zeitbasiskorrektureinrichtung und der Geschwindigkeitsfehlerkompensator bei anderen periodischen Informationssignalen verwendet werden und müssen nicht nur für Färbvideosignalgemische verwendet werden. Abhängig von der Zusammensetzung solcher periodischer Infonnationssignale kann gegebenenfalls entweder der Interpolator (19) (Fig. 6) oder der Interpolator (20) (Fig. 8) weggelassen sein. PATENTANSPRÜCHE -10- 1 Geschwindigkeitsfehlerkompensator für eine Zeitbasiskorrektureinrichtung, mit einem Hauptspeicher, in den aufeinanderfolgende Abtastungen eines Videosignals mit einer mit Zeitbasisfehlem in dem Videosignal 2 synchronisierten Einschreibgeschwindigkeit einschreibbar sind, derart, daß mehrere Zeilen des Videosignals in dem Hauptspeicher gespeichert sind, und aus dem die aufeinanderfolgenden Abtastungen mit konstanter Auslesegeschwindigkeit auslesbar sind, und mit einem Geschwindigkeitsfehlerdetektor zum Erfassen von Geschwindigkeitsfehlem in aufeinanderfolgenden Zeilen der in den Hauptspeicher eingeschriebenen Videosignale, gekennzeichnet durch einen Abtastungspegelkompensator (4; Fig. 4; Fig. 6; Fig. 8) zur Kompensation des Pegels einer aus dem Hauptspeicher ausgelesenen Abtastung abhängig von dem erfaßten Geschwindigkeitsfehler derart, daß der Pegel der ausgelesenen Abtastung so änderbar ist, daß er dem Pegel gleich ist, den die ausgelesene Abtastung zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen ist, wenn sie keinen Geschwindigkeitsfehler besitzt * r t Nr. 389608
2. 2. Geschwindigkeitsfehlerkompensator nach Anspruch 1, wobei das Videosignal ein Farbvideosignal mit einer Leuchtdichte- und einer Farbartkomponente ist und jede Abtastung aus einem Mehrbit-Digitalsignal besteht, gekennzeichnet durch einen digitalen Separator (18) zum Abtrennen von Leuchtdichtekomponente- S Abtastungen (Y) und Farbartkomponente-Abtastungen (C) von den von dem Hauptspeicher aufeinanderfolgend ausgelesenen Abtastungen, einen Leuchtdichteabtastung-Interpolator ((19); Fig. 6), der mit dem Digitalseparator (18) gekoppelt ist zum Erzeugen einer interpolierten Leuchtdichteabtastung (yy) abhängig von aufeinanderfolgenden Leuchtdichtekomponente-Abtastungen (ay, by), die zugeführt sind, wobei die interpolierte Leuchtdichteabtastung einen Wert gleich dem Wert besitzt, den eine der zugeführten aufeinanderfolgenden 10 Leuchtdichtekomponente-Abtastungen zu dem Zeitpunkt haben sollte, zu dem sie ausgelesen ist, wenn kein Geschwindigkeitsfehler vorliegt, einen Farbäbtastung-Interpolator ((20); Fig. 8), der mit dem Digitalseparator (18) gekoppelt ist zum Erzeugen einer interpolierten Farbabtastung (yc) abhängig von aufeinanderfolgenden Farbartkomponente-Abtastungen (ac, bc), die zugeführt sind, wobei die interpolierte Farbartabtastung einen Wert gleich dem Wert besitzt, den eine der zugeführten Farbartkomponente-Abtastungen zu dem Zeitpunkt haben 15 sollte, zu dem sie ausgelesen ist, wenn sie keinen Geschwindigkeitsfehler besitzt, und eine Kombinationsschaltung (21) zum Kombinieren der interpolierten Leuchtdichte- (yy) und Farbart- (yc)-Abtastungen zum Erzeugen interpolierter Farbvideosignalabtastungen.
3. 3. Geschwindigkeitsfehlerkompensator nach Anspruch 2, dadurch gekennzeichnet, daß der 20 Leuchtdichteabtastung-Interpolator einen ersten Multiplizierer (36) zum Multiplizieren einer der aufeinanderfolgenden Leuchtdichtekomponente-Abtastungen (by) mit einem Faktor (x), der eine Funktion des erfaßten Geschwindigkeitsfehlers ist, einen zweiten Multiplizierer (35) zum Multiplizieren der unmittelbar vorhergehenden der aufeinanderfolgenden Leuchtdichtekomponente-Abtastungen (ay) mit einem Faktor (1 · x) und eine Summierschaltung (37) zum Summieren der multiplizierten Abtastungen, die durch den ersten bzw. 25 zweiten Multiplizierer erzeugt sind, aufweist.
4. 4. Geschwindigkeitsfehlerkompensator nach Anspruch 3, dadurch gekennzeichnet, daß der Leuchtdichteabtastung-Interpolator eine Verzögerungsschaltung ((32,33); Fig. 5) zum selektiven Verzögern der einen und der unmittelbar vorhergehenden Leuchtdichtekomponente-Abtastung um ein ganzzahliges Vielfaches 30 des Abtastintervalls (ID) enthält, das die eine und die unmittelbar vorhergehende Leuchtdichtekomponente-Abtastung trennt, abhängig von der Größe des digitalen Geschwindigkeitsfehlersignals, wenn das digitale Geschwindigkeitsfehlersignal das Abtastintervall überschreitet.
5. 5. Geschwindigkeitsfehlerkompensator nach Anspruch 4, dadurch gekennzeichnet, daß die 35 Verzögerungsschaltung ein erstes und ein zweites Verzögerungsglied (31,32) aufweist zum Zuführen der einen und der unmittelbar vorhergehenden Leuchtdichtekomponente-Abtastung zum ersten bzw. zum zweiten Multiplizierer, wobei jedes Verzögerungsglied (31, 32) aus mehreren kaskadengeschalteten Verzögerungselementen (23,24, 25, 26), die jeweils eine Zeitverzögerung gleich dem Abtastintervall besitzen, einem Ausgangsanschluß (29) und einer Schalteinrichtung (28) besteht, die abhängig von dem 40 digitalen Geschwindigkeitsfehlersignal (VEj) selektiv den Ausgang eines der kaskadengeschalteten Verzögerungselemente mit dem Ausgangsanschluß verbindet, wodurch jede Verzögerungsschaltung (31,32) eine Verzögerung »reicht, die größer als die Größe des digitalen Geschwindigkeitsfehlersignals ist.
6. 6. Geschwindigkeitsfehlerkompensator nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der 45 Farbartkomponente-Interpolator einen ersten Multiplizierer (44) zum Multiplizieren einer der aufeinanderfolgenden Farbartkomponente-Abtastungen (b£) um einen Faktor sin (Alpha), wobei (Alpha) eine Funktion des erfaßten Geschwindigkeitsfehlers ist, einen zweiten Multiplizierer (43) zum Multiplizieren der unmittelbar vorhergehenden der aufeinanderfolgenden Farbartkomponente-Abtastungen (ac), um einen Faktor cos (Alpha) und eine Summierschaltung (45) zum Summieren der multiplizierten Abtastungen, die durch den 50 ersten bzw. den zweiten Multiplizierer erzeugt sind, enthält
7. 7. Geschwindigkeitsfehlerkompensator nach Anspruch 6, dadurch gekennzeichnet, daß der Farbartkomponente-Interpolator eine Verzögerungsschaltung ((41,42); Fig. 5) zum selektiven Verzögern der einen und der unmittelbar vorhergehenden Farbartkomponente-Abtastung um ein ganzzahliges Vielfaches des 55 Abtastintervalls (ID) aufweist das die eine und die unmittelbar vorhergehende Farbartkomponente-Abtastung trennt, abhängig von der Größe des digitalen Geschwindigkeitsfehlersignals, wenn das digitale Geschwindigkeitsfehlersignal das Abtastintervall überschreitet. -11- Nr. 389608
8. 8. Geschwindigkeitsfehlerkompensator nach Anspruch 7, dadurch gekennzeichnet, daß die Veizögerungsschaltung ein erstes und ein zweites Verzögerungsglied (41,42) zum Zufuhren der einen und der unmittelbar vorhergehenden Farbartkomponente-Abtastung zu dem ersten bzw. zu dem zweiten Multiplizierer aufweist, wobei jedes Verzögerungsglied (41, 42) mehrere kaskadengeschaltete Verzögerungselemente 5 (23, 24, 25, 26), die jeweils eine Zeitverzögerung gleich einem Abtastintervall besitzen, einen Ausgangsanschluß (29) und eine Schalteinrichtung (28) aufweist, die abhängig von dem digitalen Geschwindigkeitsfehlersignal (VEj) selektiv den Ausgang des einen der kaskadengeschalteten Verzögerungselemente mit dem Ausgangsanschluß koppelt, wobei die Verzögerungsschaltung eine Verzögerung ausübt, die größer als die Größe des digitalen Geschwindigkeitsfehlersignals ist. 10 15 Hiezu 3 Blatt Zeichnungen -12-