JPH0789669B2 - サンプリング信号位相補正装置 - Google Patents
サンプリング信号位相補正装置Info
- Publication number
- JPH0789669B2 JPH0789669B2 JP61011357A JP1135786A JPH0789669B2 JP H0789669 B2 JPH0789669 B2 JP H0789669B2 JP 61011357 A JP61011357 A JP 61011357A JP 1135786 A JP1135786 A JP 1135786A JP H0789669 B2 JPH0789669 B2 JP H0789669B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- data
- phase
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術（第８図、第９図） Ｄ発明が解決しようとする問題点（第８、第９図） Ｅ問題点を解決するための手段（第１図、第３図、第６
図） Ｆ作用（第１図、第３図、第６図） Ｇ実施例 （G1）補正動体の原理（第１図） （G2）第１実施例（第２図〜第５図） （G3）第２実施例（第６図、第７図） （G4）他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明はサンプリング信号位相補正装置に関し、例えば
ビデオテープレコーダ（VTR）において、デイジタル信
号でなるビデオ信号に対してベロシテイエラー補正、サ
ンプリング位相制御、ヒユー制御などの処理をする際に
適用して好適なものである。
図） Ｆ作用（第１図、第３図、第６図） Ｇ実施例 （G1）補正動体の原理（第１図） （G2）第１実施例（第２図〜第５図） （G3）第２実施例（第６図、第７図） （G4）他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明はサンプリング信号位相補正装置に関し、例えば
ビデオテープレコーダ（VTR）において、デイジタル信
号でなるビデオ信号に対してベロシテイエラー補正、サ
ンプリング位相制御、ヒユー制御などの処理をする際に
適用して好適なものである。
Ｂ発明の概要 本発明は、所定のサンプリング周期をもつ離散的なデイ
ジタルデータを有する入力サンプリング信号の位相を、
位相エラー信号によつて補正するようになされたサンプ
リング信号位相補正装置において、入力サンプリング信
号のデイジタルデータを遅延回路によつて遅延させると
共に係数発生回路において位相制御信号に基づいて得た
重付け係数データによつて重付けをすることにより補間
演算して、補正後の出力サンプリング信号の当該サンプ
リング位置におけるデイジタルデータを得るようにし、
これにより、所定のサンプリング周期のサンプリング時
間位置に補正後のサンプリングデイジタルデータを発生
させてなる出力サンプリング信号を得ることができる。
ジタルデータを有する入力サンプリング信号の位相を、
位相エラー信号によつて補正するようになされたサンプ
リング信号位相補正装置において、入力サンプリング信
号のデイジタルデータを遅延回路によつて遅延させると
共に係数発生回路において位相制御信号に基づいて得た
重付け係数データによつて重付けをすることにより補間
演算して、補正後の出力サンプリング信号の当該サンプ
リング位置におけるデイジタルデータを得るようにし、
これにより、所定のサンプリング周期のサンプリング時
間位置に補正後のサンプリングデイジタルデータを発生
させてなる出力サンプリング信号を得ることができる。
Ｃ従来の技術 従来VTRにおいては、例えばベロシテイエラー補正回路
として第８図に示すように、主メモリ１に記憶された再
生ビデオサンプリング信号の読出し位相をベロシテイエ
ラー信号でなる位相エラー信号SVEによつて位相変調す
ることにより、再生ビデオ信号VDINに含まれているベロ
シテイエラーを時間軸補正する方法が用いられている。
なお、位相変調の手法を用いてベロシテイエラーの補正
する主段については、雑誌「放送技術」、昭和50年８月
号、第571頁、〜578頁に開示されている。
として第８図に示すように、主メモリ１に記憶された再
生ビデオサンプリング信号の読出し位相をベロシテイエ
ラー信号でなる位相エラー信号SVEによつて位相変調す
ることにより、再生ビデオ信号VDINに含まれているベロ
シテイエラーを時間軸補正する方法が用いられている。
なお、位相変調の手法を用いてベロシテイエラーの補正
する主段については、雑誌「放送技術」、昭和50年８月
号、第571頁、〜578頁に開示されている。
第８図において再生ビデオ信号VDINは、アナログ／デイ
ジタル変換回路２において、書込クロツク発生回路３か
ら与えられるサンプリング信号SSM1によつて、1H区間の
間に例えば910個のサンプリングデイジタルデータに変
換され、そのサンプリングデイジタルデータDSMが書込
クロツク発生回路３から発生される書込クロツクパルス
PWTをシーケンサ４を介して主メモリ１に供給すること
により、主メモリ１に順次書き込んで行く。
ジタル変換回路２において、書込クロツク発生回路３か
ら与えられるサンプリング信号SSM1によつて、1H区間の
間に例えば910個のサンプリングデイジタルデータに変
換され、そのサンプリングデイジタルデータDSMが書込
クロツク発生回路３から発生される書込クロツクパルス
PWTをシーケンサ４を介して主メモリ１に供給すること
により、主メモリ１に順次書き込んで行く。
この主メモリ１のデータは、読出クロツク発生回路６か
ら発生される読出クロツクパルスPRDによつてドロツプ
アウト補償回路５を介して読み出され、当該読み出され
たサンプリングデーDRDがデイジタル／アナログ変換回
路７に供給される。デイジタ／アナログ変換回路７は読
出クロツクパルスPRDと同期したクロツクパルス信号S
SM2によつてアンプリングデータDRDをアナログビデオ信
号VDMIに変換し、これがプロセツサ８において基準同期
信号SYNC1などを付加された後、出力ビデオ信号VDOUTと
して送出される。
ら発生される読出クロツクパルスPRDによつてドロツプ
アウト補償回路５を介して読み出され、当該読み出され
たサンプリングデーDRDがデイジタル／アナログ変換回
路７に供給される。デイジタ／アナログ変換回路７は読
出クロツクパルスPRDと同期したクロツクパルス信号S
SM2によつてアンプリングデータDRDをアナログビデオ信
号VDMIに変換し、これがプロセツサ８において基準同期
信号SYNC1などを付加された後、出力ビデオ信号VDOUTと
して送出される。
基準同期信号SYNC1は、読出クロツク発生回路６に対す
る同期信号SYNC2と共に、同期信号発生回路９において
基準ビデオ信号VDREF及び局同期信号SYNCREFに基づいて
発生される。
る同期信号SYNC2と共に、同期信号発生回路９において
基準ビデオ信号VDREF及び局同期信号SYNCREFに基づいて
発生される。
第８図の従来の構成において、再生ビデオ信号VDINの位
相θが、第９図（Ａ）に示すように変動した場合、水平
同期信号に基づいてその周期1Hごとの時点tOH、t1H、t
2H……においてベロシテイエラー（θ1H−θ0H）、（θ
2H−θ1H）……を書込クロツク発生回路３において検出
する。
相θが、第９図（Ａ）に示すように変動した場合、水平
同期信号に基づいてその周期1Hごとの時点tOH、t1H、t
2H……においてベロシテイエラー（θ1H−θ0H）、（θ
2H−θ1H）……を書込クロツク発生回路３において検出
する。
書込クロツク発生回路３は、この1Hごとに検出されるベ
ロシテイエラーを、対応する1H区間の間に例えば直線的
に変化していると想定して、当該1H区間のサンプリング
時点t01、t02、t03、t04……に例えば直線的に増大する
位相エラーデータΔθ１、Δθ２、Δθ３、Δθ４……
を割り当ててなる位相エラー信号SVE（第９図（Ｂ））
を読出クロツク発生回路６に供給する。
ロシテイエラーを、対応する1H区間の間に例えば直線的
に変化していると想定して、当該1H区間のサンプリング
時点t01、t02、t03、t04……に例えば直線的に増大する
位相エラーデータΔθ１、Δθ２、Δθ３、Δθ４……
を割り当ててなる位相エラー信号SVE（第９図（Ｂ））
を読出クロツク発生回路６に供給する。
読出クロツク発生回路６は、1H区間内の各サンプリング
時点t01、t02、t03……における位相補正データΔ
θ１、Δθ２、Δθ３……だけ、読出クロツクパルスP
RDの発生位相をずらせる（すなわち進める又は遅らせ
る）ように読出クロツクパルスPRDを位相変調し、かく
して第１図（Ｂ）に示すように、主メモリ１に書き込ま
れている再生ビデオ信号VDIN（第１図（Ａ））のサンプ
リングデータD01、D02、D03……を、所定のサンプリン
グ周期の時間位置から位相補正データΔθ１、Δθ２、
Δθ３……だけずれた時点で読み出すことにより、ベロ
シテイエラーを補正してなるアナログビデオ信号VDMIが
得られる。
時点t01、t02、t03……における位相補正データΔ
θ１、Δθ２、Δθ３……だけ、読出クロツクパルスP
RDの発生位相をずらせる（すなわち進める又は遅らせ
る）ように読出クロツクパルスPRDを位相変調し、かく
して第１図（Ｂ）に示すように、主メモリ１に書き込ま
れている再生ビデオ信号VDIN（第１図（Ａ））のサンプ
リングデータD01、D02、D03……を、所定のサンプリン
グ周期の時間位置から位相補正データΔθ１、Δθ２、
Δθ３……だけずれた時点で読み出すことにより、ベロ
シテイエラーを補正してなるアナログビデオ信号VDMIが
得られる。
Ｄ発明が解決しようとする問題点 ところが第８図の場合のように、読出クロツクパルスP
RDを位相エラー信号SVEによつて位相変調するようにす
ると、主メモリ１から読み出されたデイジタル信号DRD
を一旦デイジタル／アナログ変換回路７においてアナロ
グ信号VDMIに変換した後でなければ、ベロシテイエラー
を除去する効果を得ることができない問題がある。
RDを位相エラー信号SVEによつて位相変調するようにす
ると、主メモリ１から読み出されたデイジタル信号DRD
を一旦デイジタル／アナログ変換回路７においてアナロ
グ信号VDMIに変換した後でなければ、ベロシテイエラー
を除去する効果を得ることができない問題がある。
因に主メモリ１から読み出されたサンプリングデータD
01、D02、D03……は、その読出し時点が位相変調されて
いる点に意味があるのに対して、かかる離散的なサンプ
リングデータを後段のデイジタル処理回路にそのまま送
出すれば、後段のデイジタル処理回路はこのサンプリン
グデータを特有のクロツク信号によつて所定周期で読み
込む構成になつているため、折角位相エラー信号SVEに
よつて位相変調されることによつてベロシテイエラーが
除去されたはずのデータが、所定周期に戻されるために
元のベロシテイエラーを含むデイジタルサンプリング信
号に戻されてしまう結果になるからである。
01、D02、D03……は、その読出し時点が位相変調されて
いる点に意味があるのに対して、かかる離散的なサンプ
リングデータを後段のデイジタル処理回路にそのまま送
出すれば、後段のデイジタル処理回路はこのサンプリン
グデータを特有のクロツク信号によつて所定周期で読み
込む構成になつているため、折角位相エラー信号SVEに
よつて位相変調されることによつてベロシテイエラーが
除去されたはずのデータが、所定周期に戻されるために
元のベロシテイエラーを含むデイジタルサンプリング信
号に戻されてしまう結果になるからである。
従つて第８図の従来の構成によれば、後段のデイジタル
処理回路に離散的なデイジタルサンプリング信号を供給
したい場合には、デイジタル／アナログ変換回路７のビ
デオ出力VDMIを再度別途設けたアナログ／デイジタル変
換回路を用いてデイジタルサンプリング信号に変換し直
す必要があり、従つて全体としての構成が大型かつ複雑
になると共に、サンプリング信号の特性が劣化すること
を避け得ない。
処理回路に離散的なデイジタルサンプリング信号を供給
したい場合には、デイジタル／アナログ変換回路７のビ
デオ出力VDMIを再度別途設けたアナログ／デイジタル変
換回路を用いてデイジタルサンプリング信号に変換し直
す必要があり、従つて全体としての構成が大型かつ複雑
になると共に、サンプリング信号の特性が劣化すること
を避け得ない。
本発明は以上の点を考慮してなされたもので、主メモリ
から読み出される離散的なサンプリング信号に対して、
デイジタル信号のまま位相エラーの補正効果を与えるこ
とができるようにしたサンプリング信号位相補正装置を
提案しようとするものである。
から読み出される離散的なサンプリング信号に対して、
デイジタル信号のまま位相エラーの補正効果を与えるこ
とができるようにしたサンプリング信号位相補正装置を
提案しようとするものである。
Ｅ問題点を解決するための手段 かかる問題点を解決するため第１の発明においては、所
定のサンプリング周期TSをもつ離散的なデイジタルデー
タD00、D01、D02、D03……を有する入力サンプリング信
号VDINの位相を、位相エラー信号SVEによつて補正する
ようになされたサンプリング信号位相補正装置におい
て、入力サンプリング信号VDINのデイジタルデータV
D01、VD02、VD03……に基づいて、そのサンプリング時
間位置t01、t02、t03……から位相エラー信号SVEの補正
量Δθ１、Δθ２、Δθ３……に対応する位相量だけ位
相がずれたデイジタルデータCD01、CD02、CD03……を補
間演算し、当該サンプリング時間位置t01、t02、t03…
…のタイミングで補間演算したデイジタルデータを、補
正後の出力サンプリング信号DVESのサンプリングデイジ
タルデータCD01、CD02、CD03……として送出する補間デ
ータ発生手段21を設けるようにする。
定のサンプリング周期TSをもつ離散的なデイジタルデー
タD00、D01、D02、D03……を有する入力サンプリング信
号VDINの位相を、位相エラー信号SVEによつて補正する
ようになされたサンプリング信号位相補正装置におい
て、入力サンプリング信号VDINのデイジタルデータV
D01、VD02、VD03……に基づいて、そのサンプリング時
間位置t01、t02、t03……から位相エラー信号SVEの補正
量Δθ１、Δθ２、Δθ３……に対応する位相量だけ位
相がずれたデイジタルデータCD01、CD02、CD03……を補
間演算し、当該サンプリング時間位置t01、t02、t03…
…のタイミングで補間演算したデイジタルデータを、補
正後の出力サンプリング信号DVESのサンプリングデイジ
タルデータCD01、CD02、CD03……として送出する補間デ
ータ発生手段21を設けるようにする。
また第２の発明においては、サンプリング信号VDINのデ
イジタルデータD00、D01、D02、D03……のインパルス応
答に基づいて、サンプリング周期内の時点に対応する重
付け係数データ（k1、k2）、（k11〜k15）を、位相エラ
ー信号DVEによつて選定して、上記サンプリング周期TS
ごとに発生する係数発生回路27、41と、サンプリング信
号VDINのデイジタルデータD00、D01、D02、D03……を順
次受けてそのサンプリング周期TSだけ遅延させる遅延回
路22、32〜35と、遅延回路22、32〜35の入力端及び出力
端のデイジタルデータ（D0N、D0(N+1)）、（DON〜D
0(N+4)）を係数発生回路27、41において発生される重付
け係数データ（k1、k2）、（k11〜k15）によつて重付け
して位相サンプリングデータDVECとして送出する演算手
段（24〜25）、（36〜40、42）とを設けるようにする。
イジタルデータD00、D01、D02、D03……のインパルス応
答に基づいて、サンプリング周期内の時点に対応する重
付け係数データ（k1、k2）、（k11〜k15）を、位相エラ
ー信号DVEによつて選定して、上記サンプリング周期TS
ごとに発生する係数発生回路27、41と、サンプリング信
号VDINのデイジタルデータD00、D01、D02、D03……を順
次受けてそのサンプリング周期TSだけ遅延させる遅延回
路22、32〜35と、遅延回路22、32〜35の入力端及び出力
端のデイジタルデータ（D0N、D0(N+1)）、（DON〜D
0(N+4)）を係数発生回路27、41において発生される重付
け係数データ（k1、k2）、（k11〜k15）によつて重付け
して位相サンプリングデータDVECとして送出する演算手
段（24〜25）、（36〜40、42）とを設けるようにする。
Ｆ作用 入力サンプリング信号DSMを構成する離散的なデイジタ
ルデータD01、D02、D03……の間の区間には、デイジタ
ルデータが定義されていないのに対して、本発明におい
ては、当該定義されていない区間に含まれる位相に対応
するデイジタルデータを、入力サンプリング信号D
SMと、位相エラー信号SVEの補正量Δθ１、Δθ２、Δ
θ３……に基づいて補間演算する。
ルデータD01、D02、D03……の間の区間には、デイジタ
ルデータが定義されていないのに対して、本発明におい
ては、当該定義されていない区間に含まれる位相に対応
するデイジタルデータを、入力サンプリング信号D
SMと、位相エラー信号SVEの補正量Δθ１、Δθ２、Δ
θ３……に基づいて補間演算する。
そして当該補間演算によつて求めたデイジタルデータCD
01、CD02、CD03……を、入力サンプリング信号のサンプ
リング時間位置に対応するタイミングで、補正後の出力
サンプリング信号DVECのサンプリングデータCD01、C
D02、CD03……として送出する。
01、CD02、CD03……を、入力サンプリング信号のサンプ
リング時間位置に対応するタイミングで、補正後の出力
サンプリング信号DVECのサンプリングデータCD01、C
D02、CD03……として送出する。
このようにすることにより、所定のサンプリング周期を
もつサンプリング時間位置に補正後のデイジタルデータ
CD01、CD02、CD03……を発生させることができることに
より、その結果得られる出力サンプリング信号DVECを後
段のデイジタル処理回路において一定周期のクロツクパ
ルスによつて直接デイジタル的に処理しても、位相補正
結果に何等悪影響を生ずることがないようにし得る。
もつサンプリング時間位置に補正後のデイジタルデータ
CD01、CD02、CD03……を発生させることができることに
より、その結果得られる出力サンプリング信号DVECを後
段のデイジタル処理回路において一定周期のクロツクパ
ルスによつて直接デイジタル的に処理しても、位相補正
結果に何等悪影響を生ずることがないようにし得る。
Ｇ実施例 以下本発明をVTRのベロシテイエラー補正回路に適用し
た場合の一実施例を詳述する。
た場合の一実施例を詳述する。
（G1）補正動作の原理 本発明においては、ベロシテイエラー（すなわち位相エ
ラー）が含まれたビデオ信号VDIN（第１図（Ａ））を構
成する離散的なサンプリング信号D01、D02、D03……に
基づいて、補正すべき位相量（すなわちベロシテイエラ
ー量）Δθ１、Δθ２、Δθ３……（第１図（Ｂ））に
相当する位相量Δθ11、Δθ12、Δθ13……（第１図
（Ａ））だけ位相がずれた時点におけるデータCD01、CD
02、CD03……を補間演算により求め、このデータCD01、
CD02、CD03……を第１図（Ｃ）に示すように、サンプリ
ング時点t01、t02、t03……における離散的サンプリン
グデータとして用いる。換言すれば、サンプリング時点
t01、t02、t03……における位相補正量を振幅（第１図
（Ｂ）のように位相ではなく）に換算して補正する。
ラー）が含まれたビデオ信号VDIN（第１図（Ａ））を構
成する離散的なサンプリング信号D01、D02、D03……に
基づいて、補正すべき位相量（すなわちベロシテイエラ
ー量）Δθ１、Δθ２、Δθ３……（第１図（Ｂ））に
相当する位相量Δθ11、Δθ12、Δθ13……（第１図
（Ａ））だけ位相がずれた時点におけるデータCD01、CD
02、CD03……を補間演算により求め、このデータCD01、
CD02、CD03……を第１図（Ｃ）に示すように、サンプリ
ング時点t01、t02、t03……における離散的サンプリン
グデータとして用いる。換言すれば、サンプリング時点
t01、t02、t03……における位相補正量を振幅（第１図
（Ｂ）のように位相ではなく）に換算して補正する。
このようにすれば、入力ビデオ信号VDINから位相エラー
を除去して得られるサンプリング信号（第１図（Ｃ）の
サンプリング信号DVESがこれに相当する）は、サンプリ
ング時点t01、t02、t03……においてサンプンリングデ
ータCD01、CD02、CD03……をもつことができることにな
る。
を除去して得られるサンプリング信号（第１図（Ｃ）の
サンプリング信号DVESがこれに相当する）は、サンプリ
ング時点t01、t02、t03……においてサンプンリングデ
ータCD01、CD02、CD03……をもつことができることにな
る。
従つて、この位相補正後のサンプリング信号DVESを後段
のデイジタル処理回路において所定周期のクロツク信号
によつてデイジタル的にデータ処理したとしても、位相
補正効果に悪影響を与えることはない。
のデイジタル処理回路において所定周期のクロツク信号
によつてデイジタル的にデータ処理したとしても、位相
補正効果に悪影響を与えることはない。
かくするにつき、位相エラーΔθ１、Δθ２、Δθ３…
…に相当する位相量Δθ11、Δθ12、Δθ13……に基づ
いて補間データCD01、CD02、CD03……を求める際に、ナ
イキストの定理を満足するようなインパルス応答を各サ
ンプリングデータに基づいて求め、各サンプリングデー
タとそのインパルス応答との畳み込みによつて位相量△
θ11、△θ12、△θ13……だけずれた位相のデータC
D01、CD02、CD03……を補間演算する。
…に相当する位相量Δθ11、Δθ12、Δθ13……に基づ
いて補間データCD01、CD02、CD03……を求める際に、ナ
イキストの定理を満足するようなインパルス応答を各サ
ンプリングデータに基づいて求め、各サンプリングデー
タとそのインパルス応答との畳み込みによつて位相量△
θ11、△θ12、△θ13……だけずれた位相のデータC
D01、CD02、CD03……を補間演算する。
このように、従来の場合は、入力ビデオ信号VDINの各サ
ンプリングデータをベロシテイエラーすなわち位相エラ
ーの位相量Δθ１、Δθ２、Δθ３……の分だけ位相変
調するのに対して、本発明の場合は、位相エラー量Δθ
１、Δθ２、Δθ３……を各サンプリングデータの振幅
の補正に用いる点において原理上の差異を有する。
ンプリングデータをベロシテイエラーすなわち位相エラ
ーの位相量Δθ１、Δθ２、Δθ３……の分だけ位相変
調するのに対して、本発明の場合は、位相エラー量Δθ
１、Δθ２、Δθ３……を各サンプリングデータの振幅
の補正に用いる点において原理上の差異を有する。
因に、連続する複数のサンプリングデータを用いて高次
補間をする構成をとつているので、隣合う２サンプリン
グデータのみを用いた直線補間と比較して高精度に補間
ができ、従つて高精度に位相補正をすることができる。
補間をする構成をとつているので、隣合う２サンプリン
グデータのみを用いた直線補間と比較して高精度に補間
ができ、従つて高精度に位相補正をすることができる。
（G2）第１実施例 第８図との対応部分に同一符号を付して示す第２図にお
いて、ドロツプアウト補償回路５及びデイジタル／アナ
ログ変換回路７間にサンプリング信号位相補正回路21を
設けて、ベロシテイエラー信号でなる位相エラー信号S
VEをアナログ／デイジタル変換回路22において位相エラ
ーデータDVEに変換してサンプリング信号位相補正回路2
1に供給すると共に、読出クロツク発生回路６において
発生された読出クロツクパルスPRDをサンプリング信号
位相補正回路21に供給する。
いて、ドロツプアウト補償回路５及びデイジタル／アナ
ログ変換回路７間にサンプリング信号位相補正回路21を
設けて、ベロシテイエラー信号でなる位相エラー信号S
VEをアナログ／デイジタル変換回路22において位相エラ
ーデータDVEに変換してサンプリング信号位相補正回路2
1に供給すると共に、読出クロツク発生回路６において
発生された読出クロツクパルスPRDをサンプリング信号
位相補正回路21に供給する。
サンプリング信号位相補正回路21は、ドロツプアウト補
償回路５を介して主メモリ１から順次読み出される離散
的なサンプリングデータDRDを、補間演算して離散的な
サンプリングデータ間の時点において補間データを発生
し得るようになされ、当該発生時点及び補間データの値
を、位相エラーデータDVEによつて制御するようになさ
れ、第３図の構成のものを適用し得る。
償回路５を介して主メモリ１から順次読み出される離散
的なサンプリングデータDRDを、補間演算して離散的な
サンプリングデータ間の時点において補間データを発生
し得るようになされ、当該発生時点及び補間データの値
を、位相エラーデータDVEによつて制御するようになさ
れ、第３図の構成のものを適用し得る。
第３図の実施例の場合、サンプリング信号位相補正回路
21は、主メモリ１から供給される離散的サンプリングデ
ータDRDをサンプリング周期TSだけ遅延させる遅延回路2
2をもつデイジタルフイルタ23を有する。遅延回路22の
出力端に得られる１サンプリング周期TSだけ前の時点の
サンプリングデータD0Nは乗算回路26において重付け係
数データk1を乗算されて加算回路25に供給される。これ
と共に遅延回路22の入力端に与えられているサンプリン
グデータD0(N+1)は乗算回路24において重付け係数デー
タk2を乗算されて加算回路25に供給される。かくして加
算回路25の出力端に、次式 DVEC＝k1D0N＋k2D0(N+1) ……（１） で表される位相補正サンプリングデータDVECがデイジタ
ルフイルタ23の出力として送出される。
21は、主メモリ１から供給される離散的サンプリングデ
ータDRDをサンプリング周期TSだけ遅延させる遅延回路2
2をもつデイジタルフイルタ23を有する。遅延回路22の
出力端に得られる１サンプリング周期TSだけ前の時点の
サンプリングデータD0Nは乗算回路26において重付け係
数データk1を乗算されて加算回路25に供給される。これ
と共に遅延回路22の入力端に与えられているサンプリン
グデータD0(N+1)は乗算回路24において重付け係数デー
タk2を乗算されて加算回路25に供給される。かくして加
算回路25の出力端に、次式 DVEC＝k1D0N＋k2D0(N+1) ……（１） で表される位相補正サンプリングデータDVECがデイジタ
ルフイルタ23の出力として送出される。
重付け係数データk1及びk2はROM構成の係数発生回路27
にインパルス応答曲線上の複数の値に対応するデータと
して予め記憶されており、読出しクロツクパルスPRDの
タイミングで位相エラーデータDVEによつて読み出され
る。
にインパルス応答曲線上の複数の値に対応するデータと
して予め記憶されており、読出しクロツクパルスPRDの
タイミングで位相エラーデータDVEによつて読み出され
る。
ここで、第１図（Ａ）について上述したように、アナロ
グ／デイジタル変換回路２が、サンプリングクロツクS
SM1によつて帯域制限された再生ビデオ信号VDINを、時
点t00、t01、t02、t03……においてサンプリングしたと
きの、そのサンプリングデータD0H、D01、D02、D03……
（第４図（Ａ））は、ナイキストの定理を満足する周期
TSでサンプリングされているので、第４図（Ｂ）に示す
ような周波数特性を有するフイルタを用いることによ
り、離散的なサンプリングデータD0H、D01、D02、D03…
…間の振幅値を、第４図（Ｃ）に示すようなインパルス
応答曲線に対応する値とし再現することができる。
グ／デイジタル変換回路２が、サンプリングクロツクS
SM1によつて帯域制限された再生ビデオ信号VDINを、時
点t00、t01、t02、t03……においてサンプリングしたと
きの、そのサンプリングデータD0H、D01、D02、D03……
（第４図（Ａ））は、ナイキストの定理を満足する周期
TSでサンプリングされているので、第４図（Ｂ）に示す
ような周波数特性を有するフイルタを用いることによ
り、離散的なサンプリングデータD0H、D01、D02、D03…
…間の振幅値を、第４図（Ｃ）に示すようなインパルス
応答曲線に対応する値とし再現することができる。
すなわち、第４図（Ｂ）に示すような周波数特性を有す
るフイルタに、例えばデータDONでなるインパルスを与
えた時のインパルス応答は、第４図（Ｃ）に示すよう
に、時点t0のデータDONを中心として±TS（TSはサンプ
リング周期）の範囲において時点t0において最大値DON
を有すると共に、この時点t0を中心として対称的に減少
して時間幅＋TS及び−TSの時点において振幅値が０とな
るような振幅特性をもつような出力を得ることができ
る。
るフイルタに、例えばデータDONでなるインパルスを与
えた時のインパルス応答は、第４図（Ｃ）に示すよう
に、時点t0のデータDONを中心として±TS（TSはサンプ
リング周期）の範囲において時点t0において最大値DON
を有すると共に、この時点t0を中心として対称的に減少
して時間幅＋TS及び−TSの時点において振幅値が０とな
るような振幅特性をもつような出力を得ることができ
る。
従つて第４図（Ａ）に示すような離散的なサンプリング
データD00、D01、D02、D03……でなるサンプリング信号
が第４図（Ｂ）に示すような周波数特性を有するフイル
タ23に与えられれば、フイルタ23の出力端には、このデ
ータD00、D01、D02、D03……と、そのインパルス応答と
を畳み込んだ振幅をもつ出力信号が得られることにな
る。ことことは、第４図（Ａ）に示すように、データD
00及びD01間、D01及びD02間、D02及びD03間……の振幅
値は、隣合うデータのインパルス応答波形を平均化した
と等価な振幅変化を呈する結果になることを表してい
る。
データD00、D01、D02、D03……でなるサンプリング信号
が第４図（Ｂ）に示すような周波数特性を有するフイル
タ23に与えられれば、フイルタ23の出力端には、このデ
ータD00、D01、D02、D03……と、そのインパルス応答と
を畳み込んだ振幅をもつ出力信号が得られることにな
る。ことことは、第４図（Ａ）に示すように、データD
00及びD01間、D01及びD02間、D02及びD03間……の振幅
値は、隣合うデータのインパルス応答波形を平均化した
と等価な振幅変化を呈する結果になることを表してい
る。
従つて第５図（Ａ）及び（Ｂ）に示すように、データD
00、D01、D02、D03……相互間を所定数ｈ個の補間区間
ΔTS（ΔTS＝TS/h、例えばｈ＝４）に分割し、各分割時
点tN0、tN1、tN2、tN3、tN4におけるインパルス応答の
値d0、d1、d2、d3、d4（＝d0）としてd0＝０〜d4＝１の
間の値をもたせるように設定してこれを重付け係数k1及
びk4として係数発生回路27（第３図）に予め記憶してお
き、サンプリングデータD0N及びD0(N+1)間の時点tN0、t
N1、tN2、tN3、tN4（＝tN0）（第５図（Ｂ））のタイミ
ングで、データD0N及びD0(N+1)に対応する重付け係数k1
及びk2を乗算し、その和すなわち、 DINj＝k1D0N＋k2D0(N+1) ……（２） （ｊ＝０、１、２、３、４） の演算結果から、補間データDINjを得るようにする。こ
こで、重付け係数k1及びk2は、 k1＝d(4-j)（ｊ＝０、１、２、３、４） ……（３） k2＝dj （ｊ＝０、１、２、３、４） ……（４） に選定する（第５図（Ａ））。
00、D01、D02、D03……相互間を所定数ｈ個の補間区間
ΔTS（ΔTS＝TS/h、例えばｈ＝４）に分割し、各分割時
点tN0、tN1、tN2、tN3、tN4におけるインパルス応答の
値d0、d1、d2、d3、d4（＝d0）としてd0＝０〜d4＝１の
間の値をもたせるように設定してこれを重付け係数k1及
びk4として係数発生回路27（第３図）に予め記憶してお
き、サンプリングデータD0N及びD0(N+1)間の時点tN0、t
N1、tN2、tN3、tN4（＝tN0）（第５図（Ｂ））のタイミ
ングで、データD0N及びD0(N+1)に対応する重付け係数k1
及びk2を乗算し、その和すなわち、 DINj＝k1D0N＋k2D0(N+1) ……（２） （ｊ＝０、１、２、３、４） の演算結果から、補間データDINjを得るようにする。こ
こで、重付け係数k1及びk2は、 k1＝d(4-j)（ｊ＝０、１、２、３、４） ……（３） k2＝dj （ｊ＝０、１、２、３、４） ……（４） に選定する（第５図（Ａ））。
なお、第５図（Ａ）について、インパルス応答波形（第
４図（Ｃ））は対称性をもつていることから、時点
tN0、tN1、tN2、tN3、tN4において、データD0Nに対する
重付け係数k1はd4、d3、d2、d1、d0になるのに対して、
データD0(N+1)に対する重付け係数k2はd0、d1、d2、
d3、d4になる。
４図（Ｃ））は対称性をもつていることから、時点
tN0、tN1、tN2、tN3、tN4において、データD0Nに対する
重付け係数k1はd4、d3、d2、d1、d0になるのに対して、
データD0(N+1)に対する重付け係数k2はd0、d1、d2、
d3、d4になる。
従つて、例えばデータD00及びD01間の時点tN0、tN1、t
N2、tN3、tN4においてフイルタ23から送出されるデータ
は、第４図（Ａ）に示すように、 DIN0＝d4D00＋d0D01 ＝D00 ……（５） DINI＝d3D00＋d1D01 ……（６） DIN2＝d2D00＋d2D01 ……（７） DIN3＝d1D00＋d3D01 ……（８） DIN4（＝DIN0）＝d0D00＋d4D01 ＝D01 ……（９） になる。
N2、tN3、tN4においてフイルタ23から送出されるデータ
は、第４図（Ａ）に示すように、 DIN0＝d4D00＋d0D01 ＝D00 ……（５） DINI＝d3D00＋d1D01 ……（６） DIN2＝d2D00＋d2D01 ……（７） DIN3＝d1D00＋d3D01 ……（８） DIN4（＝DIN0）＝d0D00＋d4D01 ＝D01 ……（９） になる。
かくして、第１図（Ａ）について上述したように、デイ
ジタルフイルタ23にサンプリング時点t00、t01、t02…
…ごとに離散的なサンプリングデータD00、D01、D02…
…が到来したとき、第１図（Ｂ）について上述したよう
に、サンプリングデータD01、D02、D03……の位相をΔ
θ１、Δθ２、Δθ３……だけ補正しなければならない
ときには、入力ビデオ信号VDINのサンプリング時点
t01、t02、t03……において、この補正量Δθ１、Δθ
２、Δθ３……に対応する位相Δθ11、Δθ12、Δθ13
……だけずれた時点tN0、tN1、tN2、tN3、tN4に割り当
てられた重付け係数データk1及びk2（第５図）を選定し
て係数発生回路27から読み出すようにすれば、位相補正
サンプリングデータDVECの位相は位相エラーをもたない
値に補正されることになる。
ジタルフイルタ23にサンプリング時点t00、t01、t02…
…ごとに離散的なサンプリングデータD00、D01、D02…
…が到来したとき、第１図（Ｂ）について上述したよう
に、サンプリングデータD01、D02、D03……の位相をΔ
θ１、Δθ２、Δθ３……だけ補正しなければならない
ときには、入力ビデオ信号VDINのサンプリング時点
t01、t02、t03……において、この補正量Δθ１、Δθ
２、Δθ３……に対応する位相Δθ11、Δθ12、Δθ13
……だけずれた時点tN0、tN1、tN2、tN3、tN4に割り当
てられた重付け係数データk1及びk2（第５図）を選定し
て係数発生回路27から読み出すようにすれば、位相補正
サンプリングデータDVECの位相は位相エラーをもたない
値に補正されることになる。
しかもこの補正後の位相補正サンプリングデータD
VECは、サンプリング時点t00、t01、t02、t03……にお
いて、振幅が位相エラーデータDVEによつて補正された
ものになるので、当該サンプリング時点t00、t01、
t02、t03……のタイミングで離散的データをもつことに
なる。従つてこの位相エラー補正サンプリングデータD
VECをそのまま後段のデイジタル処理回路に送出して、
当該後段のデイジタル処理回路においてその特有のクロ
ツクパルスによつてデータ処理を行つても、位相エラー
の補正効果に影響を与えずにデータを処理することがで
きる。
VECは、サンプリング時点t00、t01、t02、t03……にお
いて、振幅が位相エラーデータDVEによつて補正された
ものになるので、当該サンプリング時点t00、t01、
t02、t03……のタイミングで離散的データをもつことに
なる。従つてこの位相エラー補正サンプリングデータD
VECをそのまま後段のデイジタル処理回路に送出して、
当該後段のデイジタル処理回路においてその特有のクロ
ツクパルスによつてデータ処理を行つても、位相エラー
の補正効果に影響を与えずにデータを処理することがで
きる。
かくするにつき第３図の実施例によれば、使用されるク
ロツクパルスの周期として、読出クロツクパルスPRDの
周期すなわちサンプリング周期TSを用いるだけで、当該
サンプリング周期TS内の補間演算を実行し得、かくして
補間演算を実行するために高い周波数のクロツクパルス
を必要としない効果を得ることができる。
ロツクパルスの周期として、読出クロツクパルスPRDの
周期すなわちサンプリング周期TSを用いるだけで、当該
サンプリング周期TS内の補間演算を実行し得、かくして
補間演算を実行するために高い周波数のクロツクパルス
を必要としない効果を得ることができる。
（G3）第２実施例 第６図は本発明の第２の実施例を示すもので、例えば４
〜５〔MHz〕に帯域制限されたデイジタルビデオ信号に
対して、第７図（Ａ）に示すような比較的急峻な周波数
特性をもつデイジタルフイルタ31を設ける。このような
急峻な周波数特性を有するフイルタは、第７図（Ｂ）に
示すように、ナイキスト周期に相当するサンプリング周
期TSに対してインパルス応答は例えば±4TSの期間で生
ずる。
〜５〔MHz〕に帯域制限されたデイジタルビデオ信号に
対して、第７図（Ａ）に示すような比較的急峻な周波数
特性をもつデイジタルフイルタ31を設ける。このような
急峻な周波数特性を有するフイルタは、第７図（Ｂ）に
示すように、ナイキスト周期に相当するサンプリング周
期TSに対してインパルス応答は例えば±4TSの期間で生
ずる。
そのため、順次続くサンプリングデータに基づいて生ず
るインパルス応答によつて、任意の時点においてデイジ
タルフイルタ31から送出される位相補正サンプリングデ
ータDVECの振幅値は、順次隣合うサンプリングデータか
らそれぞれ補間演算値を求めてこれを加算した値をも
ち、次式で表される。
るインパルス応答によつて、任意の時点においてデイジ
タルフイルタ31から送出される位相補正サンプリングデ
ータDVECの振幅値は、順次隣合うサンプリングデータか
らそれぞれ補間演算値を求めてこれを加算した値をも
ち、次式で表される。
DVEC＝k11D0N＋K12D0(N+1) ＋k13D0(N+2)＋k14D0(N+3) ＋k14D0(N+4) ……（10） かかる補間演算を実行するため、デイジタルフイルタ31
（第６図）は、それぞれサンプリング周期TSの遅延時間
を有する４つの遅延回路32、33、34、35を順位縦続接続
し、これらの遅延回路32、33、34、35の入力端及び出力
端に生ずるサンプリングデータD0(N+4)、D0(N+3)、D
0(N+2)、D0(N+1)、D0Nに、乗算回路36、37、38、39、40
において係数発生回路41から送出される係数データ
k15、k14、k13、k12、k11を乗算して加算回路42に与
え、その加算出力を位相補正サンプリングデータDVECと
して送出させるようにする。
（第６図）は、それぞれサンプリング周期TSの遅延時間
を有する４つの遅延回路32、33、34、35を順位縦続接続
し、これらの遅延回路32、33、34、35の入力端及び出力
端に生ずるサンプリングデータD0(N+4)、D0(N+3)、D
0(N+2)、D0(N+1)、D0Nに、乗算回路36、37、38、39、40
において係数発生回路41から送出される係数データ
k15、k14、k13、k12、k11を乗算して加算回路42に与
え、その加算出力を位相補正サンプリングデータDVECと
して送出させるようにする。
係数発生回路41は、位相エラーデータDVEをアドレス制
御回路45に受けて、位相補正量に対応する重付け係数デ
ータk15〜k11をROM構成の係数記憶回路46から読み出し
てラツチ回路47を介して乗算回路36〜40に送出するよう
になされている。
御回路45に受けて、位相補正量に対応する重付け係数デ
ータk15〜k11をROM構成の係数記憶回路46から読み出し
てラツチ回路47を介して乗算回路36〜40に送出するよう
になされている。
このようにすれば、第３図について上述したと同様にし
て、位相エラーデータDVEの位相補正量によつて表され
る位相位置のビデオデータを周囲の離散的なサンプリン
グデータに基づいて補間演算し、これを読出クロツクパ
ルスPRDが到来した時点で位相補正サンプリングデータD
VECとして送出し得る。
て、位相エラーデータDVEの位相補正量によつて表され
る位相位置のビデオデータを周囲の離散的なサンプリン
グデータに基づいて補間演算し、これを読出クロツクパ
ルスPRDが到来した時点で位相補正サンプリングデータD
VECとして送出し得る。
従つて第６図の構成によれば、読出クロツクパルスPRD
が到来した時点において、位相エラーを除去してなる離
散的なサンプリングデータを得ることができる。かくし
て第３図について上述したと同様の効果を得ることがで
きる。
が到来した時点において、位相エラーを除去してなる離
散的なサンプリングデータを得ることができる。かくし
て第３図について上述したと同様の効果を得ることがで
きる。
（G4）他の実施例 なお上述の実施例においては、本発明をベロシテイエラ
ー補正回路に適用した場合の実施例を述べたが、本発明
はこれに限らず、例えば再生ビデオ信号の色相（HUE）
を制御する場合や、サンプリング位相を制御する場合な
どに広く適用し得る。
ー補正回路に適用した場合の実施例を述べたが、本発明
はこれに限らず、例えば再生ビデオ信号の色相（HUE）
を制御する場合や、サンプリング位相を制御する場合な
どに広く適用し得る。
また上述の実施例においては、補正前のサンプリング信
号の各データ間を４つの周期ΔTSに分割して位相エラー
に対応するデータを補間演算するようにしたが、その分
割を間数は必要に応じて増減することができ、かくして
位相制御の精度を必要に応じて向上させることができ
る。
号の各データ間を４つの周期ΔTSに分割して位相エラー
に対応するデータを補間演算するようにしたが、その分
割を間数は必要に応じて増減することができ、かくして
位相制御の精度を必要に応じて向上させることができ
る。
Ｈ発明の効果 以上のような本発明によれば、離散的なデイジタルデー
タでなるサンプリング信号の位相を制御するにつき、サ
ンプリングパルスの発生時点におけるデータを補正前の
サンプリング信号の各データからの補間演算によつて求
めて補正後のサンプリング信号として送出するようにし
たことにより、当該補正後のサンプリング信号を、その
まま後段のデイジタル処理回路において所定の周期をも
つクロツクパルスを用いてデイジタル処理し得るような
サンプリング信号を得ることができる。
タでなるサンプリング信号の位相を制御するにつき、サ
ンプリングパルスの発生時点におけるデータを補正前の
サンプリング信号の各データからの補間演算によつて求
めて補正後のサンプリング信号として送出するようにし
たことにより、当該補正後のサンプリング信号を、その
まま後段のデイジタル処理回路において所定の周期をも
つクロツクパルスを用いてデイジタル処理し得るような
サンプリング信号を得ることができる。
因に、連続する複数のサンプリングデータを用いて高次
補間をする構成をとつているので、隣合う２サンプリン
グデータのみを用いた直線補間と比較して高精度に補間
ができ、従つて高精度に位相補正をすることができる。
補間をする構成をとつているので、隣合う２サンプリン
グデータのみを用いた直線補間と比較して高精度に補間
ができ、従つて高精度に位相補正をすることができる。
かくするにつき、本発明によれば、補間演算の際に、サ
ンプリング周期を用いるだけで済み、使用周波数を高め
ないように抑えることができる。
ンプリング周期を用いるだけで済み、使用周波数を高め
ないように抑えることができる。
第１図は本発明及び従来の動作原理の説明に供する信号
波形図、第２図は本発明によるサンプリング信号位相補
正装置の一実施例を示すブロツク図、第３図はその要部
となるサンプリング信号位相補正回路を示すブロツク
図、第４図及び第５図は第３図の補間動作の説明に供す
る略線的特性曲線図、第６図及び第７図は本発明の他の
実施例を示すブロツク図及び特性曲線図、第８図及び第
９図は従来のベロシテイエラー補正回路を示すブロツク
図及び信号波形図である。 21……サンプリング信号位相補正回路、22、32〜35……
遅延回路、24、26、36〜40……乗算回路、25、42……加
算回路、27、41……係数発生回路。
波形図、第２図は本発明によるサンプリング信号位相補
正装置の一実施例を示すブロツク図、第３図はその要部
となるサンプリング信号位相補正回路を示すブロツク
図、第４図及び第５図は第３図の補間動作の説明に供す
る略線的特性曲線図、第６図及び第７図は本発明の他の
実施例を示すブロツク図及び特性曲線図、第８図及び第
９図は従来のベロシテイエラー補正回路を示すブロツク
図及び信号波形図である。 21……サンプリング信号位相補正回路、22、32〜35……
遅延回路、24、26、36〜40……乗算回路、25、42……加
算回路、27、41……係数発生回路。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 25/40 Ｃ 9199−5Ｋ Ｈ０４Ｎ 7/24 Ｈ０４Ｌ 7/02 Ｚ
Claims (2)
- 【請求項１】所定のサンプリング周期をもつ離散的なデ
イジタルデータを有する入力サンプリング信号の位相
を、位相制御信号によつて補正するようになされたサン
プリング信号位相補正装置において、 上記サンプリング信号のデイジタルデータのインパルス
応答に基づいて上記サンプリング周期内の時点に対応す
る重付け係数データを、位相制御信号に応じて、上記サ
ンプリング周期ごとに発生する係数発生回路と、 上記サンプリング信号のデイジタルデータを順次受けて
そのサンプリング周期時間だけ遅延させる遅延回路と、 上記遅延回路の入力端及び出力端のデイジタルデータを
上記係数発生回路において発生される重付け係数データ
によつて重付けして位相補正サンプリングデータとして
送出する演算手段と を具えることを特徴とするサンプリング信号位相補正装
置。 - 【請求項２】所定のサンプリング周期をもつ離散的なデ
イジタルデータを有する入力サンプリング信号の位相
を、位相制御信号によつて補正するようになされたサン
プリング信号位相補正装置において、 上記サンプリング信号のデイジタルデータのインパルス
応答に基づいて上記サンプリング周期内の時点に対応
し、かつ上記位相制御信号に応じた大きさをもつ複数の
重付け係数データを、上記サンプリング周期ことに発生
する係数発生回路と、 上記サンプリング信号のデイジタルデータを順次受けて
そのサンプリング周期時間だけ順次遅延させる複数段の
遅延回路と、 上記複数の遅延回路段の入力端及び出力端のデイジタル
データを上記係数発生回路において発生される上記複数
の重付け係数データによつてそれぞれ重付け加算して位
相補正サンプリングデータとして送出する演算手段とを
有するデイジタルフイルタと を具えることを特徴とするサンプリング信号位相補正装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61011357A JPH0789669B2 (ja) | 1986-01-21 | 1986-01-21 | サンプリング信号位相補正装置 |
| CA000526485A CA1274912A (en) | 1986-01-21 | 1986-12-30 | Phase error correcting apparatus |
| US06/948,076 US4766495A (en) | 1986-01-21 | 1986-12-31 | Phase error correcting apparatus |
| KR1019870000362A KR950011011B1 (ko) | 1986-01-21 | 1987-01-19 | 위상 에러 보정 장치 |
| EP87100745A EP0230310A3 (en) | 1986-01-21 | 1987-01-20 | Velocity error correcting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61011357A JPH0789669B2 (ja) | 1986-01-21 | 1986-01-21 | サンプリング信号位相補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169592A JPS62169592A (ja) | 1987-07-25 |
| JPH0789669B2 true JPH0789669B2 (ja) | 1995-09-27 |
Family
ID=11775775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61011357A Expired - Lifetime JPH0789669B2 (ja) | 1986-01-21 | 1986-01-21 | サンプリング信号位相補正装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4766495A (ja) |
| EP (1) | EP0230310A3 (ja) |
| JP (1) | JPH0789669B2 (ja) |
| KR (1) | KR950011011B1 (ja) |
| CA (1) | CA1274912A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100768106B1 (ko) * | 2005-12-01 | 2007-10-17 | 한국전자통신연구원 | 디지털 수신기의 복조 알고리즘 성능 측정을 위해 타이밍위상 에러의 분해능을 증가시키기 위한 타이밍 위상 에러생성 방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732493B2 (ja) * | 1985-02-13 | 1995-04-10 | ソニー株式会社 | 速度誤差の補正装置 |
| JP2506948B2 (ja) * | 1988-06-28 | 1996-06-12 | 松下電器産業株式会社 | 時間軸補正装置 |
| US5245430A (en) * | 1990-02-08 | 1993-09-14 | Sony Corporation | Timebase corrector with drop-out compensation |
| JP2785426B2 (ja) * | 1990-03-22 | 1998-08-13 | 松下電器産業株式会社 | 時間軸補正装置 |
| JP2898084B2 (ja) * | 1990-11-14 | 1999-05-31 | 松下電器産業株式会社 | 画像圧縮処理装置 |
| US5335077A (en) * | 1991-07-03 | 1994-08-02 | Shinichi Yamashita | Time base correcting device |
| US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
| US5523792A (en) * | 1994-12-19 | 1996-06-04 | Tektronix, Inc. | Composite video sub-pixel timing adjustments using digital resampling |
| FR2731861B1 (fr) * | 1995-03-13 | 1997-05-16 | Thomson Broadcast Systems | Procede et dispositif de synchronisation d'un signal video numerique |
| US7139037B1 (en) * | 1997-09-29 | 2006-11-21 | Zilog, Inc. | Circle correction in digital low-pass filter |
| JP2005244299A (ja) * | 2004-02-24 | 2005-09-08 | Sony Corp | 記録再生装置、記録方法および再生方法、並びに、プログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106285A (en) * | 1980-12-22 | 1982-07-02 | Sony Corp | Time base collector |
-
1986
- 1986-01-21 JP JP61011357A patent/JPH0789669B2/ja not_active Expired - Lifetime
- 1986-12-30 CA CA000526485A patent/CA1274912A/en not_active Expired - Lifetime
- 1986-12-31 US US06/948,076 patent/US4766495A/en not_active Expired - Lifetime
-
1987
- 1987-01-19 KR KR1019870000362A patent/KR950011011B1/ko not_active IP Right Cessation
- 1987-01-20 EP EP87100745A patent/EP0230310A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100768106B1 (ko) * | 2005-12-01 | 2007-10-17 | 한국전자통신연구원 | 디지털 수신기의 복조 알고리즘 성능 측정을 위해 타이밍위상 에러의 분해능을 증가시키기 위한 타이밍 위상 에러생성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950011011B1 (ko) | 1995-09-26 |
| EP0230310A3 (en) | 1989-10-11 |
| US4766495A (en) | 1988-08-23 |
| KR870007498A (ko) | 1987-08-19 |
| EP0230310A2 (en) | 1987-07-29 |
| CA1274912A (en) | 1990-10-02 |
| JPS62169592A (ja) | 1987-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4443821A (en) | Digital velocity error compensator | |
| JPH0789669B2 (ja) | サンプリング信号位相補正装置 | |
| EP0300633A2 (en) | Time base corrector | |
| US5204676A (en) | Circuit arrangement for frequency conversion of a digital signal | |
| US5260839A (en) | Time base corrector | |
| JP2655650B2 (ja) | 時間軸補正装置 | |
| US4825303A (en) | Compressed audio silencing | |
| EP0191468B1 (en) | An apparatus for generating a velocity error signal | |
| US5280352A (en) | Circuit arrangement for time base transformation of a digital picture signal | |
| JPH05235698A (ja) | サンプリング周波数変換器 | |
| US4885642A (en) | Method and apparatus for digitally recording and reproducing a color video signal for a SECAM system | |
| JP2506948B2 (ja) | 時間軸補正装置 | |
| JPH0421392B2 (ja) | ||
| JP3082292B2 (ja) | 時間軸補正装置 | |
| JP3092205B2 (ja) | 時間軸補正装置 | |
| JPH04196889A (ja) | 時間軸補正装置 | |
| JP2845474B2 (ja) | カラー映像信号の時間軸補正装置 | |
| JP2785426B2 (ja) | 時間軸補正装置 | |
| JP3167267B2 (ja) | 時間軸処理装置 | |
| JPS63185178A (ja) | 時間軸補正装置 | |
| JPH0834582B2 (ja) | 時間軸補正装置 | |
| JP2553794B2 (ja) | ベロシティエラー検出装置 | |
| JPH0817476B2 (ja) | 時間軸補正装置 | |
| JPH11187358A (ja) | 時間軸補正装置 | |
| JPH03273791A (ja) | 時間軸補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |