JPS63185178A - 時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダ（ＶＴＲ）などの信号
再生装置における、再生信号の時間軸変鹸を補正する時
間軸補正装置に関するものである。

゛従来の技術 近年、放送用ＶＴＲなどの信号再生装置において、再生
信号の時間軸変動を補正するため、ディジタル式の時間
軸補正装置が広く用いられている。

以下に図面を参照しながら、上述した従来の時間軸補正
装置の一例について説明する。

第６図は従来の時間軸補正装置の概略的な構成図である
。入力端子１から時間軸変動を含む再生信号が入力され
る。書込みクロック発生回路２では入力信号の時間軸変
動に同期したクロックを発生し、ＡＤ変換器３、メモリ
制御回路５などに供給する。ＡＤ変換器３では、入力端
子１からの入力信号を書込みクロック発生回路２で発生
された入力信号の時間軸変動に同期したクロ・ツクで標
本化し、ディジクル信号に変換してメモリ４に一端記憶
する。一方、読み出しクロック発生回路７では時間軸変
動のない固定クロックを発生し、この固定クロックに同
期してメモリ４に記憶した信号を読み出し、ＤＡ変換器
６にて再びアナログ信号に変換し、出力端子８より出力
する。なおメモリ制御回路５は、書込みクロックと読出
しクロックの２つの非同期のクロック信号で、見掛は上
書込みと読出しが独立し、かつ並行して行われるようメ
モリを制御する。

つぎに、第７図を用いて時間軸変動が補正される原理を
時間軸上で説明する。第７図（ａｌは時間軸変動のない
原信号であり、この信号が記録・再生された信号は同図
（ｂ）のように時間軸変動を有し、これが第６図の入力
端子ｌに入力される。ＡＤ変換器３では時間軸変動に同
期したクロックで第７図（ｂ）の標本点１０Ａ〜ＩＯＭ
　（・で示す）を標本化し、メモリに一端記憶したのち
、これを時間軸変動のない固定クロックで読み出すこと
により、第７図（Ｃ）のように、時間軸変動の補正され
た信号を得ることができる。（例えば、日本放送協会Ｗ
　ｒＶＴＲ技術」、（昭和５７．１０．２０）　、　　
日本放送出版協会。

ｐ、１１８） 発明が解決しようとする問題点 しかしながら上記のような構成では、書込みクロックと
続出しクロックの２つの非同期のクロック信号で、見掛
は上書込みと読出しが独立し、かつ並行して行われるよ
うメモリを制御する必要があり、メモリ構成、メモリ制
御が複雑になり、回路が大規模になる。また入力信号の
時間軸変動に同期したクロックは、その周期が時間軸変
動に応じて変化するため、このクロックで動作するディ
ジタル回路部分の構成が複雑になる。さらに、入力信号
の時間軸変動に同期したクロックを発生するためのアナ
ログ回路が必要なため、装置全体を半導体化することが
困難であるなどの問題点を有していた。

本発明は上記問題点に着目し、時間軸変動を持たない１
系統のクロックのみで動作し、装置全体を半導体化する
ことができる時間軸補正装置を提供することを目的と、
する。

問題点を解決するための手段 上記問題点を解決するために本発明の時間軸補正装置は
、入力信号を一定の時間間隔で標本化しディジタル信号
に変換するＡＤ変換器と、前記ＡＤ変換器によって得た
ディジタル信号から時間誤差情報にもとづいて信号振幅
を補間して得る補間手段と、前記補間手段によって得だ
信号の時間軸誤差を検出して前記補間手段に前記時間誤
差情報を帰還する時間軸誤差検出手段と、前記補間手段
の出力信号をアナログ信号に変換するＤＡ変換器とを備
えたものである。

作用 本発明は上記した構成によって、時間軸変動を持たない
クロックで標本化した信号から、時間軸変動を補正した
信号を補間して得る構成となっているため、入力信号の
時間軸変動に同期したクロックは必要とせず、装置全体
が時間軸変動を持たない一系統のクロックのみで動作す
る。

実施例 以下に本発明の時間軸補正装置の一実施例について説明
する。

第１図は本発明の時間軸補正装置の一実施例を示す構成
図である。第１図において、入力端子１から時間軸変動
を含む再生信号が入力される。クロック発生回路１０７
では時間軸変動を持たない一定周期のクロックが発生さ
れ、ＡＤ変換器１０３、ＤＡ変換器１０６、時間誤差検
出回路１０２などに供給される。ＡＤ変換器１０３では
、入力端子１がらの入力信号をクロック発生回路１０７
で発生された一定周期のクロックで標本化し、ディジタ
ル信号に変換する。補間回路１０４では、時間誤差検出
回路１０２において同期信号などがら得た時間誤差情報
をもとに、ＡＤ変換器１０３でディジタル化された信号
から時間誤差の補正された信号を補間して得る。時間誤
差を補正された信号は、一方では時間誤差検出回路１０
２に導かれ、再び時間誤差が検出されて誤差情報が補間
回路１０４に帰還されるとともに、もう一方ではＤＡ変
換器１０６に供給されてアナログ信号に変換され、出力
端子８から出力される。

つぎに、先の従来例の場合と同様に第７図を用いて時間
軸変動が補正される原理を時間軸上で説明する。第７図
（ａ）の時間軸変動のない原信号に対し、再生された信
号は同図（ｂ）のように時間軸変動を有し、これが第１
図の入力端子１に入力される。

ＡＤ変換器１０３では時間軸変動のない一定周期のクロ
ックで第７図（ｂｌの標本点２０Ａ〜２ＯＮ（口で示す
）を標本化する。標本化された信号から、補間回路１０
４において入力信号の時間軸変動に同期した標本位置の
標本値、すなわち第７図（ｂ）の従来例における標本化
点と同じ標本点１０Ａ〜ＩＯＭ　（・で示す）の標本値
を補間して求める。その結果、第７図（Ｃ）のように、
時間軸変動の補正された信号を得ることができる。なお
、時間軸変動に同期した標本位置は、時間誤差検出回路
１０２によって得られた誤差情報と補間回路１０４との
間の帰還ループにより安定に求めることができる。

ここで、補間回路１０４における補間原理について説明
する。いま、入力端子１に人力される信号をｖ　（ｔ）
、標本化周期をＴとしたとき、ＡＤ変換器１０３におい
て標本化された信号はｖ　（ｋＴ）　　（ｋは整数）で
表される。Ｖ　（ｔｌは標本化定理を満たすよう標本化
周波数の１／２以下の周波数に帯域制限されているため
、標本化定理により任意の時刻にτにおける信号Ｖ（τ
）を標本化した信号から次の０式により求めることがで
きる。

ここでｓ　（ｔ）は補間関数であって、入力信号ｖ　（
ｔ）の最大周波数をｆｍ、標本化周波数をｆ、＝１／Ｔ
°としたとき、その伝達関数５（ｆ）（ｆは周波数）が
少なくとも、 を満たすフィルタのインパルス応答に等しい。ＩＭ′え
ば、ｓ　＜ｎとして周波数特性が第２図に示す理想低域
フィルタとしたとき、そのインパルス応答である補間関
数ｓ　（ｔ）は、次式で表される。

ところで、０式によればＶ（τ）を求めるためには、ｋ
＝−ψ〜＋■について演算する必要があり、この演算を
実行することはできない。しかしながら、本発明におい
ては信号をディジタル信号として扱うため、（１量子化
ステツプ）７２以内の誤差でＶ（τ）が求まれば実用上
全く問題がない。そこで、次の０式を用いる。

ここで、ＮおよびＭは有限の値の整数であり、上述のよ
うに求まるＶ（τ）の誤差が十分小さくなるよう設定す
ればよい。これにより、時間誤差検出回路１０２によっ
て得られた誤差情報から入力信号の時間軸変動に同期し
た標本位置の時刻τを得、０式によってこの時刻の標本
値を求めることができる。

さて次に、上述した補間を行う補間回路１０４の具体的
実施例について説明する。

第３図は補間回路１０４の構成例を示すものであり、こ
こでは０式のＭおよびＮが、Ｎ−Ｍ＋１　＝４を満たす
場合、すなわち４つの標本点から補間出力を得る場合に
ついて述べる。また、各信号線は簡単のため１本の線で
示しているが、実際には複数ビットの信号を伝送するも
のである。第３図社おいて、補間回路の入力端子１１１
がら入力された信号は、複数のＤ−フリップフロップか
らなるシフトレジスタ１１２に入力される。シフトレジ
スタ１１２からは、それぞれのＤ−フリップフロップか
らクロック単位で遅延された信号が取り出され、１１３
〜１１８で示される連続する４つの標本値からなる標本
点対として選択回路１３４に導かれる。選択回路１３４
では、クロック単位の誤差情報１３４にもとづむ１て、
１１３〜１１８で示される標本点対から１つを選択し、
標本点対１２０に接続する。

一方、時間誤差情報入力端子１３５からは、第１図の時
間誤差検出回路により得られる時間誤差情報が入力され
る。時間誤差情報は、時間誤差処理回路１３３において
クロック単位の誤差情報１３４と１クロック周期内の誤
差情報１３２に変換される。

このクロック単位の誤差情報１３４と１クロック周期内
の誤差情報１３２について、第４図を用いて説、明する
。第４図は横軸に時間、縦軸に入力信号振幅を示すもの
である。１４０〜１４３は標本点であって（口で示す）
、シフトレジスタ１１２の各Ｄ−フ′　リップフロップ
から出力されるものであり、また１５０（・で示す）は
補間して求めるべき標本点である。ここでクロック単位
の誤差情報１３４は、補間して求めるべき標本点１５０
を両側からはさむ１４０〜１４３で示す４つの標本点か
らなる標本点対を選択回路１１９において選択するため
の制御信号とな、る。また１クロック周期内の誤差情報
１３２は、第、４図においてΔｔで示される１クロック
周期内の時間誤差を示すものである。

さて、第３図における選択回路の出力標本点対１２０の
４つの標本値、は、それぞれ乗算回路１２１〜１２４に
導かれる。一方、■クロック周期内の誤差情報１３２は
係数発生回路１３１に入力され、係数信号１２７〜１３
０がそれぞれ乗算回路１２１〜１２４の他の入力端子に
入力される。係数信号１２７〜１３０は、それぞれ０式
におけるＳ　（τ−Ｔ）、ｓ（τ−２Ｔ）。

Ｓ　（τ−３７）、　　ｓ　　（τ−４Ｔ）を表す信号
であって、係数発生回路１３１はＲＯＭなどにより構成
される。

乗算回路１２１〜１２４の出力信号は加算回路１２５に
おいて加算され、出力端子１２６より補間出力として出
力される。

上記のようにして、■弐で示される補間出力を得る補間
回路１０４が構成できる。

なお、ここでは簡単のためＮ、Ｍ＋　１　＝４の場合に
ついて説明したが、補間による誤差が十分小さくなるよ
うＮおよびＭが設定される。またシフトレジスタの段数
は、必要とされる補正範囲に応じて決めればよい。

以上説明してきたように、本実施例によれば時間軸変動
を持たないクロックで標本化した信号から、時間軸変動
を補正した信号を補間して得ることができ、装置全体を
時間軸変動を持たない一系統のクロックのみで動作させ
ることができる。

なおここで、先の実施例では補間関数として理想低域フ
ィルタのインパルス応答である０式を示したが、入力信
号の最大周波数ｆ、、が標本化周波数をｆ３の１／２よ
りも小さい場合には、第５図に示すように、０式を満た
し、かつｆｌＩ〜（ｆ。

−１１〉を滑らかに変化する周波数特性のフィルタのイ
ンパルス応答、例えば次の■弐に示す補間関数を用いて
もよい。

・・・・・・■ これにより、補間による誤差を十分小さくするための０
式におけるＮ−Ｍ＋１の値、すなわち補間に必要な標本
点の数を大幅に減らすことができ、その結果補間回路の
回路規模を小さくすることができる。

発明の効果 以上のように本発明は、時間軸変動を持たないクロック
で標本化した信号から、時間軸変動を補正した信号を補
間して得る構成となっているため、装置全体が時間軸変
動を持たない一系統のクロックのみで動作する。このた
め、従来のように入力信号の時間軸変動に同期したクロ
ックを発生するためのアナログ回路が不要となり、装置
全体を半導体化することができ、小型化、ニス上ダウン
などが可能になる。また、時間軸変動を持たない一系統
のクロックのみで動作するため、簡単な回路構成で安定
な動作が得られる。

【図面の簡単な説明】

第１図は本発明の時間軸補正装置の一実施例の構成図、
第２図および第５図は本発明の一実施例の補間回路にお
ける補間関数の元となる周波数特性図、第３図は本発明
の一実施例における補間回路の構成図、第４図は第５図
の補間回路の動作説明図、第６図は従来の時間軸補正装
置の構成図、第７図は従来および本発明の一実施例の動
作説明図である。 １０３・・・・・・ＡＤ変換器、１０４・・・・・・補
間回路、１０２・・・・・・時間誤差検出回路、１０７
・・・・・・ＤＡ変換器。 代理人の氏名　弁理士　中尾敏男　はか１名第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）入力信号を一定の時間間隔で標本化しディジタル
   信号に変換するＡＤ変換器と、前記ＡＤ変換器によって
   得たディジタル信号から時間誤差情報にもとづいて信号
   振幅を補間して得る補間手段と、前記補間手段によって
   得た信号の時間軸誤差を検出して前記補間手段に前記時
   間誤差情報を帰還する時間軸誤差検出手段と、前記補間
   手段の出力信号をアナログ信号に変換するＤＡ変換器と
   を備えた時間軸補正装置。
2. （２）補間手段は、この補間手段の入力信号を遅延して
   連続する複数の標本点における標本値を得る遅延手段と
   、前記複数の標本点の標本値から所定の数の標本値を時
   間軸誤差検出手段からの時間誤差情報にもとづいて選択
   して出力する選択手段と、前記選択された所定の数の標
   本値に前記時間軸誤差検出手段からの時間誤差情報にも
   とづいた係数をそれぞれ乗する複数の乗算手段と、前記
   複数の乗算手段の出力を加算してこの補間手段の補間出
   力を得る加算手段とを備えたことを特徴とする特許請求
   の範囲第（１）項記載の時間軸補正装置。