JP3092205B2 - 時間軸補正装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばいわゆるオープ
ンＴＢＣ（タイム・ベース・コレクタ）と称されるディ
ジタル時間軸補正装置等に適用して好適な時間軸補正装
置に関する。

【０００２】

【従来の技術】従来、再生映像信号を書き込みクロック
によりメモリに書き込み、このメモリに書き込んだ再生
映像信号を読みだしクロックにより読みだすことによ
り、再生映像信号のジッタ等時間軸誤差を補正するよう
にしたディジタル時間軸補正装置がビデオ・ディスク・
プレーヤやビデオ・テープ・レコーダ等に搭載されてい
る。このディジタル時間軸補正装置は大別すると、いわ
ゆるクローズドＴＢＣ（タイム・ベース・コレクタ）と
称されているもの、及びオープンＴＢＣ（タイム・ベー
ス・コレクタ）と称されているものがある。クローズド
ＴＢＣでは、書き込みクロックを再生映像信号の同期信
号に応じて可変するようにすると共に、読みだしクロッ
クを基準信号に同期した固定のクロック信号としてい
る。一方、オープンＴＢＣでは、書き込みクロックを再
生映像信号の同期信号に応じて可変するようにすると共
に、読みだしクロックをエラー信号（ベロシティエラー
信号）に基いて可変するようにしている。このオープン
ＴＢＣと称される時間軸補正装置は、その時間軸補正に
おける周波数特性の良さから、特にビデオ・ディスク・
プレーヤのような、再生信号のジッタの周波数が高い成
分の多いシステムにおいて使用されている。

【０００３】このオープンＴＢＣと称されている時間軸
補正装置を図２に示す。この図２において、１は再生映
像信号が供給される入力端子で、この入力端子１を介し
て再生された再生映像信号がＤ−Ａコンバータ２に供給
される。このＤ−Ａコンバータ２は、入力端子１を介し
て供給された再生映像信号を後述する書き込みクロック
発生回路３よりの書き込みクロックに基いてディジタル
映像信号変換する。書き込みクロック発生回路３は、Ａ
−Ｄコンバータ２及びディジタル映像信号が書き込まれ
るラインメモリ７に書き込みクロックを夫々供給する。
この書き込みクロック発生回路３による書き込みクロッ
クの発生は次のようにして行われる。即ち、基準信号発
生回路４よりの基準同期信号と、Ａ−Ｄコンバータ２よ
りのディジタル映像信号の内の同期信号とが同期信号系
位相比較回路５によって位相比較され、この比較結果の
信号が書き込みクロック発生回路３に供給され、この比
較結果の信号に応じて書き込みクロック発生回路３が発
振することによって行われる。この書き込みクロックの
発生の過程を一般にフィードバック制御等と称し、この
フィードバック制御によって再生映像信号のジッタが除
去される。

【０００４】６はバースト信号系位相比較回路で、この
バースト信号系位相比較回路６は、基準信号発生回路よ
りの基準バースト信号と、Ａ−Ｄコンバータ２よりのデ
ィジタル映像信号の内のバースト信号との位相を比較
し、この比較結果をエラー信号（ベロシティエラー信
号）として後述する補間回路９に供給する。この補間回
路９は、バースト信号系位相比較回路よりのエラー信号
の１次及び２次補間を行い、この補間を行った後のエラ
ー信号を読みだしクロック発生回路１０に供給する。こ
の読みだしクロック発生回路１０は、補間回路９よりの
エラー信号に基いて読みだしクロックを発生し、この発
生した読みだしクロックをＤ−Ａコンバータ１１及びラ
インメモリ７に夫々供給する。この読みだしクロックの
発生の過程を一般にオープン制御等と称し、この過程に
よってフィードバック制御においても除去しきれなかっ
たいわゆる残留ジッタの除去が行われる。

【０００５】さて、ラインメモリ（例えばいわゆるファ
ーストイン・ファーストアウトメモリ）７に書き込みク
ロック発生回路３よりの書き込みクロックによって書き
込まれたディジタル映像信号は、読みだしクロック発生
回路１０よりの読みだしクロックにより読みだされ、Ｄ
−Ａコンバータ１１に供給される。一方、バースト信号
系位相比較回路６により、ディジタル信号に変換された
再生映像信号の内のバースト信号の位相及び基準映像信
号の内のバースト信号の位相が比較される。そしてこの
比較結果はエラー信号として補間回路９に供給される。
この補間回路９に供給されたエラー信号（０次）は例え
ば直線補間（１次）され、更に曲線補間（２次）され
る。この補間されたエラー信号は読みだしクロック発生
回路１０に供給される。そして読みだしクロック発生回
路１０により、エラー信号に応じた周波数の読みだしク
ロックが発生され、この読みだしクロックがＤ−Ａコン
バータ１１に供給される。かくしてＤ−Ａコンバータ１
１により、映像信号処理回路８よりのディジタル映像信
号が、読みだしクロック発生回路１０よりの読みだしク
ロックによりアナログ映像信号に変換される。そしてこ
のアナログ映像信号は出力端子１２を介して外部（例え
ばビデオ・ディスク・プレーヤ等の他の回路）に供給さ
れる。

【０００６】このように、従来においては、再生映像信
号の内のバースト信号の位相と、基準映像信号の内のバ
ースト信号の位相との比較結果に基いた読みだしクロッ
クを発生させ、この読みだしクロックによってラインメ
モリ７に書き込まれたディジタル映像信号の読みだし、
及びアナログ映像信号への変換を行うようにすること
で、いわゆる残留ジッタの除去を行い、これにより時間
軸補正の精度の向上を図るようにしていた。

【０００７】

【発明が解決しようとする課題】ところで、上述の図２
に破線で示すように、時間軸補正装置においては、ライ
ンメモリ７及びＤ−Ａコンバータ１１間に、例えば輝度
Ｙ及びクロマ信号Ｃの分離回路、フィールドメモリ、フ
レームメモリ、ビデオ信号処理回路、エンハンサ等の映
像信号処理回路８を配する場合が多い。ところが従来の
時間軸補正装置のラインメモリ７及びＤ−Ａコンバータ
１１間にこれらの映像信号処理回路８を配した場合は、
これら映像信号処理回路８の処理時間による遅延時間に
より、映像信号とエラー信号との時間軸を合わせること
ができなくなり、時間軸の補正特性を劣化させる不都合
がある。

【０００８】本発明はかかる点に鑑みてなされたもの
で、種々の回路によって遅延時間が生じても、時間軸の
補正特性の劣化を防止することのできる時間軸補正装置
を提案しようとするものである。

【０００９】

【課題を解決するための手段】本発明時間軸補正装置は
例えば図１に示す如く、再生映像信号をディジタル信号
に変換するディジタル信号変換部２と、このディジタル
信号変換部２からの出力信号が書き込まれるメモリ部７
と、このメモリ部７から読み出されたディジタル信号に
信号処理を施す信号処理回路部８と、この信号処理回路
部８から出力されたディジタル信号をアナログ信号に変
換するアナログ信号変換部１１と、基準同期信号と基準
バースト信号とを出力する基準信号発生部４と、このデ
ィジタル信号変換部４からの出力信号の同期信号とこの
基準信号発生部４からのこの基準同期信号との位相比較
を行う第１の位相比較部５と、このの第１の位相比較部
５からの出力信号に基づいてこのディジタル信号変換部
２とこのメモリ部７とに供給される書き込みクロックを
発生する書き込みクロック発生部３と、このディジタル
信号変換部２からの出力信号からのバースト信号とこの
基準信号発生部４からの基準バースト信号との位相比較
を行う第２の位相比較部６と、この第２の位相比較部６
からの出力信号をこの信号処理回路部８で生じる遅延分
だけ遅延させる遅延補正部１３と、この遅延補正部１３
からの出力信号に補間処理を施す補間処理部９と、この
補間処理部９からの出力信号に基づいてこのメモリ部７
とこのアナログ変換部１１とに供給する読み出しクロッ
クを発生する読み出しクロック発生部１０とを備えてい
るものである。

【００１０】

【作用】上述せる本発明によれば、再生映像信号の信号
処理により遅延する再生映像信号の時間軸と、比較結果
信号の時間軸を合わせる遅れ補正手段１３を設けたの
で、種々の回路の遅延による時間軸の補正特性の劣化を
防止することができる。

【００１１】

【実施例】以下に、図１を参照して本発明時間軸補正装
置の一実施例について詳細に説明する。この図１におい
て、図２と対応する部分には同一符号を付してその詳細
説明を省略する。この図１においては、図２において説
明したバースト信号系位相比較回路６の次段に遅れ補正
回路１３を配する如くする。この遅れ補正回路１３は、
この図１に破線で示す輝度Ｙ及びクロマ信号Ｃの分離回
路、フィールドメモリ、フレームメモリ、ビデオ信号処
理回路、エンハンサ等の映像信号処理回路８によるディ
ジタル映像信号の遅延分だけ、バースト信号系位相比較
回路６よりのエラー信号を遅延させる。例えば、この映
像信号処理回路８を輝度Ｙ及びクロマＣ分離回路（いわ
ゆる３ライン）とした場合は、ディジタル映像信号は１
Ｈ分遅延する。既に上述したが、バースト信号系位相比
較回路６よりのエラー信号は１Ｈ（１水平周期）毎に８
ビットの情報量であるので、この場合の補間回路９は、
単に８ビットのレジスタで良い。

【００１２】さて、図１に破線で示すように、バースト
信号系位相比較回路６の次段に輝度Ｙ及びクロマ信号Ｃ
の分離回路、フィールドメモリ、フレームメモリ、ビデ
オ信号処理回路、エンハンサ等の映像信号処理回路８を
配した場合の動作について説明する。ラインメモリ（例
えばいわゆるファーストイン・ファーストアウトメモ
リ）７に書き込みクロック発生回路３よりの書き込みク
ロックによって書き込まれたディジタル映像信号は、読
みだしクロック発生回路１０よりの読みだしクロックに
より読みだされ、映像信号処理回路８を介してＤ−Ａコ
ンバータ１１に供給される。一方、バースト信号系位相
比較回路６により、ディジタル信号に変換された再生映
像信号の内のバースト信号の位相及び基準映像信号の内
のバースト信号の位相が比較される。そしてこの比較結
果はエラー信号として遅れ補正回路１３に供給される。
そしてこの遅れ補正回路１３で、既に上述したように、
バースト信号系位相比較回路６よりのエラー信号が、デ
ィジタル映像信号の映像信号処理回路８での遅延分だけ
遅延される。この遅れ補正回路１３よりのエラー信号は
補間回路９に供給される。この補間回路９に供給された
エラー信号（０次）は例えば直線補間（１次）され、更
に曲線補間（２次）される。この補間されたエラー信号
は読みだしクロック発生回路１０に供給される。そして
読みだしクロック発生回路１０により、エラー信号に応
じた周波数の読みだしクロックが発生され、この読みだ
しクロックがＤ−Ａコンバータ１１に供給される。かく
してＤ−Ａコンバータ１１により、映像信号処理回路８
よりのディジタル映像信号が読みだしクロック発生回路
１０よりの読みだしクロックによりアナログ映像信号に
変換される。そしてこのアナログ映像信号は出力端子１
２を介して外部（例えばビデオ・ディスク・プレーヤ等
の他の回路）に供給される。

【００１３】このように、本例ではディジタル映像信号
が映像信号処理回路８での処理により遅延される分だけ
エラー信号を遅延し、ディジタル映像信号及びエラー信
号の時間軸を合致させるようにしたので、例えば、映像
信号処理回路８がいわゆるライン相関のディジタルＹ／
Ｃ（輝度信号クロマ信号）分離回路であっても、ディジ
タル映像信号及びエラー信号の時間軸のずれを生じるこ
とがなく、これによって時間軸の補正特性の劣化のない
時間軸補正装置を得ることができる。また、上述したよ
うに、１Ｈ毎の８ビットのエラー信号を単に遅延させる
だけでよいので、例えば遅れ補正回路１３を８ビットの
レジスタで構成できると共に、この遅れ補正回路１３の
次段に補間回路９を配するようにしたので、回路構成が
簡単になると共に、価格が低廉な装置を得ることができ
る。

【００１４】尚、本発明は上述の実施例に限ることなく
本発明の要旨を逸脱することなく、その他種々の構成が
取り得ることは勿論である。

【００１５】

【発明の効果】上述せる本発明によれば、再生映像信号
の信号処理により遅延する再生映像信号の時間軸と、比
較結果信号の時間軸を合わせる遅れ補正手段を設けたの
で、種々の回路の遅延による時間軸の補正特性の劣化を
防止することができる利益がある。

【図面の簡単な説明】

【図１】本発明時間軸補正装置の一実施例を示すブロッ
ク線図である。

【図２】従来の時間軸補正装置の例を示すブロック線図
である。

【符号の説明】

７ ラインメモリ １３ 遅れ補正回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 再生映像信号をディジタル信号に変換す
   るディジタル信号変換部と、 前記ディジタル信号変換部からの出力信号が書き込まれ
   るメモリ部と、 前記メモリ部から読み出されたディジタル信号に信号処
   理を施す信号処理回路部と、 前記信号処理回路部から出力されたディジタル信号をア
   ナログ信号に変換するアナログ信号変換部と、 基準同期信号と基準バースト信号とを出力する基準信号
   発生部と、 前記ディジタル信号変換部からの出力信号の同期信号と
   前記基準信号発生部からの前記基準同期信号との位相比
   較を行う第１の位相比較部と、 前記第１の位相比較部からの出力信号に基づいて前記デ
   ィジタル信号変換部と前記メモリ部とに供給される書き
   込みクロックを発生する書き込みクロック発生部と、 前記ディジタル信号変換部からの出力信号からのバース
   ト信号と前記基準信号発生部からの基準バースト信号と
   の位相比較を行う第２の位相比較部と、 前記第２の位相比較部からの出力信号を前記信号処理回
   路部で生じる遅延分だけ遅延させる遅延補正部と、 前記遅延補正部からの出力信号に補間処理を施す補間処
   理部と、 前記補間処理部からの出力信号に基づいて前記メモリ部
   と前記アナログ変換部とに供給する読み出しクロックを
   発生する読み出しクロック発生部とを備えている時間軸
   補正装置。