JP5218714B2

JP5218714B2 - 時間軸補正装置

Info

Publication number: JP5218714B2
Application number: JP2004382712A
Authority: JP
Inventors: 康英野口; 雅徳和田
Original assignee: KABUSHIKI KAISYA HOUEI
Current assignee: KABUSHIKI KAISYA HOUEI
Priority date: 2004-12-20
Filing date: 2004-12-20
Publication date: 2013-06-26
Anticipated expiration: 2024-12-20
Also published as: JP2006180441A

Description

本発明は、入力画像データを１Ｈ期間ごとにＦＩＦＯメモリに書込み、間引きまたは重複して読出して時間軸変動を補正する時間軸補正装置に関する。

従来、ビデオテープレコーダの再生画像などに用いる時間軸補正装置（タイムベースコレクタ）は業界に広く普及し、近年、その入力プロセス部はコンポーネント処理によるものが多い。その一例を、図４の従来例の時間軸補正装置の要部構成図に示す。
図において、１３は端子、１４はＹ／Ｃ分離手段、１５はバーストロッククロック発振器、１６はラインロッククロック発振器、１７はＡ／Ｄ変換回路、１８は書込制御器、１９はフレームメモリである。

ここで、このような装置のデジタル処理のサンプリング周波数は、例えば、ＮＴＳＣ及びＰＡＬ方式の同期信号に共通して基づく２．２５ＭＨｚの整数倍である１３．５ＭＨｚが用いられ、これに対応する１Ｈ期間（１水平走査期間）のサンプリング数はＮＴＳＣで１７１６、ＰＡＬで１７２８となる。また、ＳＤＩ（シリアル・デジタル・インターフェイス）規格の入出力では２７ＭＨｚのサンプリング周波数のクロックが用いられる。

図４の端子１３には、時間軸変動を含むＮＴＳＣ等のアナログのコンポジット画像信号を入力できる。バーストロッククロック発振器１５はこの画像信号を入力し、そのカラーバースト信号に基づき、Ｙ／Ｃ（輝度信号／色信号）分離のためのクロックを生成し、上述の画像信号と共にＹ／Ｃ分離手段１４に入力する。
そして、これに備えたＡ／Ｄ（アナログ／デジタル）変換手段及びデジタルＣＯＭＢ（くし型）フィルタ手段等でＹ／Ｃ分離された輝度信号と色差信号は、Ｄ／Ａ（デジタル／アナログ）変換されて再びアナログのコンポーネント信号として出力する。

そして、これはＡ／Ｄ変換回路１７に入力し、別に入力した書込用クロックで再度量子化された画像データが出力する。この書込用クロックはラインロッククロック発振器１６において、これに入力した前記画像信号のＨ（水平）同期信号に同期し、１Ｈ期間を所定の一定サンプリング数で分割したクロックを生成出力したものである。
従って、この画像データは、上述したコンポーネント信号に時間軸変動があっても、それぞれの１Ｈ期間は所定の一定サンプリング数で量子化され、前記書込用クロックにより書込制御器１８を介しフレームメモリ１９に逐次書込まれる。

このように、この書込まれた前記画像データは、前記所定の一定サンプリング数に対応する読出用クロックで読出されるが、この読出用クロックは、出力プロセス部において標準の同期信号に基づき同期して生成されたものである。
したがって、フレームメモリ１９から読出された画像データは、その時間軸の変動が補正されることになる。そして、読出された画像データは出力プロセス部等において、Ｄ／Ａ変換等その他の処理により、所定の信号方式の画像信号として生成出力できる。

上述したような時間軸補正装置は、入力画像信号の１Ｈ期間のサンプリング数を出力側の該サンプリング数に合わせるために、一旦量子化してＹ／Ｃ分離した画像データを再度Ｄ／Ａ変換及びＡ／Ｄ変換することで量子化誤差が増加し、また、時間軸補正その他入力プロセス処理はその精度などにより、画質および性能が充分ではなかった。

本発明による装置は、このような背景になされ、入力画像信号を量子化した画像データに係るＨ同期信号の位相及び１Ｈ期間の時間軸長に係る１クロック以下の分解能を有する検知手段、またＦＩＦＯメモリを用いて書込んだ１Ｈ期間ごとの画像データを間引きまたは重複して読出すことによる時間軸補正等のデジタル処理により、量子化の繰り返しを排して時間軸変動を精度良く補正し、また、ＮＴＳＣ／ＰＡＬ方式またはＳＤＩ規格に対応でき高画質の画像信号を生成出力できる高性能の時間軸補正装置の提供を目的とする。

本発明は、上記目的を達成するため、次の課題解決手段によりこの問題を解決した。
本発明の特徴とする第１の課題解決手段は、入力画像信号に係るそれぞれカラーバースト信号に同期した書込クロック及びＨ同期信号に対応するサンプリング数の読出クロックを生成出力するそれぞれ書込クロック回路及び読出クロック回路を備え、前記入力画像信号をＹ／Ｃ分離した前記書込クロックに基づく画像データを出力するデータ処理回路を備え、
前記画像データに係るそれぞれのＨ同期信号の位相及び１Ｈ期間の時間軸長を書込クロックに基づき検知出力する検知手段と前記画像データの遅延にともなう周波数特性の変化を補正する第１フィルタと、ＦＩＦＯメモリと、該ＦＩＦＯメモリからの読出しにともなう画像歪（周波数特性）を補正する第２フィルタと、画像メモリとを備え、
前記１Ｈ期間ごとの画像データを前記第１フィルタを介して前記ＦＩＦＯメモリに逐次書込み制御する書込回路と、該画像データを第２フィルタを介して読出し制御する読出回路とを備えた装置であって、
前記読出回路は、前記検知した１Ｈ期間ごとの時間軸長と標準の時間軸長との比率に基づき、前記サンプリング数が所定の数となるように間引きまたは重複した前記読出しにより時間軸の変動を補正できるものである（請求項１）。

従って、前記画像データに係るＨ同期信号の位相及び１Ｈ期間の時間軸長の検知手段、また１Ｈ期間ごとの画像データを間引きまたは重複してＦＩＦＯメモリから読出す等の手段により、量子化の繰り返しを排して時間軸の変動を補正し、高画質の画像信号を生成して出力できる。

また、第２の課題解決手段としては、前記検知手段は前縁または後縁に係るＨ同期信号レベルの中央値をＨ位相の検知個所とし、その前後に対応する前記書込クロックの１クロック間における該レベルの傾きに基づきＨ位相及び１Ｈ期間の時間軸長を１クロック以下の分解能で検知する（請求項２）。
これにより、時間軸の変動を精度良く補正し、また水平方向の位相ジッタが少ない高画質の画像信号を生成して出力できる。

さらに、第３の課題解決手段は、前記書込回路と読出回路の前記処理の制御は、前記Ｈ位相と書込クロックとが同位相で所定の位相になるように遅延し該遅延にともなう周波数特性の変化を補正するように第１フィルタを制御し、及び前記読出しにともなう画像歪を補正するように第２フィルタを制御する（請求項３）。
これにより、各Ｈ同期信号ごとの前記Ｈ位相及び１Ｈ期間の時間軸長を安定して検知でき、しかも、画像データの周波数特性及び画像歪の変化を伴なわない。

また、第４の課題解決手段として、前記サンプリング数に対応するクロックの周波数は同期信号に基づく２．２５ＭＨｚの整数倍の２７ＭＨｚとする（請求項４）。
これにより、ＮＴＳＣ及びＰＡＬ方式の画像信号に共通するオーバーサンプリングによるコンポーネント処理ができ、共通のボードとすることもできる。またＳＤＩ（シリアル・デジタル・インターフェイス）規格の入出力にも対応できる。

本発明の効果として、入力画像信号を量子化した画像データに係るＨ同期信号の位相及び１Ｈ期間の時間軸長に係る１クロック以下の分解能を有する検知手段、またＦＩＦＯメモリを用いて書込んだ１Ｈ期間ごとの画像データを間引きまたは重複して読出すことによる時間軸補正手段等のデジタル処理により、量子化の繰り返しを排して時間軸変動を精度良く補正し、また、ＮＴＳＣ／ＰＡＬ方式またはＳＤＩ規格に対応でき、デジタル化処理により安定した高画質の画像信号を生成出力し、さらに時間軸補正の目的のみでなく同期結合装置等として、または他の画像装置の高画質のコンポーネント処理装置として使用可能であることを特徴とする時間軸補正装置を提供できる。

本発明を実施するための実施の形態を図を参照して説明する。図１は本発明実施例の時間軸補正装置の要部構成図、図２は同実施例のＨ位相の検知を説明する模式図、図３は同実施例の１Ｈ期間の検知を説明する模式図である。

図においては、１は端子、２は書込クロック回路、３は読出クロック回路、４はデータ処理回路、５は第１フィルタ、６はＦＩＦＯメモリ、７は第２フィルタ、８は書込回路、９は読出回路、１０は検知手段、１１は画像メモリ、１２は入力プロセス部である。

本実施例の時間軸補正装置は、図１に示すように、入力画像信号に係るそれぞれカラーバースト信号に同期した書込クロック及びＨ同期信号に対応するサンプリング数の読出クロックを生成出力するそれぞれ書込クロック回路２及び読出クロック回路３を備え、前記画像信号をＹ／Ｃ分離した前記書込クロックに基づく画像データを出力するデータ処理回路４を備え、前記画像データに係るそれぞれのＨ同期信号の位相及び１Ｈ期間の時間軸長を書込クロックに基づき検知出力する検知手段１０と第１フィルタ５とＦＩＦＯメモリ６と第２フィルタ７と画像メモリ１１とを備え、前記１Ｈ期間ごとの画像データを第１フィルタ５を介しＦＩＦＯメモリ６に逐次書込み制御する書込回路８と該画像データを第２フィルタ７を介し読出し制御する読出回路９とを備えた装置であって、前記読出回路９は前記検知した１Ｈ期間ごとの時間軸長と標準の時間軸長との比率に基づき、前記サンプリング数が所定の数となるように間引きまたは重複した前記読出しにより時間軸の変動を補正できるものであることを特徴とする。

上記構成の動作を図１を参照して説明する。図の入力プロセス部１２の端子１には、時間軸変動を含むＮＴＳＣ等のアナログコンポジットの画像信号を接続できる。この信号はＶＣＸＯ（電圧制御水晶発振器）等を備えた書込クロック回路２に入力し、標準の固定周波数であるカラーバースト信号に同期して、例えば前述した２．２５ＭＨｚの整数倍の１３．５ＭＨｚ等、所定のサンプリング周波数の書込クロックを生成して出力する。
また、データ処理回路４は前記画像信号を入力し、これに備えたＡ／Ｄ変換手段およびデジタルのくし型（ＣＯＭＢ）フィルタ等により、前記書込クロックを用いて量子化し、更に、Ｙ／Ｃ分離した輝度信号及び色差信号の画像データを出力する。

したがって、前記画像信号が時間軸変動を有する場合、これに比例してそれぞれの１Ｈ期間のサンプリング数は変動する。
そして、前記書込クロックは書込回路８及び検知手段１０に入力する。また、前記画像データは検知手段１０に入力してその輝度信号データのＨ同期信号に係り、それぞれのＨ位相及び１Ｈ期間の時間軸長を前記書込クロックの数及び位相に基づいて検知し、それぞれの検知出力は書込回路８及び読出回路９に入力する。

一方、読出クロック回路３は、アナログの前記画像信号を入力し、これに基づくＨ同期信号に同期制御しながら、その１Ｈ期間を前述したサンプリング周波数に対応する所定のサンプリング数で分割して発振するＰＬＬ（フェーズロックループ）回路などにより、読出クロックを生成出力し読出回路７に入力する。
すなわち、この読出クロックは、時間軸変動を有する１Ｈ期間でも常に前記所定のサンプリング数になるように分割する。また、この場合、前記検知等の更なる精密な処理のためには、前記サンプリング周波数を前述した２．２５ＭＨｚの整数倍である２７ＭＨｚ等の高い周波数に設定することが望ましい。

また、前記出力した画像データは、その遅延及びこれにともなう周波数特性がデジタル制御できる第１フィルタ５を経由し、１Ｈ期間ごとに対応して逐次書込み／読出しできるＦＩＦＯメモリ６に書込まれる。これらの制御は書込回路８により行なわれる。
ＦＩＦＯメモリ６は、読出回路９で制御されて前記読出クロックに基づき画像データが逐次読出され、デジタル制御の第２フィルタ７で周波数特性が制御されて出力する。

ここで、前述のように、ＦＩＦＯメモリ６には、それぞれの１Ｈ期間の時間軸変動に比例したサンプリング数で画像データが書込まれる。
そこで、読出回路９は、前記検知した１Ｈ期間ごとの時間軸長と標準の時間軸長との比率に基づき、サンプリング数が前記所定の数となるように間引きまたは重複読出しすることにより、時間軸の変動を補正するように制御する。
この画像データの出力は、フレームメモリ等を用いた画像メモリ１１に逐次記録することができ、これは出力プロセス部等で基準同期信号に基づくサンプリング周波数の読出クロックで読出し、所定の信号方式の画像信号を生成して出力できる。

次に、前述の第２の課題解決手段によれば、検知手段１０は前縁または後縁に係るＨ同期信号レベルの中央値をＨ位相の検知個所とし、その前後に対応する前記書込クロックの１クロック間における該レベルの傾きに基づきＨ位相及び１Ｈ期間の時間軸長を１クロック以下の分解能で検知する。

ここで、検知手段１０におけるＨ位相の検知の一例を図２で説明する。
図は前記デジタル画像データに基づくＨ同期信号の前縁部分を示し、それぞれそのレベルを時間軸に対し連続したアナログ波形で画いた模式図及びこれに対応する前記書込クロックとの位相関係をそれぞれ図のＡ及びＢに示す。
前記波形上の点ｘは前記Ｈ位相の検知個所であり、画像データに基づく点ａと点ｄで示すＨ同期信号の振幅値の例えば中央値に設定する。
そして、この点ｘは、その直前直後のクロックに対応する画像データに基づく点ｂと点ｃを結ぶ直線上に設定する。
いま、点ｘが点ｂと点ｃとの間のどのレベル位置にあるかの比率は、点ｘが点ｂと点ｃとの間の時間軸上のどの位置にあるかの比率と同率である。これにより、前記Ｈ位相を１クロック以下の例えば１６分の１等の分解能でデジタル処理して検知する。

また、前記１Ｈ期間の時間軸長の検知の一例を図３により説明する。図は図２のＡ及びＢに係るＨ同期信号及び書込クロックの１Ｈ期間の波形を示し、点ｂ、点ｘ及び点ｃの１Ｈ期間後におけるそれぞれの該点を点ｂ１、点ｘ１及び点ｃ１で示す。
そして、前記１Ｈ期間の時間軸長は、点ｃと点ｂ１の間のクロック数を数え、更に、上述したＨ位相の検知に基づき、１クロック以下の時間軸長である点ｘと点ｃの間及び点ｂ１と点ｘ１との間の時間軸長を加えることにより検知できる。

更に、前述の第３の課題解決手段は、書込回路８と読出回路９の前記処理の制御は、前記Ｈ位相と書込クロックとが同位相で所定の位相になるように遅延し該遅延にともなう周波数特性の変化を補正するように第１フィルタ５を制御し、及び前記読出しにともなう画像歪を補正するように第２フィルタ７を制御する。

このように、時間軸変動により変化する前記Ｈ位相と書込クロックとの位相が常に同位相で所定の位相になるように比較しながら第１フィルタ５を制御し、各Ｈ同期信号ごとの前記Ｈ位相及び１Ｈ期間の時間軸長を安定して検知する。
この場合、前記画像データは遅延により周波数特性及び画像歪の変化を伴なわないように第１フィルタ５を制御する。
また、第２フィルタ７は前記読出しにともなう画像歪を補正するようにを制御する。

第４の課題解決手段は、前記サンプリング数に対応するクロックの周波数は同期信号に基づく２．２５ＭＨｚの整数倍の２７ＭＨｚとする。
これにより、入力画像信号の同期信号に基づく２．２５ＭＨｚの整数倍である２７ＭＨｚのカラーバースト信号に同期したクロック周波数を用いれば、ＮＴＳＣまたはＰＡＬ方式の画像信号に共通してオーバーサンプリングによる高画質のコンポーネント処理ができ、また、ＳＤＩ規格の入出力にも対応できる。

このように、本装置は時間軸を補正できるものであるが、その入力は時間軸変動を含む画像信号に限らず、通常の画像信号を入力できる。したがって、時間軸補正の目的のみでなく同期結合装置等として、または他の画像装置の高画質のコンポーネント処理装置として使用できる。

本発明実施例の時間軸補正装置の要部構成図。同実施例のＨ位相の検知を説明する模式図。同実施例の１Ｈ期間の検知を説明する模式図。従来例の時間軸補正装置の要部構成図。

符号の説明

１端子
２書込クロック回路
３読出クロック回路
４データ処理回路
５第１フィルタ
６ＦＩＦＯメモリ
７第２フィルタ
８書込回路
９読出回路
１０検知手段
１１画像メモリ
１２入力プロセス部
１３端子
１４Ｙ／Ｃ分離手段
１５バーストロッククロック発振器
１６ラインロッククロック発振器
１７Ａ／Ｄ変換回路
１８書込制御器
１９フレームメモリ

Claims

入力画像信号に係るそれぞれカラーバースト信号に同期した書込クロック及びＨ同期信号に対応するサンプリング数の読出クロックを生成出力するそれぞれ書込クロック回路及び読出クロック回路を備え、
前記入力画像信号をＹ／Ｃ分離した前記書込クロックに基づく画像データを出力するデータ処理回路を備え、
前記画像データに係るそれぞれのＨ同期信号の位相及び１Ｈ期間の時間軸長を書込クロックに基づき検知出力する検知手段と前記画像データの遅延にともなう周波数特性の変化を補正する第１フィルタと、ＦＩＦＯメモリと、該ＦＩＦＯメモリからの読出しにともなう画像歪（周波数特性）を補正する第２フィルタと、画像メモリとを備え、
前記１Ｈ期間ごとの画像データを前記第１フィルタを介して前記ＦＩＦＯメモリに逐次書込み制御する書込回路と、該画像データを前記第２フィルタを介して読出し制御する読出回路とを備えた装置であって、
前記読出回路は、前記検知した１Ｈ期間ごとの時間軸長と標準の時間軸長との比率に基づき、前記サンプリング数が所定の数となるように間引きまたは重複した前記読出しにより時間軸の変動を補正できるものであることを特徴とする時間軸補正装置。
前記検知手段は前縁または後縁に係るＨ同期信号レベルの中央値をＨ位相の検知個所とし、その前後に対応する前記書込クロックの１クロック間における該レベルの傾きに基づきＨ位相及び１Ｈ期間の時間軸長を１クロック以下の分解能で検知することを特徴とする請求項１に記載の時間軸補正装置。
前記書込回路と読出回路の前記処理の制御は、前記Ｈ位相と書込クロックとが同位相で所定の位相になるように遅延し該遅延にともなう周波数特性の変化を補正するように第１フィルタを制御し、及び前記読出しにともなう画像歪を補正するように第２フィルタを制御することを特徴とする請求項１または２に記載の時間軸補正装置。
前記サンプリング数に対応するクロックの周波数は同期信号に基づく２．２５ＭＨｚの整数倍の２７ＭＨｚであることを特徴とする請求項１〜３のいずれか１項に記載の時間軸補正装置。