JP2006180441A - 時間軸補正装置 - Google Patents
時間軸補正装置 Download PDFInfo
- Publication number
- JP2006180441A JP2006180441A JP2004382712A JP2004382712A JP2006180441A JP 2006180441 A JP2006180441 A JP 2006180441A JP 2004382712 A JP2004382712 A JP 2004382712A JP 2004382712 A JP2004382712 A JP 2004382712A JP 2006180441 A JP2006180441 A JP 2006180441A
- Authority
- JP
- Japan
- Prior art keywords
- time axis
- clock
- circuit
- image data
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
従来のコンポーネント処理による時間軸補正装置は、A/D変換及びD/A変換を繰り返し行なうことで量子化誤差が増加し、また、時間軸補正その他入力プロセス処理は、その精度などにより画質および性能が充分ではなかった。
【解決手段】入力画像信号を量子化した画像データに係るH同期信号の位相及び1H期間の時間軸長に係る1クロック以下の分解能を有する検知手段、またFIFOメモリを用いて書込んだ1H期間ごとの画像データを間引きまたは重複して読出すことによる時間軸補正手段等のデジタル処理により、量子化の繰り返しを排して時間軸変動を精度良く補正して高画質の画像信号を生成出力する。
【選択図】 図1
Description
図において、13は端子、14はY/C分離手段、15はバーストロッククロック発振器、16はラインロッククロック発振器、17はA/D変換回路、18は書込制御器、19はフレームメモリである。
そして、これに備えたA/D(アナログ/デジタル)変換手段及びデジタルCOMB(くし型)フィルタ手段等でY/C分離された輝度信号と色差信号は、D/A(デジタル/アナログ)変換されて再びアナログのコンポーネント信号として出力する。
従って、この画像データは、上述したコンポーネント信号に時間軸変動があっても、それぞれの1H期間は所定の一定サンプリング数で量子化され、前記書込用クロックにより書込制御器18を介しフレームメモリ19に逐次書込まれる。
したがって、フレームメモリ19から読出された画像データは、その時間軸の変動が補正されることになる。そして、読出された画像データは出力プロセス部等において、D/A変換等その他の処理により、所定の信号方式の画像信号として生成出力できる。
本発明の特徴とする第1の課題解決手段は、入力画像信号に係るそれぞれカラーバースト信号に同期した書込クロック及びH同期信号に対応するサンプリング数の読出クロックを生成出力するそれぞれ書込クロック回路及び読出クロック回路を備え、前記画像信号をY/C分離した前記書込クロックに基づく画像データを出力するデータ処理回路を備え、
前記画像データに係るそれぞれのH同期信号の位相及び1H期間の時間軸長を書込クロックに基づき検知出力する検知手段と第1フィルタとFIFOメモリと第2フィルタと画像メモリとを備え、前記1H期間ごとの画像データを第1フィルタを介しFIFOメモリに逐次書込み制御する書込回路と該画像データを第2フィルタを介し読出し制御する読出回路とを備えた装置であって、読出回路は前記検知した時間軸長と標準の時間軸長との比率に基づき間引きまたは重複した前記読出しにより時間軸の変動を補正する(請求項1)。
これにより、時間軸の変動を精度良く補正し、また水平方向の位相ジッタが少ない高画質の画像信号を生成して出力できる。
これにより、各H同期信号ごとの前記H位相及び1H期間の時間軸長を安定して検知でき、しかも、画像データの周波数特性及び画像歪の変化を伴なわない。
これにより、NTSC及びPAL方式の画像信号に共通するオーバーサンプリングによるコンポーネント処理ができ、共通のボードとすることもできる。またSDI(シリアル・デジタル・インターフェイス)規格の入出力にも対応できる。
また、データ処理回路4は前記画像信号を入力し、これに備えたA/D変換手段およびデジタルのくし型(COMB)フィルタ等により、前記書込クロックを用いて量子化し、更に、Y/C分離した輝度信号及び色差信号の画像データを出力する。
そして、前記書込クロックは書込回路8及び検知手段10に入力する。また、前記画像データは検知手段10に入力してその輝度信号データのH同期信号に係り、それぞれのH位相及び1H期間の時間軸長を前記書込クロックの数及び位相に基づいて検知し、それぞれの検知出力は書込回路8及び読出回路9に入力する。
すなわち、この読出クロックは、時間軸変動を有する1H期間でも常に前記所定のサンプリング数になるように分割する。また、この場合、前記検知等の更なる精密な処理のためには、前記サンプリング周波数を前述した2.25MHzの整数倍である27MHz等の高い周波数に設定することが望ましい。
FIFOメモリ6は、読出回路9で制御されて前記読出クロックに基づき画像データが逐次読出され、デジタル制御の第2フィルタ7で周波数特性が制御されて出力する。
そこで、読出回路9は、前記検知した1H期間ごとの時間軸長と標準の時間軸長との比率に基づき、サンプリング数が前記所定の数となるように間引きまたは重複読出しすることにより、時間軸の変動を補正するように制御する。
この画像データの出力は、フレームメモリ等を用いた画像メモリ11に逐次記録することができ、これは出力プロセス部等で基準同期信号に基づくサンプリング周波数の読出クロックで読出し、所定の信号方式の画像信号を生成して出力できる。
図は前記デジタル画像データに基づくH同期信号の前縁部分を示し、それぞれそのレベルを時間軸に対し連続したアナログ波形で画いた模式図及びこれに対応する前記書込クロックとの位相関係をそれぞれ図のA及びBに示す。
前記波形上の点xは前記H位相の検知個所であり、画像データに基づく点aと点dで示すH同期信号の振幅値の例えば中央値等に設定する。そして、この点xは、その直前直後のクロックに対応する画像データに基づく点bと点cを結ぶ直線上に設定する。
いま、点xが点bと点cとの間のどのレベル位置にあるかの比率は、点xが点bと点cとの間の時間軸上のどの位置にあるかの比率と同率である。これにより、前記H位相を1クロック以下の例えば16分の1等の分解能でデジタル処理して検知する。
そして、前記1H期間の時間軸長は、点cと点b1の間のクロック数を数え、更に、上述したH位相の検知に基づき、1クロック以下の時間軸長である点xと点cの間及び点b1と点x1との間の時間軸長を加えることにより検知できる。
また、第2フィルタ7は前記読出しにともなう画像歪を補正するようにを制御する。
これにより、入力画像信号の同期信号に基づく2.25MHzの整数倍である27MHzのカラーバースト信号に同期したクロック周波数を用いれば、NTSCまたはPAL方式の画像信号に共通してオーバーサンプリングによる高画質のコンポーネント処理ができ、また、SDI規格の入出力にも対応できる。
2 書込クロック回路
3 読出クロック回路
4 データ処理回路
5 第1フィルタ
6 FIFOメモリ
7 第2フィルタ
8 書込回路
9 読出回路
10 検知手段
11 画像メモリ
12 入力プロセス部
13 端子
14 Y/C分離手段
15 バーストロッククロック発振器
16 ラインロッククロック発振器
17 A/D変換回路
18 書込制御器
19 フレームメモリ
Claims (4)
- 入力画像信号に係るそれぞれカラーバースト信号に同期した書込クロック及びH同期信号に対応するサンプリング数の読出クロックを生成出力するそれぞれ書込クロック回路及び読出クロック回路を備え、前記画像信号をY/C分離した前記書込クロックに基づく画像データを出力するデータ処理回路を備え、前記画像データに係るそれぞれのH同期信号の位相及び1H期間の時間軸長を書込クロックに基づき検知出力する検知手段と第1フィルタとFIFOメモリと第2フィルタと画像メモリとを備え、
前記1H期間ごとの画像データを第1フィルタを介しFIFOメモリに逐次書込み制御する書込回路と該画像データを第2フィルタを介し読出し制御する読出回路とを備えた装置であって、
読出回路は前記検知した時間軸長と標準の時間軸長との比率に基づき間引きまたは重複した前記読出しにより時間軸の変動を補正することを特徴とする時間軸補正装置。 - 前記検知手段は前縁または後縁に係るH同期信号レベルの中央値等をH位相の検知個所とし、その前後に対応する前記書込クロックの1クロック間における該レベルの傾きに基づきH位相及び1H期間の時間軸長を1クロック以下の分解能で検知することを特徴とする請求項1に記載の時間軸補正装置。
- 書込回路と読出回路の前記処理の制御は、前記H位相と書込クロックとが同位相等所定の位相になるように遅延し該遅延にともなう周波数特性の変化を補正するように第1フィルタを制御し、及び前記読出しにともなう画像歪を補正するように第2フィルタを制御することを特徴とする請求項1または2に記載の時間軸補正装置。
- 前記サンプリング数に対応するクロックの周波数は同期信号に基づく2.25MHzの整数倍の27MHzであることを特徴とする請求項1〜3のいずれか1項に記載の時間軸補正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004382712A JP5218714B2 (ja) | 2004-12-20 | 2004-12-20 | 時間軸補正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004382712A JP5218714B2 (ja) | 2004-12-20 | 2004-12-20 | 時間軸補正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006180441A true JP2006180441A (ja) | 2006-07-06 |
JP5218714B2 JP5218714B2 (ja) | 2013-06-26 |
Family
ID=36734084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004382712A Expired - Fee Related JP5218714B2 (ja) | 2004-12-20 | 2004-12-20 | 時間軸補正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5218714B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112009002120T5 (de) | 2008-10-06 | 2011-07-07 | Mitsubishi Electric Corporation | Signalempfangsvorrichtung und Signalübertragungssystem |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04345293A (ja) * | 1991-05-22 | 1992-12-01 | Sony Corp | 時間軸補正装置 |
JPH07274208A (ja) * | 1994-03-31 | 1995-10-20 | Toshiba Corp | 時間軸補正回路 |
JPH09121367A (ja) * | 1995-10-26 | 1997-05-06 | Hitachi Ltd | テレビジョン信号位相補正変換装置 |
JPH10145816A (ja) * | 1996-11-07 | 1998-05-29 | Victor Co Of Japan Ltd | サンプリング位相変換装置 |
-
2004
- 2004-12-20 JP JP2004382712A patent/JP5218714B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04345293A (ja) * | 1991-05-22 | 1992-12-01 | Sony Corp | 時間軸補正装置 |
JPH07274208A (ja) * | 1994-03-31 | 1995-10-20 | Toshiba Corp | 時間軸補正回路 |
JPH09121367A (ja) * | 1995-10-26 | 1997-05-06 | Hitachi Ltd | テレビジョン信号位相補正変換装置 |
JPH10145816A (ja) * | 1996-11-07 | 1998-05-29 | Victor Co Of Japan Ltd | サンプリング位相変換装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112009002120T5 (de) | 2008-10-06 | 2011-07-07 | Mitsubishi Electric Corporation | Signalempfangsvorrichtung und Signalübertragungssystem |
US8442177B2 (en) | 2008-10-06 | 2013-05-14 | Mitsubishi Electric Corporation | Signal receiving apparatus and signal transmitting system |
Also Published As
Publication number | Publication date |
---|---|
JP5218714B2 (ja) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0535959B2 (ja) | ||
JP3048383B2 (ja) | 自走システムクロックでアナログビデオ信号を処理するデジタル回路装置 | |
JPS6231288A (ja) | 逐次走査表示装置 | |
EP0508767A2 (en) | Synchronizing clock generator | |
KR100466553B1 (ko) | 지연 정정 회로 | |
JP5218714B2 (ja) | 時間軸補正装置 | |
JP3384693B2 (ja) | 画像データ処理装置 | |
JP3880177B2 (ja) | 時間軸補正装置 | |
KR930004339B1 (ko) | 시간축 보정장치 | |
US5283660A (en) | Video signal processing apparatus having timebase corrector and means for replacing residual error data with specific data | |
JPH0813121B2 (ja) | 時間軸誤差補正装置 | |
KR100350024B1 (ko) | 화상 정보 처리 장치 | |
JPH06181582A (ja) | 時間軸補正装置 | |
JP2501088Y2 (ja) | 輝度信号と色信号のデレ―タイム自動調節回路 | |
JPH04328978A (ja) | 時間軸補正装置 | |
JPH05219403A (ja) | 同期変換装置 | |
JPH09205656A (ja) | 映像信号サンプリングレート変換装置 | |
JPH09261687A (ja) | 映像信号サンプリングレート変換装置 | |
JPH09215005A (ja) | 標本化信号処理装置 | |
JPH08172608A (ja) | 映像信号処理装置 | |
JP2001169229A (ja) | ビデオ信号処理装置とそのためのビデオ信号処理方法 | |
JPH0568265A (ja) | 時間軸誤差補正装置 | |
JPH09163404A (ja) | 磁気記録再生装置 | |
JPH0810941B2 (ja) | 映像信号の処理装置 | |
JPH02228889A (ja) | 画像処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5218714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |