JPH10145816A - サンプリング位相変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 非標準のディジタル複合複合映像信号から演
算によって的確に、しかも安定して時間軸の基準となる
水平同期信号のタイミングを求め、小規模なディジタル
回路で、輝度信号成分と搬送色信号成分との周波数イン
ターリビングを復元したディジタル映像信号の生成を行
うサンプリング位相変換装置を提供する。 【解決手段】 Ａ／Ｄ変換手段２、ＹーＣ分離手段３、
リサンプル手段４、カラーバーストロック・クロック発
生手段５、リサンプル係数生成手段６、同期分離手段
７、タイミングパルス生成手段８、ラインロック・クロ
ック発生手段９とを備えたサンプリング位相変換装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複合映像信号のサ
ンプリング位相変換装置に係り、小規模なディジタル回
路でバーストロッククロックとラインクロック間のサン
プリング位相変換を行なうサンプリング位相変換装置に
関する。

【０００２】

【従来の技術】従来、この種の複合映像信号のサンプリ
ング位相変換装置として、例えば特開昭６３−２６９６
９７号公報に開示されているように、非標準のアナログ
複合映像信号をディジタル複合映像信号に変換する装置
において、アナログ複合映像信号から分離した水平同期
信号と、カラーバーストロック・クロックを分周して得
たディジタルの水平同期信号との時間的ずれを検出し、
このずれに応じて変換されたディジタル映像信号のサン
プル値の重みづけを行うことで、隣り合った画素値間を
直線補間したサンプリング信号を生成するサンプリング
位相変換装置は知られている。

【０００３】

【発明が解決しようとする課題】特開昭６３−２６９６
９７号公報に開示された複合映像信号のサンプリング位
相変換装置には、アナログ複合映像信号からクランプ回
路でクランプする水平同期信号のフロントポーチ、また
はバックポーチのレベルが映像信号の影響を受け、正確
なクランプをすることができないので、正しい映像信号
の直流再生ができないという課題がある。

【０００４】また、特開昭６３−２６９６９７号公報に
開示された複合映像信号のサンプリング位相変換装置に
は、クランプ回路を利用した同期分離回路でアナログ複
合映像信号から時間軸の基準となる時間軸変動の少ない
水平同期信号を分離することができないという課題があ
る。

【０００５】本発明は、上記した従来技術の課題を解決
するためになされたものであって、その目的は、カラー
バーストロック・クロックでサンプリングされた非標準
のディジタル複合複合映像信号から演算によって的確
に、しかも安定して時間軸の基準となる水平同期信号の
タイミングを求め、小規模なディジタル回路で、輝度信
号成分と搬送色信号成分との周波数インターリビングを
復元したディジタル映像信号の生成を行うサンプリング
位相変換装置を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に本発明に係るサンプリング位相変換装置は、水平同期
信号に基づいてタイミングパルスを生成するタイミング
パルス生成手段と、フライバックパルスにロックしたラ
インロック・クロックを発生するラインロック・クロッ
ク発生手段と、タイミングパルス生成手段からのタイミ
ングパルスと輝度信号とに基づいてリサンプル係数を生
成するリサンプル係数生成手段と、リサンプル係数生成
手段からのリサンプル係数とカラーバーストロック・ク
ロック発生手段からのカラーバーストロック・クロック
とラインロック・クロック発生手段からのラインロック
・クロックとに基づいてディジタル複合映像信号のリサ
ンプリングを行うリサンプル手段とを備えたことを特徴
とする。

【０００７】本発明に係るサンプリング位相変換装置
は、水平同期信号に基づいてタイミングパルスを生成す
るタイミングパルス生成手段と、フライバックパルスに
ロックしたラインロック・クロックを発生するラインロ
ック・クロック発生手段と、タイミングパルス生成手段
からのタイミングパルスと輝度信号とに基づいてリサン
プル係数を生成するリサンプル係数生成手段と、リサン
プル係数生成手段からのリサンプル係数とカラーバース
トロック・クロック発生手段からのカラーバーストロッ
ク・クロックとラインロック・クロック発生手段からの
ラインロック・クロックとに基づいてディジタル複合映
像信号のリサンプリングを行うリサンプル手段とを備え
たので、突発的な乱れに対してもそれが生じたラインに
対する処理だけで対応でき、水平同期信号検出のゲート
からはずれたところに同期信号がきた場合でも、メモリ
がリセットされずに入出力間のディレーが保持されるだ
けで画像の破綻を防止することができ、また入出力間の
１ラインあたりのデータ数の差はメモリの書込み、読出
しの数により調整されるので入出力間でのデータの時間
差の増大を防止することができ、さらに小規模なディジ
タル回路で、非標準の複合映像信号から輝度信号成分と
搬送色信号成分との周波数インターリビングを復元した
ディジタル映像信号を得ることができる。

【０００８】また、本発明に係るサンプリング位相変換
装置は、リサンプル係数生成手段に、タイミングパルス
生成手段からのタイミングパルスに基づいて輝度信号か
ら水平同期信号のフロントエッジ部を抜き取るフロント
エッジ抜取り手段と、タイミングパルス生成手段からの
タイミングパルスに基づいて輝度信号からペデスタル・
レベル部を抜き取り、複数のペデスタル・レベル値から
平均ペデスタル・レベルを演算するペデスタル・レベル
演算手段と、タイミングパルス生成手段からのタイミン
グパルスに基づいて輝度信号から水平同期信号のシンク
チップ・レベル部を抜き取り、複数のシンクチップ・レ
ベル値から平均シンクチップ・レベルを演算するシンク
チップ・レベル演算手段と、平均ペデスタル・レベルと
平均シンクチップ・レベルとの中間レベルを演算する閾
値演算手段と、輝度信号とフロントエッジ抜取り手段か
らのフロントエッジ部と閾値演算手段からの閾値とに基
づいてリサンプル係数を演算する係数逐次演算手段とリ
サンプル係数の補正を行ないリサンプル係数を出力する
フィードバック・フィルタとからなるリサンプル係数演
算手段とを備えたことを特徴とする。

【０００９】本発明に係るサンプリング位相変換装置
は、リサンプル係数生成手段に、タイミングパルス生成
手段からのタイミングパルスに基づいて輝度信号から水
平同期信号のフロントエッジ部を抜き取るフロントエッ
ジ抜取り手段と、タイミングパルス生成手段からのタイ
ミングパルスに基づいて輝度信号からペデスタル・レベ
ル部を抜き取り、複数のペデスタル・レベル値から平均
ペデスタル・レベルを演算するペデスタル・レベル演算
手段と、タイミングパルス生成手段からのタイミングパ
ルスに基づいて輝度信号から水平同期信号のシンクチッ
プ・レベル部を抜き取り、複数のシンクチップ・レベル
値から平均シンクチップ・レベルを演算するシンクチッ
プ・レベル演算手段と、平均ペデスタル・レベルと平均
シンクチップ・レベルとの中間レベルを演算する閾値演
算手段と、輝度信号とフロントエッジ抜取り手段からの
フロントエッジ部と閾値演算手段からの閾値とに基づい
てリサンプル係数を演算する係数逐次演算手段とリサン
プル係数の補正を行ないリサンプル係数を出力するフィ
ードバック・フィルタとからなるリサンプル係数演算手
段とを備えたので、生成したリサンプル係数に対し、前
ラインからのドット数の変化分を相殺する構造のフィー
ドバックフィルタをかけることにより、水平エッジ検出
時のノイズの影響を効果的に抑圧して輝度信号から的確
で、安定した時間軸の基準となる水平同期信号のタイミ
ングを得ることができ、この水平同期信号のタイミング
に基づいて精度の高いリサンプル係数を生成することが
できる。

【００１０】

【発明の実施の形態】本発明の実施の形態を添付図面に
基づいて以下に説明する。図１は本発明に係るサンプリ
ング位相変換装置の全体ブロック構成図である。図１に
おいて、サンプリング位相変換装置１は、Ａ／Ｄ変換手
段２、ＹーＣ分離手段３、リサンプル手段４、カラーバ
ーストロック・クロック発生手段５、リサンプル係数生
成手段６、同期分離手段７、タイミングパルス生成手段
８、ラインロック・クロック発生手段９とを備える。

【００１１】同期分離手段７はアナログ複合映像信号Ｖ
sから水平同期信号Ｐ7(H)とカラーバースト信号Ｐ7(C)
とを分離する。カラーバーストロック・クロック発生手
段５は分離されたカラーバースト信号Ｐ7(C)にロックし
たカラーバーストロック・クロックＣＫ(C)を発生す
る。

【００１２】Ａ／Ｄ変換手段２はカラーバーストロック
・クロックＣＫ(C)でアナログ複合映像信号Ｖsをサンプ
リングしてディジタル複合映像信号Ｓ2に変換する。Ｙ
ーＣ分離手段３はディジタル複合映像信号Ｓ2から輝度
信号Ｙ3と色信号Ｃ3とに分離する。

【００１３】タイミングパルス生成手段８は水平同期信
号Ｐ7(H)に基づいてタイミングパルスＰ8を生成する。
リサンプル係数生成手段６は輝度信号Ｙ3とタイミング
パルスＰ8とに基づいてリサンプル係数Ｋと（１−Ｋ）
と補正書込みリセットパルスｗｒｓｔとを生成する。

【００１４】ラインロック・クロック発生手段９は、フ
ライバックパルスＰfhにロックしたラインロック・クロ
ックＣＫ(H)と、補正書込みリセットパルスｗｒｓｔか
ら適当な遅れを持った読出しリセットパルスｒｒｓｔを
発生する。

【００１５】ラインロック・クロック発生手段９は、入
力信号として同期分離手段７からの水平同期信号Ｐ7(H)
を用いてもよいが、実際にモニタ画面上に映像を表示す
る際の水平方向の基準となるタイミング信号である偏向
系（図示しない）で用いるフライバックパルスＰfhを用
いる。

【００１６】例えば家庭用ＶＴＲにおけるスキューが発
生した際、書き込み側の検出系は１ライン毎にタイミン
グと係数を更新しているので、同じく１ライン毎に同期
信号の立ち下がりエッジに追従する。

【００１７】一方、フライバックパルスは、これに対し
数ラインから数十ラインの期間で比較的緩やかに対応す
るが、メモリの読出しタイミングをこれにロックさせれ
ば、フライバックパルスＰfhと複合映像信号ＶSとの相
対的時間関係が規則正しく配置されることになり、画面
上でも画素が規則正しく並ぶことになる。補正書込みリ
セットパルスｗｒｓｔから読出しリセットパルスｒｒｓ
ｔへの遅れは補正書込みリセットパルスｗｒｓｔの揺れ
を吸収するだけのごくわずかなものでよい。

【００１８】また、補正書込みリセットパルスｗｒｓｔ
が検出されなかったときは、読出しリセットパルスｒｒ
ｓｔも発生しないように、補正書込みリセットパルスｗ
ｒｓｔで読出しリセットパルスｒｒｓｔに対するゲート
を発生させれば、リサンプル手段４の記憶手段６９（図
６参照）の入出力間の遅延が保たれるだけで、画像信号
はそのまま出力される。

【００１９】リサンプル手段４は、カラーバーストロッ
ク・クロックＣＫ(C)でサンプリングされた輝度信号Ｙ3
と色信号Ｃ3とをリサンプル係数（Ｋ，１−Ｋ）により
レベル補正を行い、補正書込みリセットパルスｗｒｓｔ
と読出しリセットパルスｒｒｓｔとラインロック・クロ
ックＣＫ(H)とによって周波数インターリビングを復元
したディジタルの輝度信号Ｙと色信号Ｃとを出力する。

【００２０】このように、サンプリング位相変換装置１
は、Ａ／Ｄ変換手段２、ＹーＣ分離手段３、リサンプル
手段４、カラーバーストロック・クロック発生手段５、
リサンプル係数生成手段６、同期分離手段７、タイミン
グパルス生成手段８、ラインロック・クロック発生手段
９とを備えたので、非標準の複合映像信号を輝度信号成
分と搬送色信号成分との周波数インターリビングを復元
したディジタルの輝度信号Ｙと色信号Ｃとを得ることが
できる。

【００２１】図２は本発明に係るリサンプル係数生成手
段の要部ブロック構成図である。図２において、リサン
プル係数生成手段６は、フロントエッジ抜取り手段１
０、ペデスタル・レベル演算手段１１、シンクチップ・
レベル演算手段１２、閾値演算手段１３、リサンプル係
数演算手段１４を備える。リサンプル係数演算手段１４
は係数逐次演算手段１４Ａとフィードバックフィルタ１
４Ｂとからなる。

【００２２】リサンプル係数生成手段６の動作を図３に
示す水平同期信号のフロントエッジ部の図を合わせ用い
て説明する。図３において、標本値ＰX1〜ＰX12はカラ
ーバーストロック・クロックＣＫ(C)でサンプリングし
たディジタル値であり、標本値ＰX1〜ＰX4は水平同期信
号のフロントポーチ部の標本値であり、標本値ＰX5〜Ｐ
X9は水平同期信号のフロントエッジ部の標本値であり、
標本値ＰX10〜ＰX12は水平同期信号のシンクチップ部の
標本値である。

【００２３】フロントエッジ抜取り手段１０は、輝度信
号Ｙ3からタイミングパルス生成手段８からのフロント
エッジタイミングパルスＰ8(E)に基づいて水平同期信号
のフロントエッジ部の複数の標本値標本値（ＰX5〜ＰX
9）を抜き取り、これをフロントエッジ信号Ｓ10として
出力する。

【００２４】ペデスタル・レベル演算手段１１は、輝度
信号Ｙ3からタイミングパルス生成手段８からのフロン
トポーチタイミングパルスＰ8(P)に基づいて水平同期信
号のフロントポーチ部の複数の標本値（ＰX1〜ＰX4）を
抜き取り、抜き取った複数の標本値の平均値演算を行
い、この演算結果を平均ペデスタル・レベル信号Ｓ11と
して出力する。

【００２５】シンクチップ・レベル演算手段１２は、輝
度信号Ｙ3からタイミングパルス生成手段８からのシン
クチップタイミングパルスＰ8(S)に基づいて水平同期信
号のシンクチップ部の複数の標本値（ＰX10〜ＰX12）を
抜き取り、抜き取った複数の標本値の平均値演算を行
い、この演算結果を平均シンクチップ・レベル信号Ｓ12
として出力する。

【００２６】閾値演算手段１３は、ペデスタル・レベル
演算手段１１からの平均ペデスタル・レベル信号Ｓ11
と、シンクチップ・レベル演算手段１２からの平均シン
クチップ・レベル信号Ｓ12との中間レベルを演算し、そ
の演算結果を閾値信号Ｓ13として出力する。

【００２７】図４は本発明に係るリサンプル係数演算手
段の係数逐次演算手段の要部ブロック構成図である。図
４において、係数逐次演算手段１４Ａは、遅延手段
（Ｔ）２１、比較手段（ＣＭＰ）２２、比較手段（ＣＭ
Ｐ）２３、ＡＮＤゲート２４、係数手段（４ＣＫカウン
タ）２５、選択手段２６、選択手段２７、遅延手段
（Ｔ）２８、遅延手段（Ｔ）２９、加算手段３０、比較
手段（ＣＭＰ）３１、選択手段３２、選択手段３３、フ
リップ・フロップ手段３４、シリアル／パラレル変換手
段（Ｓ／Ｐ ＣＯＮＶ）３５とを備える。

【００２８】係数逐次演算手段１４Ａはフロントエッジ
信号Ｓ10と閾値信号Ｓ13と輝度信号Ｙ3とからリサンプ
ル係数（Ｋ1）を演算する。

【００２９】係数逐次演算手段１４Ａの遅延手段２１、
比較手段２２、比較手段２３、ＡＮＤゲート２４は、閾
値演算手段１３からの閾値信号Ｓ13を閾値としてＹ−Ｃ
分離手段３からの輝度信号Ｙ3とのレベル比較を行い、
その比較結果とフロントエッジ抜取り手段１０からのフ
ロントエッジ信号Ｓ10とのＡＮＤ条件をとり、ＡＮＤ条
件を満たした時に水平同期検出信号Ｓ24を計数手段２５
に出力する。

【００３０】係数逐次演算手段１４Ａの計数手段２５、
選択手段２６、選択手段２７、選択手段２８、選択手段
２９、加算手段３０、比較手段３１、選択手段３２、選
択手段３３およびシリアル／パラレル変換手段３５は、
水平同期検出信号Ｓ24が計数手段２５に入力した時点よ
りリサンプル係数Ｋ1の演算を開始する。

【００３１】計数手段２５は、ＡＮＤゲート２４からの
水平同期検出信号Ｓ24が計数手段２５のＬＤ端子に入力
された時、リップルキャリ（ＲＣ）Ｓ24がロ−レベルに
なり、係数の生成を開始する。この図の例では係数を４
ビットで生成するために立ち下がりエッジ検出後３クロ
ックにわたってリップルキャリＳ24がロ−レベルになる
ようにしている。

【００３２】この間、選択手段２６、選択手段２７、選
択手段２８、選択手段２９、加算手段３０、比較手段３
１、選択手段３２、選択手段３３およびシリアル／パラ
レル変換手段３５でリサンプル係数Ｋ1を生成する。

【００３３】動作としては、閾値と、検出した閾値の前
後のサンプルの平均を比較し、その結果を出力するとと
もに、さらにその１／２の精度の係数を求めるべく、サ
ンプル点のうちのどちらかを更新していくというもので
ある。これにより、比較手段３１の出力には４ビットシ
リアルデータの形で係数Ｓ31が出力される。

【００３４】シリアル／パラレル変換手段３５は、シリ
アルデータの係数Ｓ31をパラレルデータに変換し、タイ
ミングを揃えてリサンプル係数Ｋ1を出力する。リサン
プル手段４の記憶手段５９（参照図６）のライトリセッ
ト信号は、フリップ・フロップ手段３４にて１クロック
幅にして後段で扱いやすいような形で出力する。

【００３５】図５は本発明に係るリサンプル係数演算手
段のフィードバック・フィルタ手段の要部ブロック構成
図である。図５において、フィードバック・フィルタ手
段１４Ｂは、減算手段４０、ラッチ手段４１、係数手段
（１０ｂｉｔカウンタ）４２、ラッチ手段４３、加算手
段４４、ラッチ手段４５、減算手段４６、乗算手段４
７、加算手段４８、書込みリセットパルス補正手段（ｗ
ｒｓｔクロック差補正）４９、ラインドット数設定手段
５０、定数１設定手段５１、減算手段５２とを備える。

【００３６】ラッチ手段４１は、係数逐次演算手段１４
Ａで生成したリサンプル係数Ｋ1を１ラインに一回の書
込みリセットパルスｗｒｓｔ１でラッチして得たリサン
プル係数Ｓ41を加算手段４８と減算手段４６とに出力す
る。

【００３７】係数手段４２の１０ｂｉｔカウンタは、カ
ラーバーストロック・クロック発生手段５からのカラー
バーストロック・クロックＣＫ(C)毎に特定のリセット
なしでカウントアップし、この計数信号Ｓ42をラッチ手
段４３に出力する。この実施例の場合は１ラインを９１
０クロックとしてこれを表現できる１０ビットカウンタ
になっている。

【００３８】ラッチ手段４３は計数信号Ｓ42を１ライン
に一回の書込みリセットパルスｗｒｓｔ１信号でラッチ
して得た計数信号Ｓ43を加算手段４４に出力する。ライ
ンドット数設定手段５０は、予め設定した１ラインのド
ット数（例えば９１０ドット）を設定し、設定したライ
ンドット数Ｓ50を加算手段４４に出力する。加算手段４
４は、計数信号Ｓ43とラインドット数Ｓ50とを加算して
得た加算信号Ｓ44を減算手段４６に出力する。

【００３９】計数手段４２と加算手段４４とは、いずれ
も１０ビットより上のビットをオーバーフローさせてい
る。従って、加算手段４４の加算信号Ｓ44は、ラッチ手
段４３の計数信号Ｓ43に対し、標準ＮＴＳＣ映像信号が
入力された場合の１ラインのディレーを施されたものと
等価になる。

【００４０】ラッチ手段４５は加算手段４８の出力であ
るリサンプル係数Ｋを１ラインに一回の書込みリセット
パルスｗｒｓｔ１信号でラッチをする。減算手段４６
は、ラッチ手段４５の出力から加算手段４４の加算信号
Ｓ44とラッチ手段４１のリサンプル係数Ｓ41とのそれぞ
れ上位ビット、下位ビットに配置したものとの減算を行
なうので、前回の書込みリセットパルスｗｒｓｔ１発生
時と今回の書込みリセットパルスｗｒｓｔ１発生時の位
相差を得ることができる。

【００４１】この位相差は、１クロック単位のものも１
クロック以内のものもそれぞれ上位ビット、下位ビット
に配置されて表現されている。乗算手段４７の出力は、
乗算手段４７において所定の係数α（１以下）をかけ、
加算手段４８において入力の位相を表す数値と加算され
る。

【００４２】加算手段４８の出力は、そのうち１クロッ
ク以内のリサンプル係数Ｋ1に相当する下位ビットはそ
のまま出力され、それより上位のビットは、入力との差
を書込みリセットパルス補正手段４９においてタイミン
グ差に補正して新たな補正書込みリセットパルスｗｒｓ
ｔとして出力する。

【００４３】減算手段５２は、定数１設定手段５１から
の定数１から加算手段４８の１以下の下位５ビットのリ
サンプル係数Ｋの減算を行なって得たリサンプル係数
（１−Ｋ）を出力する。

【００４４】このように、フィードバック・フィルタ手
段１４Ｂは、減算手段４０、ラッチ手段４１、係数手段
（１０ｂｉｔカウンタ）４２、ラッチ手段４３、加算手
段４４、ラッチ手段４５、減算手段４６、乗算手段４
７、加算手段４８、書込みリセットパルス補正手段（ｗ
ｒｓｔクロック差補正）４９、ラインドット数設定手段
５０、定数１設定手段５１、減算手段５２とを備えるの
で、リサンプル係数Ｋ1に対して１クロック以上の位相
差の分を補正したフィードバックフィルタがかかり、リ
サンプル係数Ｋ1を検出するときに混入したノイズの影
響を軽減することができる。

【００４５】図６は本発明に係るサンプリング位相変換
装置のリサンプル手段の要部ブロック構成図である。図
６において、リサンプル手段４は、バッファ記憶手段６
０、アンドゲート６１、１クロック遅延手段６２、記憶
手段６９、リサンプル値補正手段７２を備える。リサン
プル値補正手段７２は、乗算手段６３，６４，６５，６
６と、加算手段６７，６８とを備える。

【００４６】バッファ記憶手段６０は、輝度信号Ｙ3と
色信号Ｃ3とをカラーバーストロック・クロックＣＫ(C)
で書込んで記憶し、リサンプル係数生成手段６までの演
算による遅延時間調整をしたタイミングパルス生成手段
８からのバッファ読み出しタイミングパルスＰ8(BR)で
アンドゲート６１を開き、アンドゲート６１を介したカ
ラーバーストロック・クロックＣＫ(C)で輝度信号Ｙ3と
色信号Ｃ3とを読み出す。

【００４７】１クロック遅延手段６２はバッファ記憶手
段６０からの輝度信号Ｙ60と色信号Ｃ60とをカラーバー
ストロック・クロックＣＫ(C)の１クロック分遅延させ
る。

【００４８】リサンプル値補正手段７２の乗算手段６３
は、リサンプル係数生成手段６で生成したリサンプル係
数（Ｋ）と輝度信号Ｙ60との乗算演算を行って補正輝度
信号Ｙ63（Ｋ×Ｙ60）を出力する。リサンプル値補正手
段７２の乗算手段６４は、リサンプル係数生成手段６で
生成したリサンプル係数（Ｋ）と色信号Ｃ60との乗算演
算を行って補正色信号Ｃ64（Ｋ×Ｃ60）を出力する。

【００４９】リサンプル値補正手段７２の乗算手段６６
は、リサンプル係数（１−Ｋ）と１クロック遅延手段６
２からの輝度信号Ｙ62との乗算演算を行って補正輝度信
号Ｙ66｛（１−Ｋ）×Ｙ62｝を出力する。リサンプル値
補正手段７２の乗算手段６５は、リサンプル係数（１−
Ｋ）と１クロック遅延手段６２からの色信号Ｃ62との乗
算演算を行って補正色信号Ｃ65｛（１−Ｋ）×Ｃ62｝を
出力する。

【００５０】リサンプル値補正手段７２の加算手段６８
は、補正輝度信号Ｙ63と補正輝度信号Ｙ66との加算演算
を行って補正輝度信号Ｙ68（Ｙ63＋Ｙ66）を出力する。
リサンプル値補正手段７２の加算手段６７は、補正色信
号Ｃ64と補正色信号Ｃ65との加算演算を行って補正色信
号Ｃ67（Ｃ64＋Ｃ65）を出力する。

【００５１】記憶手段６９は、補正書込みリセットパル
スｗｒｓｔのタイミングからカラーバーストロック・ク
ロックＣＫ(C)で補正色信号Ｃ67と補正輝度信号Ｙ68と
を書込んで記憶し、読出しリセットパルスｒｒｓｔＰ8
(R)のタイミングからラインロック・クロックＣＫ(H)
で、記憶された補正輝度信号Ｙ68と補正色信号Ｃ67とを
読み出すことによって周波数インターリビングが復元さ
れたディジタルの輝度信号Ｙと色信号Ｃとを出力する。

【００５２】このように、リサンプル手段４は、バッフ
ァ記憶手段６０、アンドゲート６１、１クロック遅延手
段６２、記憶手段６９、リサンプル値補正手段７２とを
備えたので、非標準の複合映像信号を輝度信号成分と搬
送色信号成分との周波数インターリビングを復元したデ
ィジタルの輝度信号Ｙと色信号Ｃを得ることができる。

【００５３】なお、上記実施形態は本発明の一実施例で
あり、本発明は上記実施形態に限定されるものではな
い。

【００５４】

【発明の効果】本発明は上記構成により次の効果を発揮
する。本発明に係るサンプリング位相変換装置は、水平
同期信号に基づいてタイミングパルスを生成するタイミ
ングパルス生成手段と、フライバックパルスにロックし
たラインロック・クロックを発生するラインロック・ク
ロック発生手段と、タイミングパルス生成手段からのタ
イミングパルスと輝度信号とに基づいてリサンプル係数
を生成するリサンプル係数生成手段と、リサンプル係数
生成手段からのリサンプル係数とカラーバーストロック
・クロック発生手段からのカラーバーストロック・クロ
ックとラインロック・クロック発生手段からのラインロ
ック・クロックとに基づいてディジタル複合映像信号の
リサンプリングを行うリサンプル手段とを備え、生成し
たリサンプル係数に対し、前ラインからのドット数の変
化分を相殺する構造のフィードバックフィルタをかける
ことにより、水平エッジ検出時のノイズの影響を効果的
に抑圧してディジタル複合映像信号から的確で、安定し
た時間軸の基準となる水平同期信号のタイミングを得る
ことができ、この水平同期信号のタイミングに基づいて
精度の高いリサンプル係数を生成することができるの
で、小規模なディジタル回路で、非標準の複合映像信号
を輝度信号成分と搬送色信号成分との周波数インターリ
ビングを復元したディジタル映像信号を得ることがで
き、搬送色信号による妨害の少ない画像が得られ、性能
の向上および経済化が図れる。

【００５５】また、本発明に係るサンプリング位相変換
装置は、リサンプル係数生成手段に、タイミングパルス
生成手段からのタイミングパルスに基づいて輝度信号か
ら水平同期信号のフロントエッジ部を抜き取るフロント
エッジ抜取り手段と、タイミングパルス生成手段からの
タイミングパルスに基づいて輝度信号からペデスタル・
レベル部を抜き取り、複数のペデスタル・レベル値から
平均ペデスタル・レベルを演算するペデスタル・レベル
演算手段と、タイミングパルス生成手段からのタイミン
グパルスに基づいて輝度信号から水平同期信号のシンク
チップ・レベル部を抜き取り、複数のシンクチップ・レ
ベル値から平均シンクチップ・レベルを演算するシンク
チップ・レベル演算手段と、平均ペデスタル・レベルと
平均シンクチップ・レベルとの中間レベルを演算する閾
値演算手段と、輝度信号とフロントエッジ抜取り手段か
らのフロントエッジ部と閾値演算手段からの閾値とに基
づいてリサンプル係数を演算する係数逐次演算手段とリ
サンプル係数の補正を行ないリサンプル係数を出力する
フィードバック・フィルタとからなるリサンプル係数演
算手段とを備え、生成したリサンプル係数に対し、前ラ
インからのドット数の変化分を相殺する構造のフィード
バックフィルタをかけることにより、水平エッジ検出時
のノイズの影響を効果的に抑圧してディジタル複合映像
信号から的確で、安定した時間軸の基準となる水平同期
信号のタイミングを得ることができ、この水平同期信号
のタイミングに基づいて精度の高いリサンプル係数を生
成することができるので、小規模なディジタル回路で、
非標準の複合映像信号から輝度信号成分と搬送色信号成
分との周波数インターリビングをより精度よく復元した
ディジタル映像信号を得ることができるので、搬送色信
号による妨害のより少ない画像が得られ、小型化が図れ
る。

【００５６】よって、搬送色信号による妨害の少なく鮮
明な画像を得ることのできる高性能で、安定性が高く、
小型で、経済的なサンプリング変換装置を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明に係るサンプリング位相変換装置の全体
ブロック構成図

【図２】本発明に係るリサンプル係数生成手段の要部ブ
ロック構成図

【図３】水平同期信号のフロントエッジ部におけるリサ
ンプル係数生成手段の説明図

【図４】本発明に係る係数逐次演算手段の要部ブロック
構成図

【図５】本発明に係るフィードバック・フィルタ手段の
要部ブロック構成図

【図６】本発明に係るリサンプル手段の要部ブロック構
成図

【符号の説明】

１…サンプリング位相変換装置、２…Ａ／Ｄ変換手段、
３…ＹーＣ分離手段、４…リサンプル手段、５…カラー
バーストロック・クロック発生手段、６…リサンプル係
数生成手段、７…同期分離手段、８…タイミングパルス
生成手段、９…ラインロック・クロック発生手段、１０
…フロントエッジ抜取り手段、１１…ペデスタル・レベ
ル演算手段、１２…シンクチップ・レベル演算手段、１
３…閾値演算手段、１４…リサンプル係数演算手段、１
４Ａ…係数逐次演算手段、１４Ｂ…フィードバック・フ
ィルタ、２１，２８，２９…遅延手段（Ｔ）、２２，２
３，３１…比較手段（ＣＭＰ）、２４…ＡＮＤゲート、
２５…係数手段（４ＣＫカウンタ）、２６，２７，３
２，３３…選択手段、３０，４４，４８，６７，６８…
加算手段、手段３４…フリップ・フロップ、３５…シリ
アル／パラレル変換手段（Ｓ／Ｐ ＣＯＮＶ）、４０，
４６，５２…減算手段、４１，４３，４５…ラッチ手
段、４２…係数手段（１０ｂｉｔカウンタ）、４７…乗
算手段、４９…書込みリセットパルス補正手段（ｗｒｓ
ｔクロック差補正）、５０…ラインドット数設定手段、
５１…定数１設定手段、６０…バッファ記憶手段、６１
…アンドゲート、６２…１クロック遅延手段、６３，６
４，６５，６６…乗算手段、６９…記憶手段、Ｃ，Ｃ3
…色信号、Ｃ60，Ｃ62…色信号、Ｃ64，Ｃ65，Ｃ67…補
正色信号、ＣＫ(C)…カラーバーストロック・クロッ
ク、ＣＫ(H)…ラインロック・クロック、Ｋ，Ｋ1，（１
−Ｋ），（１−Ｋ1）…リサンプル係数、Ｐ7(C)…カラ
ーバースト信号、Ｐ7(H)…水平同期信号、Ｐ8…タイミ
ングパルス、Ｐ8(E)…フロントエッジタイミングパル
ス、Ｐ8(P)…フロントポーチタイミングパルス、Ｐ8(R)
…読み出しタイミングパルス、ＰX1〜ＰX12…標本値、
ｒｒｓｔ…読出しリセットパルス、Ｓ2…ディジタル複
合映像信号、Ｓ10…フロントエッジ信号、Ｓ11…平均ペ
デスタル・レベル信号、Ｓ12…平均シンクチップ・レベ
ル信号、Ｓ13…閾値信号、Ｙ，Ｙ3，Ｙ60，Ｙ62…輝度
信号、Ｙ63，Ｙ66，Ｙ68…補正輝度信号、Ｖs…アナロ
グ複合映像信号、ｗｒｓｔ…補正書込みリセットパル
ス、ｗｒｓｔ１…書込みリセットパルス、係数…α。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 輝度信号成分と搬送色信号成分とが周波
   数インターリービング関係にない非標準のアナログ複合
   映像信号から水平同期信号およびカラーバースト信号を
   分離する同期分離手段と、前記カラーバースト信号にロ
   ックして前記アナログ複合映像信号をサンプリングする
   カラーバーストロック・クロックを発生するカラーバー
   ストロック・クロック発生手段と、前記カラーバースト
   ロック・クロックで非標準の前記アナログ複合映像信号
   をサンプリングしてディジタル複合映像信号に変換する
   Ａ／Ｄ変換手段と、前記ディジタル複合映像信号から輝
   度信号と色信号を分離するＹ−Ｃ分離手段とを備え、 前記輝度信号と前記色信号とをリサンプリングして周波
   数インターリービング関係を復元した輝度信号と色信号
   との生成を行うサンプリング位相変換装置において、 前記水平同期信号に基づいてタイミングパルスを生成す
   るタイミングパルス生成手段と、 フライバックパルスにロックしたラインロック・クロッ
   クを発生するラインロック・クロック発生手段と、 前記タイミングパルス生成手段からのタイミングパルス
   と前記輝度信号とに基づいてリサンプル係数を生成する
   リサンプル係数生成手段と、 前記リサンプル係数生成手段からのリサンプル係数と前
   記カラーバーストロック・クロック発生手段からのカラ
   ーバーストロック・クロックと前記ラインロック・クロ
   ック発生手段からのラインロック・クロックとに基づい
   て前記ディジタル複合映像信号のリサンプリングを行う
   リサンプル手段と、を備えたことを特徴とするサンプリ
   ング位相変換装置。
2. 【請求項２】 前記リサンプル係数生成手段に、 前記タイミングパルス生成手段からのタイミングパルス
   に基づいて前記輝度信号から水平同期信号のフロントエ
   ッジ部を抜き取るフロントエッジ抜取り手段と、 前記タイミングパルス生成手段からのタイミングパルス
   に基づいて前記輝度信号からペデスタル・レベル部を抜
   き取り、複数のペデスタル・レベル値から平均ペデスタ
   ル・レベルを演算するペデスタル・レベル演算手段と、 前記タイミングパルス生成手段からのタイミングパルス
   に基づいて前記輝度信号から水平同期信号のシンクチッ
   プ・レベル部を抜き取り、複数のシンクチップ・レベル
   値から平均シンクチップ・レベルを演算するシンクチッ
   プ・レベル演算手段と、 前記平均ペデスタル・レベルと前記平均シンクチップ・
   レベルとの中間レベルを演算する閾値演算手段と、 前記輝度信号と前記フロントエッジ抜取り手段からのフ
   ロントエッジ部と前記閾値演算手段からの閾値とに基づ
   いてリサンプル係数を演算する係数逐次演算手段と前記
   リサンプル係数の補正を行ないリサンプル係数を出力す
   るフィードバック・フィルタとからなるリサンプル係数
   演算手段とを備えたことを特徴とする請求項１記載のサ
   ンプリング位相変換装置。