JPS60261271A - 順次走査型テレビジヨン装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン装置に、特に表示画像の縦方
向解像度を有効に向上させる順次走査方式を採用した装
置に関するものである。

〔発明の背景〕

′順次（プログレシブリイ）走査型テレビジョン受像機
が提案されており、これは水平走査周波数が何倍かに、
たとえば２倍にされ、各ビデオ線が２回表示されること
Ｖｒｃよって線構造が目立たなくされかつ縦方向解像度
が本質的に改善された表示画像を生成するものである。

典型的な順次走査型受像機では各ビデオ線が２個のメモ
リのうちの１個中に記憶される。一方のメモリに到来ビ
デオ信号が標準線周波数で書込捷れている間に他方のメ
モリから標準線周波数の２倍の周波数で２回の読出しを
行なうことによって、１つの標準線期間中に２本の時間
圧縮されたビデオ線を生成する。このメモリ出力は、上
記のメモリ読出し操作と同期した２倍の水平掃引周波数
をもつ表示器に供給されて、ビデオ信号の表示線の数が
２倍にされる。

付加されるビデオ線が元の走査線から補間さねていない
、順次走査型受像機の一例は、１９８３年１１月１５日
にディスチャート（Ｒ，Ａ、　Ｄｉｓｃｈｅｒｔ　）氏
に与えられた米国特許第４４１５９３１号中に開示され
ている。元の走査線からの補間操作により付加走査線を
得るＪＳうな２倍走査型受像機は、１９８３年８月２３
日にパワーズ（Ｋ、　ＨｏＰｏｗｅｒｓ）氏に与えられ
た米国特許第４４．００′７１９号中に開示されている
。これら両米国特許中に開示されている構成を以下の説
明中に引用する。

デジタル信号処理回路を使って順次走査型受像機を製作
しようとする場合にａ線記憶のためにランダム・アクセ
ス・メモリ（ＲＡＭ　）を使用することができる。デジ
タル信号の処理においては、通常、信号サンプリング（
Ａ／Ｄ変換器における）、メモリ・アドレス制御および
その他の目的のために一貫したクロックを使用する。ク
ロマ処理を簡単化するためにこのクロックは色副搬送波
周波数の整数倍に位相ロックするのが普通である。ＮＴ
ＳＣ標準のビデオ信号の場合には、メモリ書込みクロッ
ク周波数は、代表的には、色副搬送波周波数の４倍（４
ｆｓｃ）すなわち周期が約７０ナノ秒で約１４．３ＭＨ
２である。従って、このクロック周波数と標準ＮＴＳＣ
方式の約６３．５マイクロ秒の線切間の場合には、１本
の線の記憶には、９１０個のピクセル（挨素）のビデオ
サンプルを蓄積するためにＲＡＭ中に９１０個の記憶位
置を必要とする。ＮＴＳＣ標準方式では水平線１本当り
正確に２２’７．５の色副搬送波サイクルがあるので、
メモリに関する上記の要求［ＮＴＳＯ標準方式の信号に
対しては不変である。色副搬送波周波数の４倍の周波数
（４ｆＳＣ）でＤ／Ａ変換を行なうと、１線当り正確に
９１０　（＝４　Ｘ　２２７．５’）個のピクセルがで
きる。メモリ読取りクロックの周波数が書込みクロック
周波数の正確に２倍である限り、得られる１倍速」すな
わち「時間圧縮された」ピクセルは表示さり、＊とき適
正な水平間隔と垂直方向の整列関係を呈する。

以下で非標準ビデオ信号と呼ぶ信号を表示する場合Ｖｒ
Ｃば、上述した形式＋７）順次走査型方式には複雑な問
題があることが判った。この明細、書中で、［非標準Ｊ
という語は、色副搬送波周波数対水平線周波数の比が特
定された放送標準における規準（たとえば、ＮＴＳＣ標
準で（６２２７，５’）に正確に合致しないようなビデ
オ信号を指すものとする。たとえば、ビデオ信号源がビ
デオ・ディスク・プレーヤ、ビデオ・カセット・レコー
ダ、ビデオゲーム機あるいにその他の非標準信号源であ
る場合には、バースト／線周波数の比（構成る限界内で
連続的に変動することがある。これらの限界は標準的な
比からある値の範囲に亘って（たとえば、２２６．４５
〜２２８．５）相当変化する。その様な状況下でに、１
水平線期間内のビデオ・サンプル（ピクセル）の数は一
般１ｃ　９１０個（読取りクロックを４ｆ、ｓｃとして
）Ｖ？−はならない。換言すれば、１水平線内に含まれ
る４　ｆｅｃクロックの周期の数は上記の標準数とは異
なるものとなり、その差は１ピクセルに満たないものを
含むことになる。

ユ線描りのサンプル（ピクセル）数の標準数からのずれ
は、入来原子同期信号の位相に対するアナログ−デジタ
ル（Ａ／Ｄ）変換器のサンプリング信号クロック位相の
揺動（プリセツション）を表わすので、その処理が難か
しい。この揺動、捷たは位相スリップ或いはスキュウの
効果は、各フィールド走査を通じて水平タイミング誤差
を累積させることで′ある。更に、順次走査方式におい
て、表示ｎ２倍（２Ｈ）標準周波数偏向で一貫した９　
ｆＳｃ読取りクロックを使用すると、２Ｈ偏向に対する
８ｆｓｃ読取りクロックの揺動１−ｊｌＨ入来ビデオ信
号に対する４　ｆＳｃ：　（書込み）クロック揺動の２
倍になる。この問題は、順次走査型方式に独特のもので
、上記仮定の条件で、１フィールド期間に１つの線の１
２％Ｃ才たに：それ以北）の累積水平タイミング誤差を
生じさせるか、水平線相互間にときどき完全なピクセル
の時間的不連続状態をひきおこす可能性がある。

上記のことから、ビデオ信号を、その順次走査型受像機
中における「高速托処理」に先立って普通のタイム・ベ
ース修正器（ＴＢＣ）で事前処理することが考えられる
。ビデオテープ・ルコーダ（ＶＴＲ）で再生された信号
に適したタイム・ベース修正器に、こ＼に引用する、伊
藤氏他の米国特許第４２４９１９８号および加藤氏の米
国特許第４４４３８２１号に開示されている。この伊藤
氏の方式では、同期化されていないＶＴＲから供給され
たデジタル化さｆ″したビデオ信号をＴＢＣメモリ（ユ
フィールド）中に記憶し、その記憶位置はビデオ信号の
記憶前の遅延と同じく、入来ビデオ同期信号成分と一定
基準信号（たとえば、局内同期信号）との間の位相差に
応じて調整される。加藤氏方式のＴＢＣに、ＶＴＲから
再生された信号の線内速度誤差を修正することを特に狙
ったもので、メモリに書込まれるビデオ信号の相連続す
る線中０速度誤差を検出する速度誤差検出器を具えてい
る。ＴＢＣメモリの出力側にはサンプル・レベル比較器
があって、そのメモリから読出さｆ］、たビデオサンプ
ル（ピクセル）のレベルを検出された速度誤差の関数と
して調節するようになっており、その調節のし方は、そ
の読出されたサンプルのレベルを、その読出しの時にも
し速度誤差が無かったとしたら持っていた筈のレベルに
等しくなるように変えるやり方である０こ＼で、普通の
タイム・ベース修正器を使用することでは順次走査型ビ
デオ表示装置において遭遇する独特の問題を解消し得な
いことが判った。

順次走査型装置における問題には、タイム・ベース誤差
（たとえば、ジッタ）以上のものを含み、線当りのビク
セル数が変動する可能性がありかつこの変動が順次走査
型装置においてのみ生ずる各線の２重読取りによって倍
加されるようなものである非標準信号を含んでいる。

普通のタイム・ベース修正器では、各線は１回だけしか
読取られないから、上記の様な問題は起らない。簡単に
言えば、順次走査型表示装置においては、非標準ビデオ
信号（前述の定義による）のための２回目のメモリ読取
り動作には１回目のメモリ読取り動作とは異なったタイ
ム・ベース補正が必要であり、かつ各読取り動作ともピ
クセル期間の何分の１かのビデオ遅延補償を要するとい
うことである。更に、もし修正しないでおくと、非ｉ準
信号による線当りのヒリセル数の変動に起因する読取り
誤差が、前述のように累積することになる。

〔発明の開示〕

この発明による順次走査型表示装置は、表示器の水平掃
引信号に対するメモリの読取りおよび書込み用クロック
の位相を測定する手段を具えている。またメモリから再
生されたビデオ信号を、このメモリの各読出しの度に、
読取りクロック位相値と書込みクロック位相値の間の差
の関数として遅延させる手段も具えている。

〔詳細な説明と実施例〕

以下、同様な要素には同様な符号をつけて示した各図を
参照してこの発明の詳細な説明する。

第１図に示したこの発明を実施した受像機に、テレビジ
ョン信号源に接続するための入力端子１０を持っている
。標準放送信号を受信するためにアンテナに接続すると
、受信される信号は、ｌ水平線当りの色副搬送波サイク
ルの数が正確に知られている（たとえば、２２１７．５
　）標準（たとえば、ＮＴＳＣ）　［適合したものとな
る。家庭用のビデオ・ディスクやビデオ・テープ・レコ
ーダ等の他の信号源に接続すると、その色副搬送波周波
数／線周波数の比は前述した正確な放送標準とは４ｉな
ったものとなり、この相異は、もし後述するようにして
補償しなかったとすると種々の可視的な不自然さが表示
される結果を招くようなものである。

端子ｌＯは、普通形式のチューナ／工Ｆ処理部１２に接
続すれて、ベースバンド・ビデオ出力信号Ｓ１が生成さ
れる。図面を簡単にするためにオーディオ信号処理部の
図示は省略しである。ベースノ（ンド・ビデオ信号５ｌ
ｉｄアナログーデジタル（Ａ／Ｄ　）変換器１４とタイ
ミング・ユニット１６とに供給される。

ユニット１ｃＪｊ、通常の同期およびバースト検知器と
逓倍用位相ロックループとを有し、色副搬送波周波数の
それぞれ８倍および４倍の周波数（８ｆｓｃ　。

４ｆＳＣ）に位相ロックされたメモリの読取りおよび書
込み用クロックを含む複数のタイミゾグ信号を発生させ
、る。メモリの読取り／書込み選択を制御するため［２
分の１線周波数信号（ＦＨ／ｚ）が、また受像機の表示
器１８の水平掃引のタイミングをとるために２倍線周波
数信号（２ＦＨ）が、発生される。

デジタル化されたビデオ信号Ｓ１の交互の線が、タイミ
ング・ユニット１６から供給される２分の１線周波数タ
イミング信号（ＦＨ／ｚ）で制御されるスイッチ２４に
より、２個の順次走査処理器２０．２２の各一つに供給
される。説明の目的で、処理器２０Ｖ）メモリ部分に信
号Ｓ１を記憶させる（書込み）ためにビデオ信号Ｓ］の
偶数線に対してはスイッチ２４は図示の位置Ｃ上側）を
とり、同じく処理器２２のメモリ部分に信号Ｓ１を書込
むために奇数線に対しては上記と反対の位置をとるもの
とする。

各処理器２０と２２は、それぞれ通常１′７）設計σ〕
メモリ・ユニット３０．３２　（ｆｔとえば、ランダム
・アクセス・メモリと付属アドレス・カウンタ）を有し
これらにタイミング・ユニソ°ト１６から４　ｆｓｃの
書込みクロック信号および８　ｆｓｃの読取りクロック
信号を供給される。メモ１Ｊ３０と３２の出力は、それ
ぞれ可変遅延ユニット３４と３６を介してスイッチ４０
に結合さノｔ１デジタル−アナログ（Ｄ／Ａ）変換器４
２を通して表示器１８に印加されるようになっている。

偶数線切間中は、スイッチ４０（図示の位置をとってい
る）はメモリ３２の出力を変換器４２に供給し、奇数線
期間中はメモリ３０の出力を変換器４２に結合する。

各順次走査処理器２０と２２はそれぞれ遅延信号発生器
５０と５２を持っている。発生器５０ハ、ユニット３４
の遅延量と、８　ｆｓｃクロック信号に可変遅延を力え
て変化させられたクロック信号０Ｌ−Ａを生成する他の
可変遅延ユニット５４の遅延量と、を制御する。発生器
５２ハ、上記と同様に、ユニット３６と、可変遅延の与
えられた８　ｆｓｃクロック出力信号ＣＬ−Ｂを生成す
る別の可変遅延ユニット５６と、に結合されている。こ
れらの２つのクロック信号は他のスイッチ６０を介して
Ｄ／Ａ変換器４２のクロック入力に結合される。スイッ
チ６０は、い変換器４２が順次走査処理器２０と２２と
からビデオおよびクロック信号を交互に受入れるように
、スイッチ４０と同期して動作する。

この可変遅延処理を除けば、以下説明するように、この
順次走査型受像機の全体的動作は在来のものと変りがな
い。要するに、デジタル化されたビデオ信号Ｓ１が交互
にメモリ３０と３２に記憶されるのである。１つの線が
メモリ３０に書込まれている間、たとえばメモリ３２中
に既に記憶されていた線が２回読出されて、変換器４２
中でアナログ形式に変換復元された後、２１倍の水平掃
引周波数（２ＦＨ’）を持ちそれによって各受入れた線
について２つのビデオ線を表示する表示器１８（ｉとえ
ば、映像管またに投射型表示器）上に表示される。それ
ぞれの線対中の２番目の線に、周知の様に補間されたも
のでも１番目の線のその寸＼の複製であってもよい。こ
の発明で重要なことば、各表示される線の正確な始点を
決定することで、こ八に、本発明では順次走査処理器２
０と２２中の遅延発生器と可変遅延ユニットとによって
制御される。

発生器５０と５２は、それぞれ、表示器１Ｂの２倍線周
波数（２ＦＨ）水平掃引信号に対するメモリ読取りクロ
ックとメモリ書込みクロックのそれぞれの位相を測定す
る回路を持っている。ユニット３４と３６は、メモリか
ら再生されたビデオ信号を、各メモリ読取り操作ごとに
その読取りクロックと書込みクロックの位相値相互間の
差の関数として遅延させる。非標準ビデオ入力信号につ
いてｎ、４　ｆｓｃメモリ書込みクロックの位相は入来
ビデオ信号の水平同期信号に対して絶えず揺動（スリッ
ピング）しており、従ってまた表示器１８に供給される
水平偏向信号に対しても揺動（２倍の周波数で）してい
ることを想起されたい。水平偏向パルス（たとえば、表
示器コ、８から得られるフライバンク・パルスＦＢ）に
対するこの書込みクロックの位相は各書込み線切間の始
点で測定される。この位相測定値は書込みピクセル期間
（４，ｆｓｃのＮＴＳＣ！書込みクロックに対して’７
０ナノ秒）の１００分率（チ）として表わされる。この
「小数」（フラクション・・・以下ＴＷで表わす）ばＯ
と１の間にある数である。この数ＴＷは、記憶されてい
る線がメモリから再生されるときの連続する２回の読取
り動作期間中使用するために記憶される。記憶されてい
る線が表示するときＶＣハ、２回の読取り動作σ）各始
点で、水平偏向（フライバンク）パルスＦＢに対して８
ｆｅｃ　ノ読取りクロックの位相が測定される。こび）
測定値も小数で表わされ、以下、それが１回目の読取り
の始点である力・２回目の読取りの始点であるかによっ
てＴＤ−１およびＴＤ−２と呼ぶことにする。

一般に、非標準信号の場合には位相測定値は異なる値を
とり、すなわち（ＴＷ）≠（ＴＤ−１）≠（ＴＤ−２）
である。クロールやその他σ）不所望な不自然さを生ず
ること無しにピクセルが水平方向に一様な間隔でかつ垂
直方向に適正に整列するようにするために、事実上（Ｔ
Ｗ）−（ＴＤ−１）＝（ＴＤ−２）となるようにビデオ
信号路中に選択的に遅延が導入される。

ＴＷの測定値を、１回目のメモリ読取り動作期間中にＴ
Ｄ−１の測定値と比較して、それらσ）間の差（ＴＷ）
−（ＴＤ−１）を得る。２回目のメモリ読取り動作期間
中に、ＴＷとＴＤｆ−２とσ）間でと記と同様の比較を
行なう。各読取り動作時に、この遅延量（３５ナノ秒の
表示信号期間の１００分率として表わされている）が、
処理器２０内のユニット３４または処理器２０内のユニ
ット３６によって表示信号に加えられる。これによって
、非標漁ビデオ信号の小さなピクセル期間誤差特性が修
正される。

図にはＴＣで示されたこの修正信号は、Ｄ／Ａ変換器４
２に対するビデオ信号と８　ｆＳｃクロックとの双方に
掬えられて、Ｄ／Ａ変換器４２がビデオ信号に必要な遅
延を確実に与えるようになっている。

第２図は・順次走査処理器２０ま−ＰＬは２２に使用さ
れる遅延発生器の適当な構成を示すブロック図である。

夫々、４ｆｓｃ書込みクロック信号と８　ｆｓｃ読取り
クロック信号を受入れる２個の位相検出器２０２．２０
４にはフライバック・パルスＦＢが印加されるΩ検出器
２０２と２０４は書込みおよび読取υ／（ケス（回路１
６カ・ら供給される）によってキー制御される。フライ
バック・パルスＦＢの後の最初の４ｆｓｃクコツクパル
スによって処理器のメモリは最初のピクセルを書込む。

検出器２０２　ｄ　、このフライバック・パルスと４　
ｆｓｃ書込みクロックの第１に等しい（４ビツトの）２
進数ＴＷを生成する。これは、この発明の目的り実用的
に満足できる約４ナノ秒の解像度に相当する。書込みク
ロックの位相測定値ＴＷｉｄ線周波数スイッチ２０Ｂを
介してラッチ２０６中に記憶される。次の線切間中にＴ
Ｗｉは第２のランチ２１０中にランチされる。スイッチ
２１２にスイッチ２０８と同期化されて、新しいＴＷが
書込捷れている間に、既に記１意されていりＴＷ値σ）
読出しができるようになっている。

メモリ３０内［１本ｑ〕完全なビデオ線が記憶されてい
て読取り出来る状態になっていれば、フライバンク・パ
ルスＦＩ３に対する８　ｆｓｃ読取りクロックパルスの
位相を測定しく検出器２０４に於て）、これをＴＤ記憶
ラッチ２２０中に記憶させる。順次走査処理器の可変遅
延ユニットに対する修正遅延ＴＯは、加算器２２２中で
２進数“］６″發記憶数ＴＷＫ加え、次に減算器２２４
　においてその和からＴＤの記憶値を差引くことによっ
て決定される。従って、得られる遅延補償信号の値に、
メモ”Ｊ　３０　（ｉ　ｊ＋：は処理器２２内の３２）
から再生される各ビデオ線に対しＴＯ＝ＴＷ−ＴＷ＋１
６で与えられる。数１６を加えるのは、ＴＣが負になる
ことが無いようにして、減算回路を簡単化するためであ
る。このオフセット量は、全装置中において一定の１ピ
クセル遅延に相当し、無視してもよいしく表示器の走査
範囲外に入る）、マたメモリ・アドレスで１カウントだ
けシフトにて処理器メモリを読取ることにより修正する
こともできる。ＴＣ１７）値は０から３１（加算後の５
つの２進ビツト）の範囲にあり、従って修正しようとす
る制御されたピクセル遅延は、０から１１５／１６ビク
セル期間（読出し時のｌピクセル期間は約３５ナノ秒）
まで変化する信号遅延に相当する。

第２図の発生器５ｏ（−ｉたは５２）における遅延補償
は、ピクセルの分数（１６分の幾つか）の形で行なわれ
ているが、これを直接時間の形で行なうことも容易であ
る。もしそうする場合には、第２図は、４ｆｓｃ書込み
クロックの位相誤差は８　ｆｓｃ読取読取口クロックし
２倍になることを考、ｌに、ＸＪＬで、書込み測定値を
２で割るＣ２進数演算では簡単な１シフト操作である）
ように、変形すれば工い。捷た、加算器２２２を使用す
る場合には、減算器２２４の後に置くことになる少、そ
の場合この減算器に負の数を取扱わねばならなくなる。

【図面の簡単な説明】

第１図はこの発明によるテレビジョン受像機の一実施例
構成を示すブロック図、第２図に第１図に示された受像
機の一部の詳細構成を示すブロック図である。 Ｅｌｌ・・・ビデオ信号、Ｊ４・・・Ａ／Ｄ変換器、１
６・・・読取り書込みクロック信号生成手段（タイミン
グ・ユニット）、１８・・・表示手段（表示器）、２０
．２２・・・順次走査処理器、３０、’３２・・・ビデ
オ信号記憶手段（メモリ）、３４．３６・・・出力ビデ
オ信号に遅延を与える手段（可変遅延ユニット）。 ％許出ａ人　７−ルシーエー　コーポレーション代　理
　人　清　水　哲　ほか２名 ５０　！ｒａ　５２ 第２図

Claims (1)

【特許請求の範囲】
1. （１）　ビデオ信号を受入れる入力と、ビデオ信号記憶
   手段を含む手段と、この記憶手段に対する信号の書込み
   と同記憶手段からの信号の読取りのための書込みクロッ
   ク信号および読取りクロック信号を生成する手段とを有
   し、上記受入れたビデオ信号から、その受入れたビデオ
   信号の各線描り複数本の線を有する出力ビデオ信号を生
   成し、これを上記受入ｆ１．たビデオ信号の各線描り上
   記複数本の線を表示するように選定された線走査周波数
   を有する表示手段に供給する順次走査型テレビジョン装
   置であって、 更に、上記読取りクロック信号および書込みクロック信
   号のそれぞれ上記表示手段に関連する線同期信号に対す
   る位相を測定する手段と１上記出力ビデオ信号を上記読
   取りクロック信号の位相測定値と書込みクロック信号の
   位相測定値との間の差の関数として遅延させる手段とを
   具備して成る装置。