JP3449828B2 - ディジタルコンバーゼンス装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パーソナルコンピ
ュータなどで使用されるマルチスキャン対応カラー受像
機におけるディジタルコンバーゼンス装置に関するもの
である。

【０００２】

【従来の技術】近年、マルチメディアが叫ばれる中、一
台のカラー受像機で、テレビ放送の受信だけではなく、
パーソナルコンピュータやワークステーションの映像も
映し出したいという市場の要望が高まっており、マルチ
スキャン対応のカラー受像機や走査変換装置がマルチメ
ディアのシステムを構成するうえで必要不可欠となって
いる。

【０００３】一般に、３原色を発光する３本の投写管を
用いてスクリーンに拡大投写する投写形カラー受像機に
おいては、各投写管のスクリーンに対する入射角が異な
るためスクリーン上で色ずれが生じる。これらの３原色
の重ね合わせ、いわゆるコンバーゼンスは、水平および
垂直走査周期に同期させてアナログ的にコンバーゼンス
補正波形をつくり、この波形の大きさおよび形を変えて
調整する方式をとっているが、コンバーゼンスの補正精
度の点で問題がある。

【０００４】そこで、各種の信号に対応可能でコンバー
ゼンス精度の高い方式として、たとえば、特開昭６０−
１３０２８８号公報のディジタルコンバーゼンス装置が
提案されている。

【０００５】従来のディジタルコンバーゼンス装置につ
いて、図面を参照しながら以下に説明する。図８におい
て、１はディジタル補正データ発生回路、３はＤ／Ａ変
換器、３９は低域通過フィルタ、１３は出力増幅部、１
４はコンバーゼンスコイル、１５は映像回路、１６は信
号源Ｓに含まれる同期信号である。また、ディジタル補
正データ発生回路１のブロック図を図２に示す。図２に
おいて、２０は書込みアドレス制御部、２１は読出しア
ドレス制御部、２２はコントロールパネル、２３は可逆
カウンタ、２４はマルチプレクサ、２５はフレームメモ
リ、２６はレジスタ、２７は走査線数検出部、２８は調
整点間数設定部、２９は係数演算部、３０は垂直方向調
整点間処理部、３１はクロスハッチ発生器である。

【０００６】以上のような構成要素からなる従来のディ
ジタルコンバーゼンス装置について、その動作を以下に
説明する。図８及び図２において、偏向電流周期に同期
した水平・垂直周期パルスが信号源Ｓに含まれる同期信
号１６として加えられ、これにより読出しアドレス制御
部２１を駆動する。読出しアドレス制御部２１からのパ
ルスを利用して、クロスハッチ発生器３１を駆動し、そ
の出力１８に基づいて、映像回路１５により投写スクリ
ーン上にクロスハッチパターンを映出する。

【０００７】一方、コントロールパネル２２のアドレス
キーで、コンバーゼンス補正を必要とする位置のクロス
点（たとえば、図３に示す点Ａや点Ｂなど）を指定し、
書込みアドレス制御部２０に位置アドレスをセットす
る。

【０００８】次に、補正を行ないたい色、例えばコント
ロールパネル２２に設けた赤のデータ書込みキーで、画
面を見ながら可逆カウンタ２３を通して、フレームメモ
リ２５に補正量を書き込む。通常、このフレームメモリ
２５への書込みは、映像信号のブランキング期間に行う
ように、マルチプレクサ２４により切替制御しているの
でフレームメモリ２５の読出しが損なわれることはな
い。このようにして各調整点において同様の操作を行な
う。

【０００９】次に、フレームメモリ２５の読出しは、読
出しアドレス制御部２１によりスクリーン上の各調整点
位置に対して読出され、読出しアドレス制御部２１によ
り駆動されるレジスタ２６を介し、垂直方向調整点間処
理部３０で調整点間の垂直走査方向のずれに対する補正
量処理を行なっている。

【００１０】各種の画像信号源に対応させるためには、
各走査線数に応じた調整点間処理を行なう必要がある。
そのため同期信号１６は走査線数検出部２７に供給さ
れ、１フィールドの走査線数を検出し、調整点間数設定
部２８に加えられる。調整点間数設定部２８では、１フ
ィールド当りの走査線数Ｍと、垂直方向の調整点数Ｌか
ら、Ｎ＝Ｍ／（Ｌ＋１）本の調整点間の走査線数Ｎを求
め、係数演算部２９に加えられる。また、調整点間数設
定部２８の出力は、書込みアドレス制御部２０および読
出しアドレス制御部２１に加えられ、Ｎ本毎の動作に切
り替えを行なっている。

【００１１】以上のように動作するディジタル補正デー
タ発生回路１において、垂直方向調整点間処理部３０の
出力１７はＤ／Ａ変換器３に入力され、ここでアナログ
量に変換した信号を得る。水平方向の調整点間の信号は
各行の調整点の補正量を低域通過フィルタ３９で平滑
し、その出力１９を出力増幅部１３で増幅後、コンバー
ゼンスコイル１４に供給する。また、走査線数検出部２
７からの検出信号は、システム切換信号として偏向回路
に加えられ、偏向振幅や周波数等を切換えている。この
ように、各信号源に対しても各調整点毎に独立してコン
バーゼンス補正を行なうことができる。

【００１２】また、各調整点間のデータを読出す時に各
走査線補正データを垂直補間演算で作成しているが、画
面全体の走査線のデータをあらかじめ垂直補間演算によ
り求め、求められた全てのデータをフレームメモリに書
込み、フレームメモリのデータを読出して補正をする方
式も有る。このように、各画像信号源に対しても各調整
点毎に独立してコンバーゼンス補正を行なうことができ
る。

【００１３】

【発明が解決しようとする課題】しかしながら、上記の
ような従来のディジタルコンバーゼンス装置では、各画
像信号源に対しても各調整点毎に独立してコンバーゼン
ス補正を行なうことはできるが、マルチスキャン対応と
した場合には、入力される信号源Ｓの水平同期信号の周
波数に対して、Ｄ／Ａ変換器３の出力を平滑する低域通
過フィルタ３９の遮断周波数を最適化することが困難と
なり、結果として、あらゆる信号源に対して１台のコン
バーゼンス装置では、所望のコンバーゼンス調整に対し
て十分な補正精度が確保できないという問題点を有して
いた。

【００１４】この問題点について図８及び図９を用いて
以下に説明する。図８に示す従来のディジタルコンバー
ゼンス装置において、信号源Ｓの同期信号１６を入力と
したディジタル補正データ発生回路１の出力１７をＤ／
Ａ変換器３に入力し、その出力を遮断周波数ｆｃ’を有
する低域通過フィルタ３９に入力する。遮断周波数ｆ
ｃ’で平滑された出力１９を出力増幅部１３に入力し増
幅した後、コンバーゼンスコイル１４に供給する。

【００１５】ここで、図９（ａ）に示すように、所望の
遮断周波数ｆｃと低域通過フィルタ３９の遮断周波数ｆ
ｃ’が一致している場合（ｆｃ＝ｆｃ’）には、低域通
過フィルタ３９からコンバーゼンス補正ための適切な出
力が得られる。

【００１６】しかし、同一のディジタルコンバーゼンス
装置において、外部からの同期信号周波数が前述の信号
源Ｓより低い場合には、図９（ｂ）に示すように、低域
通過フィルタ３９の遮断周波数ｆｃ’に対して、所望の
低域通過フィルタの遮断周波数ｆｃが、ｆｃ＜ｆｃ’の
関係となる。この時、低域通過フィルタ３９からのコン
バーゼンス補正ための出力は、低域通過フィルタ３９の
遮断周波数ｆｃ’が所望の遮断周波数ｆｃに比べて高い
ため、Ｄ／Ａ変換器３の出力をほとんど平滑できず、結
果として、図９（ａ）に示すような滑らかなコンバーゼ
ンス補正波形が得られないという問題が発生する。

【００１７】同様に、同一のディジタルコンバーゼンス
装置において、外部からの同期信号周波数が前述の信号
源Ｓより高い場合には、図９（ｂ）に示すように、低域
通過フィルタ３９の遮断周波数ｆｃ’に対して、所望の
低域通過フィルタの遮断周波数ｆｃが、ｆｃ＞ｆｃ’の
関係となり、低域通過フィルタ３９からのコンバーゼン
ス補正ための出力は、前述と逆に、Ｄ／Ａ変換器の出力
を過剰に平滑するため、結果として、図９（ａ）のよう
な滑らかなコンバーゼンス補正波形が得られないという
問題が発生する。

【００１８】上記問題を解決する手段として、従来か
ら、図１０に示すように構成されるディジタルコンバー
ゼンス装置がある。図１０において、１はディジタル補
正データ発生回路、３はＤ／Ａ変換器、３９，４０，４
１は異なる遮断周波数を有する低域通過フィルタ、４２
はマルチプレクサ、１３は出力増幅部、１４はコンバー
ゼンスコイル、４３は周波数判別回路、１５は映像回
路、１６は信号源Ｓに含まれる同期信号である。

【００１９】図１０のディジタルコンバーゼンス装置の
動作を以下説明する。図１０において、外部からの同期
信号１６を周波数判別回路４３に入力し、その周波数判
別結果をマルチプレクサ４２に入力し、異なる遮断周波
数を有する低域通過フィルタ３９〜４１の中から外部か
らの同期信号の周波数に対して最適な遮断周波数を有す
る低域通過フィルタの出力を選択し、その出力１９を出
力増幅部１３に入力し増幅し、コンバーゼンスコイル１
４を駆動する。しかしながら、この構成では、広範囲な
同期信号周波数に対して、精度よくコンバーゼンスを調
整しようとした場合、使用される同期信号周波数の種類
に応じて、異なる遮断周波数を有する低域通過フィルタ
が多数必要となり、回路規模が非常に大きくなり限界が
発生する。また、１つの低域通過フィルタで、対応周波
数範囲が狭いとはいえ、その範囲内でマルチスキャン対
応を行うため、図９に示されるディジタルコンバーゼン
ス装置における課題が少なからずとも発生する。

【００２０】本発明は、上記問題点を解決するもので、
マルチスキャン対応のカラー受像機において、同期信号
の周波数が異なる各種の入力信号源に対応して、滑らか
なコンバーゼンス調整を行うことができ、そのコンバー
ゼンスの補正精度を向上することができるディジタルコ
ンバーゼンス装置を提供する。

【００２１】

【課題を解決するための手段】上記従来の課題を解決す
るために、本発明の請求項１に記載のディジタルコンバ
ーゼンス装置は、マルチスキャン対応のカラー受像機に
おける画像に対してディジタル的にコンバーゼンス補正
するディジタルコンバーゼンス装置において、外部から
の信号源に含まれる同期信号に基づいて、前記コンバー
ゼンス補正のためのディジタル信号であるディジタル補
正データを出力するディジタル補正データ発生回路と、
前記ディジタル補正データ発生回路内にあって、前記同
期信号の周波数に関係無く、画面上の調整点間の間隔に
基づくサンプリング周波数Ｔの間隔でコンバーゼンス補
正点を指示する読出しアドレス制御部と、前記ディジタ
ル補正データ発生回路内にあって、前記読出しアドレス
制御部により駆動され投写スクリーン上にクロスハッチ
パターンを映出し、コンバーゼンス補正を必要とする位
置のクロス点を指定するクロスハッチ発生器と、前記デ
ィジタル補正データ発生回路から出力されたディジタル
補正データをアナログ信号に変換する第１のＤ／Ａ変換
器と、前記第１のＤ／Ａ変換器から出力されたアナログ
信号を、前記同期信号に基づいて前記読出しアドレス制
御部により規定されたサンプリング周期Ｔの２倍の周期
（２Ｔ）である第１のサンプリングクロックでラッチす
る第１のサンプルホールド回路と、前記第１のＤ／Ａ変
換器から出力されたアナログ信号を前記第１のサンプリ
ングクロックとは同一周期（２Ｔ）で位相が時間Ｔ異な
る第２のサンプリングクロックでラッチする第２のサン
プルホールド回路と、前記第１及び第２のサンプルホー
ルド回路の出力信号に同期して周期２Ｔのディジタル三
角波データを出力する三角波発生回路と、前記三角波発
生回路から出力されたディジタル三角波データをアナロ
グ信号に変換する第２のＤ／Ａ変換器と、前記第２のＤ
／Ａ変換器から出力されたアナログ信号の高域成分を除
去する第１の低域通過フィルタと、前記三角波発生回路
から出力されたディジタル三角波データの各ビットを反
転したデータをアナログ信号に変換する第３のＤ／Ａ変
換器と、前記第３のＤ／Ａ変換器から出力されたアナロ
グ信号の高域成分を除去する第２の低域通過フィルタ
と、前記第１のサンプルホールド回路の出力と第１の低
域通過フィルタの出力とを乗算する第１のアナログ乗算
器と、前記第２のサンプルホールド回路の出力と第２の
低域通過フィルタの出力とを乗算する第２のアナログ乗
算器と、前記第１のアナログ乗算器の出力と第２のアナ
ログ乗算器の出力とを加算するアナログ加算器と、前記
アナログ加算器の加算結果であるアナログ補正データを
増幅する出力増幅部と、前記出力増幅部からの増幅信号
に基づいて画像の走査を偏向するコンバーゼンスコイル
とを備え、前記同期信号の周波数が異なる各種の入力信
号源に対して、入力同期信号の周波数に関係無く、画面
上の調整点間が一定周期Ｔの間隔で所望の補正データ波
形を得る構成とする。

【００２２】請求項２に記載のディジタルコンバーゼン
ス装置は、マルチスキャン対応のカラー受像機における
画像に対してディジタル的にコンバーゼンス補正するデ
ィジタルコンバーゼンス装置において、外部からの信号
源に含まれる同期信号に基づいて、前記コンバーゼンス
補正のためのディジタル信号であるディジタル補正デー
タを出力するディジタル補正データ発生回路と、前記デ
ィジタル補正データ発生回路内にあって、前記同期信号
の周波数に関係無く、画面上の調整点間の間隔に基づく
サンプリング周期Ｔの間隔でコンバーゼンス補正点を指
示する読出しアドレス制御部と、前記ディジタル補正デ
ータ発生回路内にあって、前記読出しアドレス制御部に
より駆動され投写スクリーン上にクロスハッチパターン
を映出し、コンバーゼンス補正を必要とする位置のクロ
ス点を指定するクロスハッチ発生器と、前記ディジタル
補正データ発生回路から出力されたディジタル補正デー
タをアナログ信号に変換する第１のＤ／Ａ変換器と、前
記第１のＤ／Ａ変換器から出力されたアナログ信号を、
前記同期信号に基づいて前記読出しアドレス制御部によ
り規定されたサンプリング周期Ｔの２倍の周期（２Ｔ）
である第１のサンプリングクロックでラッチする第１の
サンプルホールド回路と、前記第１のＤ／Ａ変換器から
出力されたアナログ信号を前記第１のサンプリングクロ
ックとは同一周期（２Ｔ）で位相が時間Ｔ異なる第２の
サンプリングクロックでラッチする第２のサンプルホー
ルド回路と、前記第１及び第２のサンプルホールド回路
の出力信号に同期して周期２Ｔのディジタル三角波デー
タを出力する三角波発生回路と、前記三角波発生回路か
ら出力されたディジタル三角波データと前記第１のサン
プルホールド回路の出力とを乗算する第１のディジタル
乗算器と、前記三角波発生回路から出力されたディジタ
ル三角波データの各ビットを反転したデータと前記第２
のサンプルホールド回路の出力とを乗算する第２のディ
ジタル乗算器と、前記第１のディジタル乗算器の出力と
第２のディジタル乗算器の出力とを加算するディジタル
加算器と、前記ディジタル加算器の加算結果をアナログ
信号であるアナログ補正データに変換するＤ／Ａ変換器
と、前記Ｄ／Ａ変換器から出力されたアナログ補正デー
タを増幅する出力増幅部と、前記出力増幅部からの増幅
出力に基づいて画像の走査を偏向するコンバーゼンスコ
イルとを備え、同期信号の周 波数が異なる各種の入力信
号源に対して、入力同期信号の周波数に関係無く、画面
上の調整点間が一定周期Ｔの間隔で所望の補正データ波
形を得る構成とする。

【００２３】請求項３に記載のディジタルコンバーゼン
ス装置は、アナログ補正データの高域成分を除去する低
域通過フィルタを設け、請求項１または請求項２の出力
増幅部を、前記低域通過フィルタの出力を増幅するよう
構成する。

【００２４】そして、上記の請求項１の構成によると、
第１のアナログ乗算器が、第１のサンプルホールド回路
により、読出しアドレス制御部により規定されたサンプ
リング周期Ｔの２倍の周期（２Ｔ）である第１のサンプ
リングクロックでラッチしたアナログ補正データ出力
と、第１の低域通過フィルタのアナログ三角波出力とを
乗算して出力した波形、および、第２のアナログ乗算器
が、第２のサンプルホールド回路により、第１のサンプ
リングクロックとは同一周期（２Ｔ）で位相が時間Ｔ異
なる第２のサンプリングクロックでラッチしたアナログ
補正データ出力と、第２の低域通過フィルタのアナログ
三角波出力とを乗算して出力した波形は、各サンプリン
グクロックの２倍の周期の三角波となり、その振幅は、
ディジタル補正データ発生回路のディジタル補正データ
出力に依存される。

【００２５】このような第１および第２のアナログ乗算
器の出力をアナログ加算器で加算するとことにより、入
力同期信号の周波数に関係無く、画面上の調整点間の間
隔に基づくサンプリング周期Ｔの間隔で所望の補正デー
タ波形が得られる。

【００２６】また、上記の請求項２の構成によると、第
１のディジタル乗算器が、第１のサンプルホールド回路
により、読出しアドレス制御部により規定されたサンプ
リング周期Ｔの２倍の周期（２Ｔ）である第１のサンプ
リングクロックでラッチした補正データ出力と、三角波
発生回路のディジタル三角波出力とを乗算して出力した
波形、および、第２のディジタル乗算器が、第２のサン
プルホールド回路により、第１のサンプリングクロック
とは同一周期（２Ｔ）で位相が時間Ｔ異なる第２のサン
プリングクロックでラッチした補正データ出力と、三角
波発生回路のディジタル三角波の位相反転出力とを乗算
して出力した波形を、ディジタル加算器で加算する。

【００２７】このディジタル加算器の加算結果をＤ／Ａ
変換器でアナログ補正データに変換することにより、入
力同期信号の周波数に関係無く、画面上の調整点間の間
隔に基づくサンプリング周期Ｔの間隔で所望の補正デー
タ波形が得られる。

【００２８】また、上記の請求項３の構成によると、請
求項１および請求項２の構成によって得られた補正デー
タ波形の高域成分がさらに除去される。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態のディ
ジタルコンバーゼンス装置について、図面を参照しなが
ら説明する。 （第１の実施の形態）本発明の請求項１に対応する第１
の実施の形態のディジタルコンバーゼンス装置について
説明する。

【００３０】図１は第１の実施の形態のディジタルコン
バーゼンス装置のブロック図である。図１において、１
はディジタル補正データ発生回路、２は三角波発生回
路、３，４，５はＤ／Ａ変換器、６，７はサンプルホー
ルド回路、８，９は低域通過フィルタ、１０，１１はア
ナログ乗算器、１２はアナログ加算器、１３は出力増幅
部、１４はコンバーゼンスコイル、１５は映像回路、１
６は信号源Ｓに含まれる同期信号である。

【００３１】以上のような構成要素からなるディジタル
コンバーゼンス装置について、その動作を図６を用いて
以下に説明する。図１において、同期信号１６をディジ
タル補正データ発生回路１に入力する。このディジタル
補正データ発生回路１の詳細回路を図２に示す。なお、
ディジタル補正データ発生回路１の動作原理は従来例の
項目で説明しているので、ここでの説明は省略する。

【００３２】このディジタル補正データ発生回路１のデ
ィジタル補正データ出力１７を第１のＤ／Ａ変換器３に
入力し、図６（ａ）に示すようなアナログ補正データに
変換する。そのＤ／Ａ変換器３の出力を、異なるサンプ
リングポイントを有する別々のサンプリングクロックに
基づいてラッチする第１及び第２のサンプルホールド回
路６及び７に入力する。ここで、サンプリングポイント
は、例えば、図６（ａ）に示す本来のサンプリング周期
Ｔ（図３に示すＴに相当し、このＴは同期信号１６の周
期を等分して生成される）の２倍の周期（２Ｔ）で設定
し、サンプルホールド回路６のサンプリングポイントと
サンプルホールド回路７のサンプリングポイントとはＴ
の位相差がある。このようなサンプリングポイントでサ
ンプルホールドされた出力をそれぞれ図６（ｂ）および
図６（ｃ）に示す。

【００３３】一方、前述の同期信号１６を三角波発生回
路２に入力する。この三角波発生回路２のディジタルデ
ータを第２のＤ／Ａ変換器４に入力し、図６（ｄ）に示
すようなアナログ量に変換する。そのＤ／Ａ変換器４の
出力に重畳された高域成分であるグリッジ成分を除去す
るため、第１の低域通過フィルタ８にＤ／Ａ変換器４の
出力を入力する。

【００３４】また、同様に前述の三角波発生回路２のデ
ィジタルデータをサンプリングポイント間隔Ｔ遅延させ
たデータ（すなわち逆相データ）を第３のＤ／Ａ変換器
５に入力し、図６（ｅ）に示すようなアナログ量に変換
する。先程と同様に、Ｄ／Ａ変換器５の出力に重畳され
た高域成分であるグリッジ成分を除去するため、第２の
低域通過フィルタ９にＤ／Ａ変換器５の出力を入力す
る。

【００３５】以上のようにして生成されたサンプルホー
ルド回路６のアナログ補正データ出力と低域通過フィル
タ８のアナログ三角波出力を各々第１のアナログ乗算器
１０に入力する。一方、サンプルホールド回路７のアナ
ログ補正データ出力と低域通過フィルタ９のアナログ三
角波出力を第２のアナログ乗算器１１に入力する。

【００３６】以上、各アナログ乗算器１０，１１の出力
波形をそれぞれ図６（ｆ）および図６（ｇ）に示す。図
６（ｆ）および図６（ｇ）に示すように、各アナログ乗
算器１０，１１の出力波形は、サンプリング周期２Ｔ幅
の三角波となり、その振幅は、ディジタル補正データ発
生回路１の補正データ出力に依存される。

【００３７】このような各アナログ乗算器１０，１１の
出力を各々アナログ加算器１２に入力すると、図６
（ｈ）に示すように、入力同期信号の周波数に関係無
く、画面上の調整点間の間隔に基づくサンプリング周期
Ｔの間隔で所望の補正データ波形が得られる。このアナ
ログ加算器１２の出力を出力増幅部１３に入力し増幅す
る。ここで増幅された補正データでコンバーゼンスコイ
ル１４を駆動する。

【００３８】以上のように本実施の形態によれば、三角
波発生回路２，サンプルホールド回路６，７及びアナロ
グ乗算器，加算器を組み合わせることで、従来の構成で
はマルチスキャン対応が困難であった課題を容易に解決
できる。 （第２の実施の形態）本発明の請求項２に対応する第２
の実施の形態のディジタルコンバーゼンス装置について
説明する。

【００３９】図４は第２の実施の形態のディジタルコン
バーゼンス装置のブロック図である。図４において、１
はディジタル補正データ発生回路、２は三角波発生回
路、３２，３３はサンプルホールド回路、３４，３５は
ディジタル乗算器、３６はディジタル加算器、３７はＤ
／Ａ変換器、１３は出力増幅部、１４はコンバーゼンス
コイル、１５は映像回路、１６は信号源Ｓに含まれる同
期信号である。

【００４０】以上のような構成要素からなるディジタル
コンバーゼンス装置について、その動作を以下に説明す
る。図４において、同期信号１６をディジタル補正デー
タ発生回路１に入力する。このディジタル補正データ発
生回路１の詳細回路を図２に示す。なお、ディジタル補
正データ発生回路１の動作原理は従来例の項目で説明し
ているので、ここでの説明は省略する。

【００４１】このディジタル補正データ発生回路１のデ
ィジタル補正データ出力１７を、異なるサンプリングポ
イントを有する別々のサンプリングクロックに基づいて
ラッチする第１及び第２のサンプルホールド回路３２及
び３３に入力する。ここで、サンプリングポイントは、
第１の実施の形態で説明したものと同様に、本来のサン
プリング周期Ｔの２倍の周期（２Ｔ）で設定し、サンプ
ルホールド回路３２とサンプルホールド回路３３のサン
プリングポイントはＴの位相差を持たせる。

【００４２】一方、前述の同期信号１６を三角波発生回
路２に入力する。この三角波発生回路２のディジタルデ
ータと前述のサンプルホールド回路３２の出力を第１の
ディジタル乗算器３４に入力する。また、同様に、前述
の三角波発生回路２のディジタルデータの各ビットを反
転させたデータ（すなわち逆相データ）と前述のサンプ
ルホールド回路３３の出力を第２のディジタル乗算器３
５に入力する。

【００４３】以上各ディジタル乗算器３４，３５の出力
を各々ディジタル加算器３６に入力する。このディジタ
ル加算器３６のディジタル出力をＤ／Ａ変換器３７に入
力し、ここでアナログ補正データ量に変換し、このアナ
ログ補正データ１９を出力増幅部１３で増幅する。ここ
で増幅された補正データでコンバーゼンスコイル１４を
駆動する。

【００４４】以上のように本実施の形態によれば、三角
波発生回路２，サンプルホールド回路３２，３３及びデ
ィジタル乗算器３４，３５、ディジタル加算器３６を組
み合わせることで、従来の構成ではマルチスキャン対応
が困難であった課題を容易に解決できる。

【００４５】更に、第１の実施の形態の構成（図１）に
対して、本実施の形態の構成では、出力増幅部１３の直
前までディジタル回路のみでコンバーゼンス補正データ
を信号処理できるため、アナログ回路固有の欠点であっ
た部品のばらつきや周辺回路からのノイズの影響等が除
去でき、尚且つ、ＬＳＩ化が可能となるため部品点数も
削減できる。これより、高安定且つ高精度なマルチスキ
ャン対応ディジタルコンバーゼンス装置を実現すること
ができる。 （第３の実施の形態）本発明の請求項３に対応する第３
の実施の形態のディジタルコンバーゼンス装置について
説明する。

【００４６】図５は第３の実施の形態のディジタルコン
バーゼンス装置のブロック図である。図５において、１
はディジタル補正データ発生回路、２は三角波発生回
路、３，４，５はＤ／Ａ変換器、６，７はサンプルホー
ルド回路、８，９は低域通過フィルタ、１０，１１はア
ナログ乗算器、１２はアナログ加算器、３８は低域通過
フィルタ、１３は出力増幅部、１４はコンバーゼンスコ
イル、１５は映像回路、１６は信号源Ｓに含まれる同期
信号である。

【００４７】以上のような構成要素からなるディジタル
コンバーゼンス装置について、その動作を図７を用いて
以下に説明する。図５において、アナログ加算器１２の
アナログ補正データ出力１９までの動作は、第１の実施
の形態の場合（図１）の動作と同様であるので、ここで
の説明は省略する。

【００４８】このアナログ補正データ出力１９は、図７
（ａ）に示すように、補正データ点で鋭いデータ変化点
を持つ。これは、図５に示すように、本ディジタルコン
バーゼンス装置は内部に三角波発生回路２を有するため
である。このような鋭いデータ変化点では滑らかな補正
データ変化が得られないため、低域通過フィルタ８，９
の遮断周波数より若干低い遮断周波数を有する低域通過
フィルタ３８で上述のような鋭いデータ変化点を平滑
し、図７（ｂ）に示すような滑らかな補正データ波形を
得ることができる。

【００４９】この第３の実施の形態では、アナログ補正
データ出力１９として、図１に示す第１の実施の形態に
おけるアナログ加算器１２のアナログ補正データ出力１
９を使用したが、図４に示す第２の実施の形態における
Ｄ／Ａ変換器３７のアナログ補正データ出力１９を使用
しても同様に実施できる。

【００５０】以上の各実施の形態により、マルチスキャ
ン対応のカラー受像機において、同期信号の周波数が異
なる各種の入力信号源に対応して、滑らかなコンバーゼ
ンス調整を行うことができ、そのコンバーゼンスの補正
精度を向上することができる。

【００５１】

【発明の効果】以上のように本発明によれば、第１のア
ナログ乗算器が第１のサンプルホールド回路のアナログ
補正データ出力と第１の低域通過フィルタのアナログ三
角波出力とを乗算して出力した波形、および、第２のア
ナログ乗算器が第２のサンプルホールド回路のアナログ
補正データ出力と第２の低域通過フィルタのアナログ三
角波出力とを乗算して出力した波形は、各サンプリング
クロックの２倍の周期の三角波となり、その振幅は、デ
ィジタル補正データ発生回路のディジタル補正データ出
力に依存され、この第１および第２のアナログ乗算器の
出力をアナログ加算器で加算するとことにより、入力同
期信号の周波数に関係無く、画面上の調整点間の間隔に
基づくサンプリング周期Ｔの間隔で所望の補正データ波
形を得ることができる。

【００５２】また、第１のディジタル乗算器が第１のサ
ンプルホールド回路のディジタル補正データ出力と三角
波発生回路のディジタル三角波出力とを乗算して出力し
た波形、および、第２のディジタル乗算器が第２のサン
プルホールド回路のディジタル補正データ出力と三角波
発生回路のディジタル三角波の位相反転出力とを乗算し
て出力した波形を、ディジタル加算器で加算し、このデ
ィジタル加算器の加算結果をＤ／Ａ変換器でアナログ補
正データに変換することにより、入力同期信号の周波数
に関係無く、画面上の調整点間の間隔に基づくサンプリ
ング周期Ｔの間隔で所望の補正データ波形を得ることが
できる。

【００５３】そのため、マルチスキャン対応のカラー受
像機において、同期信号の周波数が異なる各種の入力信
号源に対応して、滑らかなコンバーゼンス調整を行うこ
とができ、そのコンバーゼンスの補正精度を向上するこ
とができる。

【００５４】また、上記のようにして得られた補正デー
タ波形の高域成分をさらに除去することができる。その
ため、さらに滑らかなコンバーゼンス調整を行うことが
でき、そのコンバーゼンスの補正精度をさらに向上する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態のディジタルコンバ
ーゼンス装置のブロック図

【図２】同実施の形態におけるディジタル補正データ発
生回路のブロック図

【図３】同実施の形態におけるコンバーゼンス調整例

【図４】本発明の第２の実施の形態のディジタルコンバ
ーゼンス装置のブロック図

【図５】本発明の第３の実施の形態のディジタルコンバ
ーゼンス装置のブロック図

【図６】本発明の第１の実施の形態における各信号の位
相関係図

【図７】本発明の第３の実施の形態における各信号の位
相関係図

【図８】従来のディジタルコンバーゼンス装置のブロッ
ク図

【図９】同従来例における各信号の位相関係図

【図１０】別の従来例のディジタルコンバーゼンス装置
のブロック図

【符号の説明】 １ ディジタル補正データ発生回路 ２ 三角波発生回路 ３，４，５，３７ Ｄ／Ａ変換器 ６，７，３２，３３ サンプルホールド回路 ８，９，３８ 低域通過フィルタ １０，１１ アナログ乗算器 １２ アナログ加算器 １３ 出力増幅部 １４ コンバーゼンスコイル １５ 映像回路 ３４，３５ ディジタル乗算器 ３６ ディジタル加算器

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 9/28

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 マルチスキャン対応のカラー受像機にお
   ける画像に対してディジタル的にコンバーゼンス補正す
   るディジタルコンバーゼンス装置において、外部からの
   信号源に含まれる同期信号に基づいて、前記コンバーゼ
   ンス補正のためのディジタル信号であるディジタル補正
   データを出力するディジタル補正データ発生回路と、前
   記ディジタル補正データ発生回路内にあって、前記同期
   信号の周波数に関係無く、画面上の調整点間の間隔に基
   づくサンプリング周波数Ｔの間隔でコンバーゼンス補正
   点を指示する読出しアドレス制御部と、前記ディジタル
   補正データ発生回路内にあって、前記読出しアドレス制
   御部により駆動され投写スクリーン上にクロスハッチパ
   ターンを映出し、コンバーゼンス補正を必要とする位置
   のクロス点を指定するクロスハッチ発生器と、前記ディ
   ジタル補正データ発生回路から出力されたディジタル補
   正データをアナログ信号に変換する第１のＤ／Ａ変換器
   と、前記第１のＤ／Ａ変換器から出力されたアナログ信
   号を、前記同期信号に基づいて前記読出しアドレス制御
   部により規定されたサンプリング周期Ｔの２倍の周期
   （２Ｔ）である第１のサンプリングクロックでラッチす
   る第１のサンプルホールド回路と、前記第１のＤ／Ａ変
   換器から出力されたアナログ信号を前記第１のサンプリ
   ングクロックとは同一周期（２Ｔ）で位相が時間Ｔ異な
   る第２のサンプリングクロックでラッチする第２のサン
   プルホールド回路と、前記第１及び第２のサンプルホー
   ルド回路の出力信号に同期して周期２Ｔのディジタル三
   角波データを出力する三角波発生回路と、前記三角波発
   生回路から出力されたディジタル三角波データをアナロ
   グ信号に変換する第２のＤ／Ａ変換器と、前記第２のＤ
   ／Ａ変換器から出力されたアナログ信号の高域成分を除
   去する第１の低域通過フィルタと、前記三角波発生回路
   から出力されたディジタル三角波データの各ビットを反
   転したデータをアナログ信号に変換する第３のＤ／Ａ変
   換器と、前記第３のＤ／Ａ変換器から出力されたアナロ
   グ信号の高域成分を除去する第２の低域通過フィルタ
   と、前記第１のサンプルホールド回路の出力と第１の低
   域通過フィルタの出力とを乗算する第１のアナログ乗算
   器と、前記第２のサンプルホールド回路の出力と第２の
   低域通過フィルタの出力とを乗算する第２のアナログ乗
   算器と、前記第１のアナログ乗算器の出力と第２のアナ
   ログ乗算器の出力とを加算するアナログ加算器と、前記
   アナログ加算器の加算結果であるアナログ補正データを
   増幅する出力増幅部と、前記出力増幅部からの増幅信号
   に基づいて画像の走査を偏向するコンバーゼンスコイル
   とを備え、前記同期信号の周波数が異なる各種の入力信
   号源に対して、入力同期信号の周波数に関係無く、画面
   上の調整点間が一定周期Ｔの間隔で所望の補正データ波
   形を得ることを特徴とするディジタルコンバーゼンス装
   置。
2. 【請求項２】 マルチスキャン対応のカラー受像機にお
   ける画像に対してディジタル的にコンバーゼンス補正す
   るディジタルコンバーゼンス装置において、外部からの
   信号源に含まれる同期信号に基づいて、前記コンバーゼ
   ンス補正のためのディジタル信号であるディジタル補正
   データを出力するディジタル補正データ発生回路と、前
   記ディジタル補正データ発生回路内にあって、前記同期
   信号の周波数に関係無く、画面上の調整点間の間隔に基
   づくサンプリング周期Ｔの間隔でコンバーゼンス補正点
   を指示する読出しアドレス制御部と、前記ディジタル補
   正データ発生回路内にあって、前記読出しアドレス制御
   部により駆動され投写スクリーン上にクロスハッチパタ
   ーンを映出し、コンバーゼンス補正を必要とする位置の
   クロス点を指定するクロスハッチ発生器と、前記ディジ
   タル補正データ発生回路から出力されたディジタル補正
   データをアナログ信号に変換する第１のＤ／Ａ変換器
   と、前記第１のＤ／Ａ変換器から出力されたアナログ信
   号を、前記同期信号に基づいて前記読出しアドレス制御
   部により規定されたサンプリング周期Ｔの２倍の周期
   （２Ｔ）である第１のサンプリングクロックでラッチす
   る第１のサンプルホールド回路と、前記第１のＤ／Ａ変
   換器から出力されたアナログ信号を前記第１のサンプリ
   ングクロックとは同一周期（２Ｔ）で位相が時間Ｔ異な
   る第２のサンプリングクロックでラッチする第２のサン
   プルホールド回路と、前記第１及び第２のサンプルホー
   ルド回路の出力信号に同期して周期２Ｔのディジタル三
   角波データを出力する三角波発生回路と、前記三角波発
   生回路から出力されたディジタル三角波データと前記第
   １のサンプルホールド回路の出力とを乗算する第１のデ
   ィジタル乗算器と、前記三角波発生回路から出力された
   ディジタル三角波データの各ビットを反転したデータと
   前記第２のサンプルホールド回路の出力とを乗算する第
   ２のディジタル乗算器と、前記第１のディジタル乗算器
   の出力と第２のディジタル乗算器の出力とを加算するデ
   ィジタル加算器と、前記ディジタル加算器の加算結果を
   アナログ信号であるアナログ補正データに変換するＤ／
   Ａ変換器と、前記Ｄ／Ａ変換器から出力されたアナログ
   補正データを増幅する出力増幅部と、前記出力増幅部か
   らの増幅出力に基づいて画像の走査を偏向するコンバー
   ゼンスコイルとを備え、同期信号の周波数が異なる各種
   の入力信号源に対して、入力同期信号の周波数に関係無
   く、画面上の調整点間が一定周期Ｔの間隔で所望の補正
   データ波形を得ることを特徴とするディジタルコンバー
   ゼンス装置。
3. 【請求項３】 アナログ補正データの高域成分を除去す
   る低域通過フィルタを設け、出力増幅部を、前記低域通
   過フィルタの出力を増幅するよう構成した請求項１また
   は請求項２に記載のディジタルコンバーゼンス装置。